JPH05343678A - 横型ｍｏｓ電界効果トランジスタ - Google Patents
横型ｍｏｓ電界効果トランジスタInfo
- Publication number
- JPH05343678A JPH05343678A JP14962392A JP14962392A JPH05343678A JP H05343678 A JPH05343678 A JP H05343678A JP 14962392 A JP14962392 A JP 14962392A JP 14962392 A JP14962392 A JP 14962392A JP H05343678 A JPH05343678 A JP H05343678A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- drain region
- conductivity type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 飽和電流を減らさずにブレークダウンに対す
る耐量の強化を図ることができる横型ＭＯＳ電界効果ト
ランジスタを提供する。 【構成】 ソース領域８の延長ドレイン領域３へ向かう
方向に対して垂直方向に隣接する側に基板バイアス効果
を抑制するためのシリコン基板１と同一導電型の高濃度
基板コンタクト領域１４をソース領域８と交互に形成す
るとともに、ソース領域８をゲート電極７に隣接した側
で広くソースコンタクト窓部９側で狭くなるように形成
して実効ゲート幅を実際のゲート電極７幅と同一になる
ようにし、ブレークダウン時には基板コンタクト領域１
４にブレーク電流が流れるようにしてオン抵抗を低減す
る。
る耐量の強化を図ることができる横型ＭＯＳ電界効果ト
ランジスタを提供する。 【構成】 ソース領域８の延長ドレイン領域３へ向かう
方向に対して垂直方向に隣接する側に基板バイアス効果
を抑制するためのシリコン基板１と同一導電型の高濃度
基板コンタクト領域１４をソース領域８と交互に形成す
るとともに、ソース領域８をゲート電極７に隣接した側
で広くソースコンタクト窓部９側で狭くなるように形成
して実効ゲート幅を実際のゲート電極７幅と同一になる
ようにし、ブレークダウン時には基板コンタクト領域１
４にブレーク電流が流れるようにしてオン抵抗を低減す
る。
Description
【０００１】
【産業上の利用分野】この発明は、高耐圧横型ＭＯＳ
（酸化金属半導体）構造をした電界効果トランジスタに
関するものである。
（酸化金属半導体）構造をした電界効果トランジスタに
関するものである。
【０００２】
【従来の技術】以下、従来の高耐圧横型ＭＯＳ電界効果
トランジスタ（以下ＬＭＯＳという）について説明す
る。図２（ａ）は従来のＬＭＯＳを示す平面図、同図
（ｂ）はセルの断面構造を示す図である。図２におい
て、１はシリコン基板、２は高濃度のドレイン領域、３
は延長ドレイン領域、５はチャネル領域、６はゲート酸
化膜、７は多結晶シリコンからなるゲート電極、８はソ
ース領域、９はソースコンタクト窓部、１０はソース電
極、１１はドレインコンタクト窓部、１２はドレイン電
極、１３は層間絶縁膜を示している。
トランジスタ（以下ＬＭＯＳという）について説明す
る。図２（ａ）は従来のＬＭＯＳを示す平面図、同図
（ｂ）はセルの断面構造を示す図である。図２におい
て、１はシリコン基板、２は高濃度のドレイン領域、３
は延長ドレイン領域、５はチャネル領域、６はゲート酸
化膜、７は多結晶シリコンからなるゲート電極、８はソ
ース領域、９はソースコンタクト窓部、１０はソース電
極、１１はドレインコンタクト窓部、１２はドレイン電
極、１３は層間絶縁膜を示している。
【０００３】図２に示すように、シリコン基板１とは逆
導電型の高濃度のドレイン領域２が延長ドレイン領域３
内に形成され、チャネル領域５上にはゲ−ト酸化膜６お
よびゲ−ト電極７が形成されている。チャネル領域５の
横には、延長ドレイン領域３に相対して逆導電型のソ−
ス領域８が形成されている。また、図３に示すように、
基板バイアス効果を抑制するため、ソース領域８に隣接
してシリコン基板１と同一導電型の高濃度基板コンタク
ト領域１４をソース領域８と交互に形成し、ソース領域
８とコンタクト領域１３とをソース電極１０に接続した
構造のものもある。同図（ａ）はこのように構成された
ＬＭＯＳを示す平面図、同図（ｂ）は（ａ）におけるＣ
−Ｃ’間で切断したセルの断面構造を示す図、（ｃ）は
同じくＤ−Ｄ’間で切断したセルの断面構造を示す図で
ある。
導電型の高濃度のドレイン領域２が延長ドレイン領域３
内に形成され、チャネル領域５上にはゲ−ト酸化膜６お
よびゲ−ト電極７が形成されている。チャネル領域５の
横には、延長ドレイン領域３に相対して逆導電型のソ−
ス領域８が形成されている。また、図３に示すように、
基板バイアス効果を抑制するため、ソース領域８に隣接
してシリコン基板１と同一導電型の高濃度基板コンタク
ト領域１４をソース領域８と交互に形成し、ソース領域
８とコンタクト領域１３とをソース電極１０に接続した
構造のものもある。同図（ａ）はこのように構成された
ＬＭＯＳを示す平面図、同図（ｂ）は（ａ）におけるＣ
−Ｃ’間で切断したセルの断面構造を示す図、（ｃ）は
同じくＤ−Ｄ’間で切断したセルの断面構造を示す図で
ある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来のＬＭＯＳでは、図２に示すように基板コンタク
ト領域１４を形成しないで、チャネル領域５の一辺全部
にソース領域８が接した構造にすると、ＬＭＯＳのドレ
イン領域２とソース領域８間に高電圧がかかるので、ブ
レークダウンした場合の耐圧が低いという問題点があっ
た。すなわち、ドレイン・ソース間でブレークダウンす
るとソース領域８、基板１、延長ドレイン領域３で形成
されるバイポーラトランジスタが動作し、ＬＭＯＳが発
熱により破壊されるため、逆方向安全動作領域が狭くな
っていた。
た従来のＬＭＯＳでは、図２に示すように基板コンタク
ト領域１４を形成しないで、チャネル領域５の一辺全部
にソース領域８が接した構造にすると、ＬＭＯＳのドレ
イン領域２とソース領域８間に高電圧がかかるので、ブ
レークダウンした場合の耐圧が低いという問題点があっ
た。すなわち、ドレイン・ソース間でブレークダウンす
るとソース領域８、基板１、延長ドレイン領域３で形成
されるバイポーラトランジスタが動作し、ＬＭＯＳが発
熱により破壊されるため、逆方向安全動作領域が狭くな
っていた。
【０００５】また、図３に示す構造のものは、ソース領
域８と基板コンタクト領域１４とが交互に形成されてお
り、ブレークダウンに対する耐量は強化されているが、
ＬＭＯＳの実効ゲート幅が小さくなるので、飽和領域電
流値が小さくなるという問題点もあった。したがって、
この発明の目的は、上記従来の課題を解決し、飽和電流
を減らさずにブレークダウンに対する耐圧の強化を図る
ことができる横型ＭＯＳ電界効果トランジスタを提供す
ることである。
域８と基板コンタクト領域１４とが交互に形成されてお
り、ブレークダウンに対する耐量は強化されているが、
ＬＭＯＳの実効ゲート幅が小さくなるので、飽和領域電
流値が小さくなるという問題点もあった。したがって、
この発明の目的は、上記従来の課題を解決し、飽和電流
を減らさずにブレークダウンに対する耐圧の強化を図る
ことができる横型ＭＯＳ電界効果トランジスタを提供す
ることである。
【０００６】
【課題を解決するための手段】この発明の横型ＭＯＳ電
界効果トランジスタは、ソース領域の延長ドレイン領域
へ向かう方向に対して垂直方向に隣接する側に基板バイ
アス効果を抑制するためのシリコン基板と同一導電型の
高濃度基板コンタクト領域をソース領域と交互に形成す
るとともに、ソース領域をゲート電極に隣接した側で広
くソースコンタクト窓部側で狭くなるように形成したこ
とを特徴としている。
界効果トランジスタは、ソース領域の延長ドレイン領域
へ向かう方向に対して垂直方向に隣接する側に基板バイ
アス効果を抑制するためのシリコン基板と同一導電型の
高濃度基板コンタクト領域をソース領域と交互に形成す
るとともに、ソース領域をゲート電極に隣接した側で広
くソースコンタクト窓部側で狭くなるように形成したこ
とを特徴としている。
【０００７】
【作用】この発明の構成によれば、ソース領域の延長ド
レイン領域へ向かう方向に対して垂直方向に隣接する側
に基板バイアス効果を抑制するためのシリコン基板と同
一導電型の高濃度基板コンタクト領域をソース領域と交
互に形成するに際して、ソース領域をゲート電極に隣接
した側で広くソースコンタクト窓部側で狭くなるように
形成しているので、実効ゲート幅は、実際のゲート電極
幅と同一となり、ブレークダウン時には高濃度基板コン
タクト領域に向かって電流が流れ、いわゆるオン抵抗が
低減して寄生のバイポーラトランジスタの動作を抑制す
る。
レイン領域へ向かう方向に対して垂直方向に隣接する側
に基板バイアス効果を抑制するためのシリコン基板と同
一導電型の高濃度基板コンタクト領域をソース領域と交
互に形成するに際して、ソース領域をゲート電極に隣接
した側で広くソースコンタクト窓部側で狭くなるように
形成しているので、実効ゲート幅は、実際のゲート電極
幅と同一となり、ブレークダウン時には高濃度基板コン
タクト領域に向かって電流が流れ、いわゆるオン抵抗が
低減して寄生のバイポーラトランジスタの動作を抑制す
る。
【０００８】
【実施例】以下に図面を参照しながら、この発明の実施
例であるＬＭＯＳについて説明する。図１（ａ）はこの
発明の実施例であるＬＭＯＳのを示す平面図で、同図
（ｂ）は（ａ）におけるＡ−Ａ’間で切断したセルの断
面構造を示す図、（ｃ）は同じくＢ−Ｂ’間で切断した
セルの断面構造を示す図である。図１において従来例を
示す図２および図３と同一符号を付したものは同じもの
を示すため、説明を省略する。尚、図中１５は延長ドレ
イン領域３内に形成されたシリコン基板１と同一導電型
領域である。
例であるＬＭＯＳについて説明する。図１（ａ）はこの
発明の実施例であるＬＭＯＳのを示す平面図で、同図
（ｂ）は（ａ）におけるＡ−Ａ’間で切断したセルの断
面構造を示す図、（ｃ）は同じくＢ−Ｂ’間で切断した
セルの断面構造を示す図である。図１において従来例を
示す図２および図３と同一符号を付したものは同じもの
を示すため、説明を省略する。尚、図中１５は延長ドレ
イン領域３内に形成されたシリコン基板１と同一導電型
領域である。
【０００９】この発明の実施例であるＬＭＯＳは、図１
（ａ）に示すように、ソース領域８の延長ドレイン領域
３へ向かう方向に対して垂直方向に隣接する側に基板バ
イアス効果を抑制するためのシリコン基板１と同一導電
型の高濃度基板コンタクト領域１４がソース領域８と交
互に形成されているが、ソース領域８の形成を、ゲート
電極７に隣接した側で広くソースコンタクト窓部９側で
狭くなるように形成している。
（ａ）に示すように、ソース領域８の延長ドレイン領域
３へ向かう方向に対して垂直方向に隣接する側に基板バ
イアス効果を抑制するためのシリコン基板１と同一導電
型の高濃度基板コンタクト領域１４がソース領域８と交
互に形成されているが、ソース領域８の形成を、ゲート
電極７に隣接した側で広くソースコンタクト窓部９側で
狭くなるように形成している。
【００１０】ソース領域８は、上記したように、ゲート
電極７に隣接する側で広く、ソースコンタクト窓部９側
で狭くなるように形成され、特にゲート電極７に最も隣
接する側ではゲート幅分に対応するようにソース領域８
が形成されており、実効ゲート幅が実際のゲート電極７
の幅と同一となるようにして飽和電流を減少させないよ
うにしている。このため、基板バイアス降下を低減する
こともできる。
電極７に隣接する側で広く、ソースコンタクト窓部９側
で狭くなるように形成され、特にゲート電極７に最も隣
接する側ではゲート幅分に対応するようにソース領域８
が形成されており、実効ゲート幅が実際のゲート電極７
の幅と同一となるようにして飽和電流を減少させないよ
うにしている。このため、基板バイアス降下を低減する
こともできる。
【００１１】また、ゲート電極７に隣接した側のソース
領域８を広くすることで、ＬＭＯＳブレークダウン時に
流れるブレークダウン電流は、ゲート電極７下の延長ド
レイン領域３とシリコン基板１間のＰＮ接合から高濃度
の基板コンタクト領域１４に向かって流れる。しかし、
この基板コンタクト領域１４の抵抗は、従来例を示す図
３のように、ソース領域８と基板コンタクト領域１４と
を同じ幅で交互に形成した場合とほぼ同程度になり、オ
ン抵抗が低減されるので、寄生バイポーラトランジスタ
は動作しにくくなり、ＬＭＯＳの破壊が抑制される。
領域８を広くすることで、ＬＭＯＳブレークダウン時に
流れるブレークダウン電流は、ゲート電極７下の延長ド
レイン領域３とシリコン基板１間のＰＮ接合から高濃度
の基板コンタクト領域１４に向かって流れる。しかし、
この基板コンタクト領域１４の抵抗は、従来例を示す図
３のように、ソース領域８と基板コンタクト領域１４と
を同じ幅で交互に形成した場合とほぼ同程度になり、オ
ン抵抗が低減されるので、寄生バイポーラトランジスタ
は動作しにくくなり、ＬＭＯＳの破壊が抑制される。
【００１２】
【発明の効果】この発明の横型ＭＯＳ電界効果トランジ
スタによれば、ソース領域の延長ドレイン領域へ向かう
方向に対して垂直方向に隣接する側に基板バイアス効果
を抑制するためのシリコン基板と同一導電型の高濃度基
板コンタクト領域をソース領域と交互に形成するに際し
て、ソース領域をゲート電極に隣接した側で広くソース
コンタクト窓部側で狭くなるように形成しているので、
実効ゲート幅は、実際のゲート電極幅と同一となり、飽
和電流を減少させないようにすることができる。また、
ブレークダウン時には高濃度基板コンタクト領域に向か
って電流が流れ、この領域のオン抵抗が低減して寄生の
バイポーラトランジスタの動作を抑制することができ、
ブレークダウン時の耐圧の向上を図ることができる。
スタによれば、ソース領域の延長ドレイン領域へ向かう
方向に対して垂直方向に隣接する側に基板バイアス効果
を抑制するためのシリコン基板と同一導電型の高濃度基
板コンタクト領域をソース領域と交互に形成するに際し
て、ソース領域をゲート電極に隣接した側で広くソース
コンタクト窓部側で狭くなるように形成しているので、
実効ゲート幅は、実際のゲート電極幅と同一となり、飽
和電流を減少させないようにすることができる。また、
ブレークダウン時には高濃度基板コンタクト領域に向か
って電流が流れ、この領域のオン抵抗が低減して寄生の
バイポーラトランジスタの動作を抑制することができ、
ブレークダウン時の耐圧の向上を図ることができる。
【図１】（ａ）はこの発明の実施例であるＬＭＯＳを示
す平面図であり、（ｂ）は（ａ）におけるＡ−Ａ’間で
切断したセルの断面構造を示す図であり、（ｃ）は
（ａ）におけるＢ−Ｂ’間で切断したセルの断面構造を
示す図である。
す平面図であり、（ｂ）は（ａ）におけるＡ−Ａ’間で
切断したセルの断面構造を示す図であり、（ｃ）は
（ａ）におけるＢ−Ｂ’間で切断したセルの断面構造を
示す図である。
【図２】（ａ）は従来例であるＬＭＯＳを示す平面図で
あり、（ｂ）はセルの断面構造を示す図である。
あり、（ｂ）はセルの断面構造を示す図である。
【図３】（ａ）は別の従来例であるＬＭＯＳを示す平面
図であり、（ｂ）は（ａ）におけるＣ−Ｃ’間で切断し
たセルの断面構造を示す図であり、（ｃ）は（ａ）にお
けるＤ−Ｄ’間で切断したセルの断面構造を示す図であ
る。
図であり、（ｂ）は（ａ）におけるＣ−Ｃ’間で切断し
たセルの断面構造を示す図であり、（ｃ）は（ａ）にお
けるＤ−Ｄ’間で切断したセルの断面構造を示す図であ
る。
１ シリコン基板 ２ ドレイン領域 ３ 延長ドレイン領域 ５ チャネル領域 ６ ゲート酸化膜 ７ ゲート電極 ８ ソース領域 ９ ソースコンタクト窓部 10 ソース電極 11 ドレインコンタクト窓部 12 ドレイン電極 13 層間絶縁膜 14 基板コンタクト領域
Claims (1)
- 【請求項１】 一導電型のシリコン基板上に形成された
他導電型のソース領域と高濃度ドレイン領域との間に前
記ドレイン領域を包含する延長ドレイン領域を形成し、
この延長ドレイン領域と前記ソース領域間のチャネル領
域上にゲート酸化膜を介してゲート電極を形成するとと
もに、前記延長ドレイン領域内に前記ドレイン領域を取
り囲むシリコン基板と同一の導電型領域を形成してこの
同一導電型領域の一部を前記シリコン基板に電気的に接
続し、前記ソース領域と高濃度ドレイン領域とをそれぞ
れのコンタクト窓部でソース電極とドレイン電極とに電
気的に接続した横型ＭＯＳ電界効果トランジスタであっ
て、 前記ソース領域の前記延長ドレイン領域へ向かう方向に
対して垂直方向に隣接する側に基板バイアス効果を抑制
するための一導電型の高濃度基板コンタクト領域を前記
ソース領域と交互に形成するとともに、 前記ソース領域を、前記ゲート電極に隣接した側で広く
ソースコンタクト窓部側で狭くなるように形成したこと
を特徴とする横型ＭＯＳ電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04149623A JP3074065B2 (ja) | 1992-06-09 | 1992-06-09 | 横型ｍｏｓ電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04149623A JP3074065B2 (ja) | 1992-06-09 | 1992-06-09 | 横型ｍｏｓ電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343678A true JPH05343678A (ja) | 1993-12-24 |
| JP3074065B2 JP3074065B2 (ja) | 2000-08-07 |
Family
ID=15479269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04149623A Expired - Fee Related JP3074065B2 (ja) | 1992-06-09 | 1992-06-09 | 横型ｍｏｓ電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074065B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970013429A (ko) * | 1995-08-28 | 1997-03-29 | 빈센트 비. 인그라시아 | 높은 브리크다운 전압을 갖는 탄화실리콘 트랜지스터 |
-
1992
- 1992-06-09 JP JP04149623A patent/JP3074065B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970013429A (ko) * | 1995-08-28 | 1997-03-29 | 빈센트 비. 인그라시아 | 높은 브리크다운 전압을 갖는 탄화실리콘 트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3074065B2 (ja) | 2000-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621234A (en) | Vertical semiconductor device with breakdown voltage improvement region | |
| JP2781504B2 (ja) | 改良されたブレークダウン電圧特性を有する半導体装置 | |
| JP2000223707A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| US7276772B2 (en) | Semiconductor device | |
| JP3076468B2 (ja) | 半導体装置 | |
| JPS63266882A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
| US6486512B2 (en) | Power semiconductor device having high breakdown voltage and method for fabricating the same | |
| JPH04363069A (ja) | 縦型半導体装置 | |
| JPH1041499A (ja) | 高耐圧ｄｍｏｓ ｆｅｔ | |
| JP3074065B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP2001119019A (ja) | 半導体装置およびその製造方法 | |
| JPS6164165A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPH0410473A (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| JP3137840B2 (ja) | 半導体装置 | |
| JP2608976B2 (ja) | 半導体装置 | |
| JP3381490B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS63254769A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
| JP3074064B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP2003332577A (ja) | 半導体装置及びその製造方法 | |
| JPH05335584A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP3878353B2 (ja) | 電流検出セルを有する縦型ｍｏｓ半導体装置 | |
| JP2004152806A (ja) | 絶縁ゲート型半導体素子及び絶縁ゲート型半導体素子の製造方法 | |
| JPH05326946A (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP3391715B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10313115A (ja) | 絶縁ゲート型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |