JPH05343595A - マルチチップパッケージ用リードフレームの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】製造工程を可能な限り簡易化するとともに、配
線パターンの位置精度をより一層向上させる。 【構成】半導体素子を搭載するための絶縁基板９を所定
の大きさに加工し、この絶縁基板９をダイパッドを有し
ないダイパッドレスリードフレーム本体１１の基板支持
用リード８に接合する。そして、基板支持用リード８に
接合された絶縁基板９上に、ガスディポジション法によ
り配線パターンＡを直接描画する。この配線パターンＡ
は、金属の超微粒子膜からなる微細パターンとなってい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、所定数の半導体素子等
の電子回路素子を搭載するためのマルチチップパッケー
ジ用リードフレームの製造方法に関するものである。

【０００２】

【従来の技術】従来より、半導体装置の組立用部材とし
てリードフレームが用いられているが、このリードフレ
ームは、例えば図１０に示すような平面形状を有し、例
えば半導体素子を取り付けるためのダイパッド１と、そ
の周囲に配設された半導体素子との結線を行うためのイ
ンナーリード２と、該インナーリード２に連続し、外部
回路との結線を行うためのアウターリード３を備えてい
る。

【０００３】このようなリードフレームは、通常、コバ
ール、４２合金、銅系合金等の導電性に優れかつ強度が
大きい金属板をフォトエッチング法やスタンピング法等
により、ダイパッド１、インナーリード２及びアウター
リード３を有する形状に加工することにより製造される
ものである。

【０００４】そして、このリードフレームを用いた半導
体装置を組み立てる場合、図１１に示すようにリードフ
レームのダイパッド１に半導体素子４（以下、単に素子
ともいう）を取り付けると同時に、素子４のボンディン
グパッド（図示せず）とインナーリード２とを金等から
なるワイヤ５により電気的に接続することにより、半導
体装置が組み立てられる。従って、通常は、インナーリ
ード２のボンディング位置に金や銀等の貴金属のめっき
を施して、ワイヤボンディングが確実に行えるようにな
されている。

【０００５】ところで、電子機器の小型化・高性能化、
更には低コストに向けて、様々なモノリシックＩＣが開
発されている。このようなモノリシックＩＣの代表例と
して、Ｂｉ−ＣＭＯＳプロセスを採用したＬＳＩが近年
特に注目を浴びている。このＢｉ−ＣＭＯＳプロセス技
術は、バイポーラの優れた高速性／駆動能力と、ＣＭＯ
Ｓの低消費電力を結合したＡ−ＤＬＳＩ（アナログーデ
ィジタル混在ＬＳＩ）向きの魅力ある特徴を備えている
プロセス技術である。しかし、従来から個別に作られて
きた半導体素子を、プロセスの複合化技術でモノリシッ
クＩＣとして作り上げることはきわめて難しい。

【０００６】また、モノリシックＩＣの開発に先立っ
て、プロセスを開発する必要があるが、このプロセスの
開発には多くの時間と経費がかかってしまうばかりでな
く、複合化することによりプロセスのコストが上がって
しまうという問題も生じる。更には、モノリシックＩＣ
化が困難と考えられる半導体素子の組み合わせもある。

【０００７】このようなモノリシックＩＣ化が困難なも
のに代わる技術として、従来よりハイブリッドＩＣ技術
がある。このハイブリッドＩＣ技術は、モノリシックＩ
Ｃ化がカバーできない領域及び製造条件を克服すること
ができるものである。しかし、ハイブリッドＩＣ技術は
小さな集積規模のＩＣを取り扱う場合に特にコスト面で
高くなる。従って、部品点数の少ない電子機器でのハイ
ブリッドＩＣ技術の採用は適していない。一方、電子機
器においては差別化戦略が遂行されてきているが、その
ためには電子機器の軽薄短小を実現できる技術が非常に
強く要求されている。

【０００８】このような背景から、複数の半導体素子を
既存のＩＣパッケージ内に搭載することにより、複合化
モノリシック／ハイブリッドＩＣ技術で実現が難しい領
域をカバーできるという、ＭＣＰ（Multi Chip Packag
e）技術と呼ばれる、新しい集積化技術が開発されてい
る。

【０００９】このＭＣＰ技術には種々の方式のものが開
発されているが、その中の一つとして、図１２（ａ）,
（ｂ）に示すように所定数（図では５個）の半導体素子
４を搭載した配線基板６を、リードフレーム本体（Ｌ／
Ｆ本体）１１の基板支持用リード８上に、接着剤または
ダイボンディングペースト７を用いて貼り合わせる方式
のものがある。

【００１０】

【発明が解決しようとする課題】ところで、このような
ＭＣＰでは、ともに配線基板６とリードフレーム本体１
１の接続に接着剤またはダイボンディングペースト７を
用いているため、これらの接着剤またはダイボンディン
グペースト７が配線基板６からリードフレーム本体１１
のダイパッド１または基板支持用リード８上にはみ出し
てしまうことがある。この接着剤またはダイボンディン
グペースト７のはみ出しαにより、外観が損なわれると
いう問題がある。

【００１１】また、ダイボンディングペーストのはみ出
しα量が大きいと、電極間に電圧を印加した際に水分や
特定のイオンなどの要因によるマイグレーションを引き
起こしたり、接着剤として含溶剤のものを用いた場合に
は、接着剤のはみ出しα量が大きいほど、キュア時の発
生アウトガス量が増大して、ワイヤボンダビリティに及
ぼす悪影響の度合いが増大したりする等の問題が考えら
れる。

【００１２】そこで、図１３に示すように半導体素子搭
載用配線基板６の下面の４隅に、基板支持用リード８の
内端部の形状とほぼ同じ形状の凹部６ｂがそれぞれ形成
されており、それらの凹部６ｂに各基板支持用リード８
の内端部をはめ込むことにより、半導体素子搭載用配線
基板６を基板支持用リード８に支持したリードフレーム
が開発され、本出願人によって特許出願されている（特
願平３ー２６７６６８号）。このような凹部６ｂは、半
導体素子搭載用配線基板６に配線パターンをフォトエッ
チング法により形成する際に、両面エッチングを行うこ
とにより配線パターンと同時に形成することができる。

【００１３】このリードフレームによれば、接着剤やダ
イボンディングペーストのはみ出しにより外観を損なっ
たり、キュア時に接着剤よりアウトガスが発生しボンダ
ビリティに悪影響を及ぼすことや、ダイボンディングペ
ーストとして銀ペーストを用いたときに生ずるマイグレ
ーションを防ぐことができる。

【００１４】ところで、この特許出願のリードフレーム
および前述の従来のリードフレームにおける半導体素子
搭載用基板６の製造方法では、いずれも配線パターン形
成のためフォトエッチング法を用いる必要があるばかり
でなく、配線基板６の外形加工においては金型による加
工を行う工程等があり、このため多くの工程を要すると
いう問題がある。

【００１５】また、配線パターンが既に形成されている
配線基板６にダイパッドレスリードフレームを接合する
ことによりリードフレームを形成しているので、すでに
配線パターンが形成されたものに対して外形加工および
接合を行うことになる。このため、リードフレーム全体
の精度をより一層高めるには、それぞれの個々の工程に
対してかなり高い精度が要求されるようになる。特に、
配線基板６の外形加工においては、配線基板６を外形加
工用金型にセットするためのアライメントマークを抜く
工程や、実際に外形加工を行う工程等があり、外形加工
の精度を高めることはなかなか困難であるばかりでな
く、配線パターンの位置を高精度に設定することは非常
に難しいという問題が考えられる。

【００１６】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、製造工程を可能な限り簡
易化するとともに、配線パターンの位置精度をより一層
向上することのできるマルチチップパッケージ用リード
フレームの製造方法を提供することである。

【００１７】

【課題を解決するための手段】前述の課題を解決するた
めに、請求項１の発明は、所定数の電子回路素子を搭載
するマルチチップパッケージ用リードフレームの製造方
法において、インナーリード等の所定のリードを有する
リードフレーム本体に、前記所定数の電子回路素子を搭
載するための絶縁層を形成する工程と、前記リードフレ
ーム本体に形成された絶縁層に、ガスディポジション法
を用いて配線パターンを直接形成する工程とを少なくと
も有することを特徴としている。

【００１８】また請求項２の発明は、前記リードフレー
ム本体として基板支持用リードを有しかつダイパッドを
有しないダイパッドレスリードフレーム本体を用いると
ともに、前記絶縁層に絶縁基板を用い、この絶縁基板を
所定の大きさに外形加工するとともに該絶縁基板を前記
基板支持用リードに接合し、その後前記絶縁基板上に、
前記ガスディポジション法を用いて前記配線パターンを
直接形成することを特徴としている。

【００１９】更に請求項３の発明は、前記リードフレー
ム本体としてダイパッドを有するリードフレーム本体を
用い、前記ダイパッド上に前記絶縁層を形成することを
特徴としている。更に請求項４の発明は、前記絶縁層
を、ＳｉＯ₂、アルミナ、または窒化アルミニウム等の
無機物からガスディポジション法を用いて形成すること
を特徴としている。更に請求項５の発明は、前記絶縁層
を、液状ポリイミド樹脂からスクリーン印刷法またはタ
コ印刷法を用いて形成することを特徴としている。

【００２０】

【作用】このように構成された本発明のマルチチップパ
ッケージ用リードフレームの製造方法においては、所定
数の電子回路素子を搭載するための絶縁層をリードフレ
ーム本体に形成した後、その絶縁層に配線パターンが直
接形成されるようになる。したがって、従来のような半
導体素子搭載用配線基板を作製する工程がほとんど省略
されるので、マルチチップパッケージ用リードフレーム
の製造工程が格段に簡易化されるようになるとともに、
製造コストが低減する。

【００２１】また、従来のような半導体素子搭載用配線
基板をリードフレーム本体に接合する場合の接合位置精
度および半導体素子搭載用配線基板の外形精度を全く考
慮しないで済むようになるばかりでなく、リードフレー
ム本体に先に形成した絶縁層に配線パターンを形成する
ようになるので、配線パターンの形成位置精度がより一
層向上するようになる。

【００２２】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１および図２は本発明によるマルチチップパッケ
ージ用リードフレームの製造方法の一実施例を説明する
図である。なお、前述した従来のリードフレームの構成
要素と同じ構成要素には同じ符号を付すことにより、そ
の詳細な説明は省略する。

【００２３】図１に二点鎖線で示すように、半導体素子
を搭載するための絶縁基板９を所定の大きさに加工し、
この絶縁基板９をダイパッドを有しないダイパッドレス
リードフレーム本体１１の基板支持用リード８に、図１
２に示すリードフレームの配線基板６と同様に接着剤等
により接着することにより接合する。なお、図１３に示
すリードフレームの配線基板６と同様に、凹部６ｂに基
板支持用リード８をはめ込むことにより、絶縁基板９を
基板支持用リード８に接合することもできる。

【００２４】そして、基板支持用リード８に接合された
絶縁基板９上に、図２に示すようにガスディポジション
法により配線パターンＡを直接描画する。図４に示すよ
うにこのガスディポジション法を用いて配線パターンＡ
を描画する装置１０は、超微粒子生成室１２と、差動排
気室１３と、膜形成室１４とから構成されている。

【００２５】超微粒子生成室１２においては、アルゴン
（Ａｒ）ガスを室１２ａ内に導入するとともに、Ａｒガ
スが導入された室１２ａ内に、抵抗加熱法により金属の
蒸気Ｖを発生する。この金属の蒸気Ｖは、粒子径０.１
μｍ以下の超微粒子からなっており、この金属の超微粒
子はガス中に浮遊するようになる。その場合、金属の超
微粒子は一度ガス中に浮遊すると、エアゾル状となる。
このようにエアゾル状となった金属の超微粒子は、密度
の影響を受けないので重力による自由落下速度が極めて
小さいとともに、ガスの流れに乗って容易に搬送される
ようになる。

【００２６】一方、超微粒子生成室１２の室１２ｂ内に
Ａｒガスを導入するとともに、アーク加熱法によりこの
Ａｒガスを加熱するとともに、差動排気室１３内を真空
ポンプ１５により負圧にすることにより、室１２ｂから
差動排気室１３へ向かうＡｒガスの流れを生じさせる。
このＡｒガスの流れにより、超微粒子生成室１２内の金
属の超微粒子は、搬送管１６を通って差動排気室１３へ
搬送される。更に膜形成室１４の室１４ａ内が真空ポン
プ１７によって負圧にされており、これにより搬送管１
８を通るＡｒガスの流れが生じる。この流れるＡｒガス
に乗って、差動排気室１３内に搬送された金属の超微粒
子が膜形成室１４内に配設されているノズル１９に搬送
されるとともに、金属の超微粒子はこのノズル１９から
絶縁基板９上に噴出される。この噴出された金属の超微
粒子により、図５に示すように絶縁基板９上に金属の超
微粒子膜２０が形成される。

【００２７】そして、ノズル１９を配線パターンの所定
形状にしたがって移動させることにより、絶縁基板９上
に、例えば図７に示すような金属の超微粒子膜２０から
なる所定形状、すなわち所定の幅、所定のピッチの配線
パターンＡが形成される。ガスディポジション法により
形成されたこの配線パターンＡは微細パターンとなって
いる。

【００２８】こうしてマルチチップリードフレームが製
造され、その場合、通常は図３に示すようにこのマルチ
チップリードフレームＢを一構成単位としてマルチチッ
プリードフレームＢが連状に形成される。

【００２９】このような本実施例によるマルチチップリ
ードフレームの製造方法においては、図６に示すように
従来のリードフレームの製造方法と同様の製造方法によ
り製造されたリードフレーム本体１１の基板支持用リー
ド８上に所定形状に外形が加工された絶縁基板９からな
る絶縁層を形成し、その絶縁層に配線パターンＡを描画
してマルチチップパッケージ用リードフレームを製造す
るようになる。したがって、本実施例のマルチチップリ
ードフレームの製造方法においては、絶縁基板９の外形
加工→絶縁基板９のリードフレーム本体１１への接合→
配線パターンＡの描画の各工程のみとなる。

【００３０】これにより、本実施例のマルチチップ搭載
用リードフレームの製造方法は、図６に示す従来の半導
体素子搭載用配線基板６を用いたリードフレームの製造
方法で要していた半導体素子搭載用配線基板６を製造す
るための多くの工程が省略されるようになり、工程が格
段に簡易化されるものとなる。

【００３１】また、本実施例のマルチチップ搭載用リー
ドフレームの製造方法によれば、まず配線パターンＡの
形成されていない絶縁基板９をダイパッドレスリードフ
レーム本体１１の基板支持リード８に接合し、その後で
絶縁基板９上に配線パターンＡを形成しているので、絶
縁基板の外形加工精度をあまり上げなくても済むように
なる。

【００３２】図８および図９は、本発明の他の実施例を
示す図１および図２と同様の図である。この実施例にお
いては、半導体素子を搭載するためのダイパッド１を有
しているリードフレーム本体１１が用いられており、こ
のダイパッド１上に絶縁層９が形成されている。この絶
縁層９を形成する方法としては、２つの方法がある。一
つの方法は、ＳｉＯ₂、アルミナ、または窒化アルミニ
ウムに代表される無機絶縁物をガス中にエアゾル化し
て、ダイパッド１上に吹き付けるガスディポジション法
（この方法は、前述の実施例の配線パターン形成方法と
同様の方法である）を用いてダイパッド１上に絶縁層９
を形成する方法であり、もう一つの方法は液状ポリイミ
ドのような有機絶縁物をスクリーン印刷法またはタコ印
刷法を用いてダイパッド１上にコーティングすることに
より絶縁層９を形成する方法である。

【００３３】そして、このようにダイパッド１上に形成
された絶縁層９上に、前述の実施例と同様にガスディポ
ジション法により、配線パターンＡを形成する。この実
施例においても、前述の実施例と同じ効果を得ることが
できる。

【００３４】なお、前述の実施例はいずれも半導体素子
を搭載するマルチチップパッケージ用リードフレームに
本発明を適用した場合について説明しているが、本発明
はこれに限定されるものではなく、他の電子回路素子を
搭載するためのマルチチップパッケージ用リードフレー
ムにも適用することができる。

【００３５】

【発明の効果】以上のように、本発明のマルチチップパ
ッケージ用リードフレームの製造方法によれば、所定数
の電子回路素子を搭載するための絶縁層をリードフレー
ム本体に形成した後、その絶縁層に配線パターンを直接
形成するようにしているので、従来のような半導体素子
搭載用配線基板をリードフレーム本体に接合する場合の
接合位置精度および半導体素子搭載用配線基板の外形精
度を全く考慮しないで済むようになるばかりでなく、配
線パターンの形成位置精度をより一層向上させることが
できるようになる。

【００３６】また、従来のような半導体素子搭載用配線
基板を作製する工程がほとんど省略されるようになるの
で、マルチチップパッケージ用リードフレームの製造工
程を格段に簡易化することができるとともに、製造コス
トを低減することができる。

【図面の簡単な説明】

【図１】 本発明に係るマルチチップパッケージ用リー
ドフレームの製造方法の一実施例に用いられるダイパッ
ドレスリードフレーム本体の基板支持用リードを部分的
に示す図である。

【図２】 この基板支持用リードに接合された絶縁基板
への配線パターンの描画を説明する図である。

【図３】 この実施例で製造されたマルチチップパッケ
ージ用リードフレームを連状に形成したものを示す図で
ある。

【図４】 ガスディポジション法により配線パターンを
描画するための装置を示す図である。

【図５】 ガスディポジション法により絶縁基板上に超
微粒子膜が形成される様子を示す図である。

【図６】 この実施例によるマルチチップパッケージ用
リードフレームの製造方法のフローおよび従来のマルチ
チップパッケージ用リードフレームの製造方法のフロー
を比較して示す図である。

【図７】 この実施例により製造されたマルチチップパ
ッケージ用リードフレームの絶縁層に描画された配線パ
ターンの一例を示す平面図である。

【図８】 本発明の他の実施例を示し、その実施例に用
いられるリードフレーム本体のダイパッドを示す、図１
と同様の図である。

【図９】 この実施例のリードフレーム本体のダイパッ
ドに形成された絶縁層への配線パターンの描画を説明す
る、図１と同様の図である。

【図１０】 従来のリードフレームの一例を示す平面図
である。

【図１１】 リードフレームを用いて形成される半導体
装置の一部を示す断面図である。

【図１２】 従来のマルチチップパッケージ用リードフ
レームにより形成された半導体装置を部分的に示し、
（ａ）は平面図、（ｂ）は（ａ）におけるXIIBーXIIB線
に沿う断面図である。

【図１３】 先願に係るマルチチップパッケージ用リー
ドフレームにより形成された半導体装置を部分的に示
し、（ａ）は平面図、（ｂ）は（ａ）におけるXIIIBーX
IIIB線に沿う断面図である。

【符号の説明】

１…ダイパッド、２…インナーリード、３…アウターリ
ード、４…半導体素子、５…ワイヤ、６…半導体素子搭
載用配線基板、７…接着剤またはダイボンディングペー
スト、８…基板支持用リード、９…絶縁基板または絶縁
層、１０…ガスディポジション法を用いて配線パターン
を描画する装置、１１…リードフレーム本体、１２…超
微粒子生成室、１３…差動形成室、１４…膜形成室、１
５,１７…真空ポンプ、１６,１８…搬送管、１９…ノズ
ル、２０…超微粒子膜、Ａ…配線パターン、Ｂ…マルチ
チップパッケージ用リードフレーム、Ｖ…金属の蒸気

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定数の電子回路素子を搭載するマルチ
   チップパッケージ用リードフレームの製造方法におい
   て、 インナーリード等の所定のリードを有するリードフレー
   ム本体に、前記所定数の電子回路素子を搭載するための
   絶縁層を形成する工程と、前記リードフレーム本体に形
   成された絶縁層に、ガスディポジション法を用いて配線
   パターンを直接形成する工程とを少なくとも有すること
   を特徴とするマルチチップパッケージ用リードフレーム
   の製造方法。
2. 【請求項２】 前記リードフレーム本体として基板支持
   用リードを有しかつダイパッドを有しないダイパッドレ
   スリードフレーム本体を用いるとともに、前記絶縁層に
   絶縁基板を用い、この絶縁基板を所定の大きさに外形加
   工するとともに該絶縁基板を前記基板支持用リードに接
   合し、その後前記絶縁基板上に、前記ガスディポジショ
   ン法を用いて前記配線パターンを直接形成することを特
   徴とする請求項１記載のマルチチップパッケージ用リー
   ドフレームの製造方法。
3. 【請求項３】 前記リードフレーム本体としてダイパッ
   ドを有するリードフレーム本体を用い、前記ダイパッド
   上に前記絶縁層を形成することを特徴とする請求項１記
   載のマルチチップパッケージ用リードフレームの製造方
   法。
4. 【請求項４】 前記絶縁層を、ＳｉＯ₂、アルミナ、ま
   たは窒化アルミニウム等の無機物からガスディポジショ
   ン法を用いて形成することを特徴とする請求項３記載の
   マルチチップパッケージ用リードフレームの製造方法。
5. 【請求項５】 前記絶縁層を、液状ポリイミド樹脂から
   スクリーン印刷法またはタコ印刷法を用いて形成するこ
   とを特徴とする請求項３記載のマルチチップパッケージ
   用リードフレームの製造方法。