JPH05342766A - データ記憶装置内に記憶されるデータのブロックの開始を示すための独特のビットシフトトレラントアドレスマークパターンを規定する記憶媒体 - Google Patents
データ記憶装置内に記憶されるデータのブロックの開始を示すための独特のビットシフトトレラントアドレスマークパターンを規定する記憶媒体Info
- Publication number
- JPH05342766A JPH05342766A JP4142385A JP14238592A JPH05342766A JP H05342766 A JPH05342766 A JP H05342766A JP 4142385 A JP4142385 A JP 4142385A JP 14238592 A JP14238592 A JP 14238592A JP H05342766 A JPH05342766 A JP H05342766A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- state
- address mark
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
- G11B20/1258—Formatting, e.g. arrangement of data block or words on the record carriers on discs where blocks are arranged within multiple radial zones, e.g. Zone Bit Recording or Constant Density Recording discs, MCAV discs, MCLV discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
- G11B2020/1281—Servo information
- G11B2020/1282—Servo information in embedded servo fields
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
- G11B2020/1281—Servo information
- G11B2020/1284—Servo information in servo fields which split data fields
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ＲＬＬコード化されたデータ値の流れ内にア
ドレスマークを形成するデータシーケンスをデコードす
る方法。 【構成】 ＲＬＬデータコード下の３つのフラックス遷
移間で発生する許容最大長の少なくとも２つの隣接する
０のシーケンスを含む。本方法は、第１及び、第２のフ
ラックス遷移を夫々検出するステップと、第１から第２
のフラックス遷移へ第１の０シーケンスの０の数を決定
するステップと、該０の累算数が許容最大長、プラスま
たはマイナス１個の０に等しいかを決定するステップ
と、該場合、第３のフラックス遷移を検出するステップ
と、第２から第３のフラックス遷移への第２の０シーケ
ンスの０の数を決定するステップと、第１および第２の
シーケンスの０の数を合計するステップと、その合計が
許容最大長、プラスまたはマイナス１個の０であるかを
決定するステップと、該場合決定された第１および第２
のシーケンスに関して、かつ第３のフラックス遷移の検
出の時間に関してバイトクロックを開始するステップと
を含む。
ドレスマークを形成するデータシーケンスをデコードす
る方法。 【構成】 ＲＬＬデータコード下の３つのフラックス遷
移間で発生する許容最大長の少なくとも２つの隣接する
０のシーケンスを含む。本方法は、第１及び、第２のフ
ラックス遷移を夫々検出するステップと、第１から第２
のフラックス遷移へ第１の０シーケンスの０の数を決定
するステップと、該０の累算数が許容最大長、プラスま
たはマイナス１個の０に等しいかを決定するステップ
と、該場合、第３のフラックス遷移を検出するステップ
と、第２から第３のフラックス遷移への第２の０シーケ
ンスの０の数を決定するステップと、第１および第２の
シーケンスの０の数を合計するステップと、その合計が
許容最大長、プラスまたはマイナス１個の０であるかを
決定するステップと、該場合決定された第１および第２
のシーケンスに関して、かつ第３のフラックス遷移の検
出の時間に関してバイトクロックを開始するステップと
を含む。
Description
【０００１】
【発明の分野】この発明はコンピューティングシステム
内の信号処理に関するものである。より特定的にはこの
発明は、特にディスクドライブデータ記憶サブシステム
に関連する記憶エレメント間で転送されるデータのブロ
ックの開始、または再開を示すために使用されるＲＬＬ
コード化データフィールドアドレスマークをデコードす
るためのフォルトトレラントデコーダに関するものであ
る。
内の信号処理に関するものである。より特定的にはこの
発明は、特にディスクドライブデータ記憶サブシステム
に関連する記憶エレメント間で転送されるデータのブロ
ックの開始、または再開を示すために使用されるＲＬＬ
コード化データフィールドアドレスマークをデコードす
るためのフォルトトレラントデコーダに関するものであ
る。
【０００２】
【発明の背景】コンピューティングシステムにおいてユ
ーザデータは固定長のブロックの流れとしてしばしば配
列される。一般に遭遇されるブロック長は２５６バイ
ト、５１２バイト、１０２４バイトなどである。さら
に、各ブロックはブロック、またはセクタ識別番号のよ
うなオーバヘッド情報を典型的に含む。ディスクドライ
ブの場合、典型的に記憶面上に記憶されるデータブロッ
クは「セクタ」、またはデータトラックのセグメントと
して記憶される。同心バンドとして典型的に配列される
多くのデータトラックがある。データトランスデューサ
ヘッドはトラックシーキング動作中トラックからトラッ
クへ位置決めシステムによって移動され、トラック追従
動作中トラックと整列して保持される。データセクタの
ためのブロック識別番号は特定のデータ記憶面、または
領域を示すヘッド番号と、その面上で特定のデータセク
タを識別するセクタ番号とを含んでもよい。
ーザデータは固定長のブロックの流れとしてしばしば配
列される。一般に遭遇されるブロック長は２５６バイ
ト、５１２バイト、１０２４バイトなどである。さら
に、各ブロックはブロック、またはセクタ識別番号のよ
うなオーバヘッド情報を典型的に含む。ディスクドライ
ブの場合、典型的に記憶面上に記憶されるデータブロッ
クは「セクタ」、またはデータトラックのセグメントと
して記憶される。同心バンドとして典型的に配列される
多くのデータトラックがある。データトランスデューサ
ヘッドはトラックシーキング動作中トラックからトラッ
クへ位置決めシステムによって移動され、トラック追従
動作中トラックと整列して保持される。データセクタの
ためのブロック識別番号は特定のデータ記憶面、または
領域を示すヘッド番号と、その面上で特定のデータセク
タを識別するセクタ番号とを含んでもよい。
【０００３】ときに、かつ特に限定されたデータ記憶容
量を有する先行技術のディスクドライブでは、固定ブロ
ック長のデータセクタは半径方向に整列され、開発され
たディスク記憶面はそのようなセクタがパイ形楔状であ
ることを明らかにする。そこでセクタ検出技法は各セク
タの場所を示すために使用され得る。各セクタの場所が
ディスク表面のフォーマット化動作中でさえ固定され、
不変であるとき、この技法は「ハードセクタリング（ha
rd sectoring) 」として参照される。セクタの場所がた
とえばディスク表面のフォーマット化動作のために与え
られる可変パラメータによって変化してもよいとき、こ
の技法は一般に「ソフトセクタリング（soft sectorin
g) 」として参照される。この発明はディスクドライブ
におけるデータセクタのソフトセクタリングに特に適用
可能である。
量を有する先行技術のディスクドライブでは、固定ブロ
ック長のデータセクタは半径方向に整列され、開発され
たディスク記憶面はそのようなセクタがパイ形楔状であ
ることを明らかにする。そこでセクタ検出技法は各セク
タの場所を示すために使用され得る。各セクタの場所が
ディスク表面のフォーマット化動作中でさえ固定され、
不変であるとき、この技法は「ハードセクタリング（ha
rd sectoring) 」として参照される。セクタの場所がた
とえばディスク表面のフォーマット化動作のために与え
られる可変パラメータによって変化してもよいとき、こ
の技法は一般に「ソフトセクタリング（soft sectorin
g) 」として参照される。この発明はディスクドライブ
におけるデータセクタのソフトセクタリングに特に適用
可能である。
【０００４】埋込みサーボセクタによる１，７ＲＬＬコ
ーディング技法を使用するディスクドライブは先行技術
において既知である。その例は、その開示が引用によっ
てここに援用される同一譲受人に譲渡された米国特許第
4,669,004 号および第4,675,652 号に議論される。引用
される '004 号の特許に説明されるディスクドライブで
は、ハードセクタ技法が使用された。ヘッド位置決めサ
ーボは記憶ディスクが回転したときどこにセクタが置か
れたかを常に知っていた。各サーボセクタの後、データ
フィールド、またはブロックが追従するであろう。必要
とされたのは、同期フィールドの終了およびデータフィ
ールドの開始を示すフラグバイトだけであった。
ーディング技法を使用するディスクドライブは先行技術
において既知である。その例は、その開示が引用によっ
てここに援用される同一譲受人に譲渡された米国特許第
4,669,004 号および第4,675,652 号に議論される。引用
される '004 号の特許に説明されるディスクドライブで
は、ハードセクタ技法が使用された。ヘッド位置決めサ
ーボは記憶ディスクが回転したときどこにセクタが置か
れたかを常に知っていた。各サーボセクタの後、データ
フィールド、またはブロックが追従するであろう。必要
とされたのは、同期フィールドの終了およびデータフィ
ールドの開始を示すフラグバイトだけであった。
【０００５】「１，７ＲＬＬ」によって、フラックス遷
移の後に、別のフラックス遷移が受けられねばならない
前にフラックス遷移がなければ、１から７の間のデータ
クロック期間、または「セル」があってもよいことが意
味される。したがって、もしセル内のフラックス遷移が
「１」で示され、セル内にフラックス遷移がないことが
「０」で示されれば、１，７技法において１から１まで
に１個から７個の間の０があってもよい。この技法にお
いて、典型的に３個のセルのグループが２データビット
をデコードするために使用され、これはときに「３−
２」コードとして参照される。４対３のデータ圧縮比は
この特定のデータコーディング配列によって達成され
る。
移の後に、別のフラックス遷移が受けられねばならない
前にフラックス遷移がなければ、１から７の間のデータ
クロック期間、または「セル」があってもよいことが意
味される。したがって、もしセル内のフラックス遷移が
「１」で示され、セル内にフラックス遷移がないことが
「０」で示されれば、１，７技法において１から１まで
に１個から７個の間の０があってもよい。この技法にお
いて、典型的に３個のセルのグループが２データビット
をデコードするために使用され、これはときに「３−
２」コードとして参照される。４対３のデータ圧縮比は
この特定のデータコーディング配列によって達成され
る。
【０００６】空中のデータ記憶密度は半径方向に外側の
データトラックから半径方向に内側のデータトラックへ
変化することが知られている。この微分、または勾配
は、ヘッドからディスクへの相対速度が半径方向に外側
のトラックでの最大値から半径方向に内側のトラックで
の最小値へ変化するという事実によるものである。ま
た、より外側のトラックはより内側のトラックよりも大
きい線長を有する。したがって、半径方向に内側のトラ
ック内に合うように行なわれ得るよりも、より多くのデ
ータが半径方向に外側のトラック内に物理的にパックさ
れ得ることが明らかである。
データトラックから半径方向に内側のデータトラックへ
変化することが知られている。この微分、または勾配
は、ヘッドからディスクへの相対速度が半径方向に外側
のトラックでの最大値から半径方向に内側のトラックで
の最小値へ変化するという事実によるものである。ま
た、より外側のトラックはより内側のトラックよりも大
きい線長を有する。したがって、半径方向に内側のトラ
ック内に合うように行なわれ得るよりも、より多くのデ
ータが半径方向に外側のトラック内に物理的にパックさ
れ得ることが明らかである。
【０００７】この微分、または勾配に関するデータ記憶
の非効率性に対する１つの提示される解決法は、データ
記憶面を横切るデータ転送速度を調整することである。
このアプローチはよく作動するように行なわれてもよい
が、１つの欠点は、もしサーボデータ速度が変化してい
れば外側から内側のトラックへサーボデータのトラック
を維持することが極めて複雑で厄介になるということで
ある。これはアクセス時間が重要になるトラックシーキ
ング動作中特に深く考えさせる問題である。別なアプロ
ーチは、データトラックをゾーンに分割し、各ゾーンの
データ転送速度を調整することである。このアプローチ
は類似の問題および決定を有する。
の非効率性に対する１つの提示される解決法は、データ
記憶面を横切るデータ転送速度を調整することである。
このアプローチはよく作動するように行なわれてもよい
が、１つの欠点は、もしサーボデータ速度が変化してい
れば外側から内側のトラックへサーボデータのトラック
を維持することが極めて複雑で厄介になるということで
ある。これはアクセス時間が重要になるトラックシーキ
ング動作中特に深く考えさせる問題である。別なアプロ
ーチは、データトラックをゾーンに分割し、各ゾーンの
データ転送速度を調整することである。このアプローチ
は類似の問題および決定を有する。
【０００８】第３のアプローチはゾーントラック概念を
使用することであるが、ディスクハブから外部の周辺へ
外方向に延びるスポークとして間隔をあけられた規則的
に整列されたサーボセクタを設けることも行ない、そこ
でサーボセクタはデータトラックおよびデータフィール
ドに割り込む。その結果は「分割データフィールド記
録」として既知の技法である。この発明は分割データフ
ィールド記録技法に特に適用性を有する。
使用することであるが、ディスクハブから外部の周辺へ
外方向に延びるスポークとして間隔をあけられた規則的
に整列されたサーボセクタを設けることも行ない、そこ
でサーボセクタはデータトラックおよびデータフィール
ドに割り込む。その結果は「分割データフィールド記
録」として既知の技法である。この発明は分割データフ
ィールド記録技法に特に適用性を有する。
【０００９】データクロックの開始を間に合うように示
すための機構が設けられねばならない。このような機構
を実現する１つの方法は「アドレスマーク」としてこの
中で参照される独特のパターンを設けることである。ア
ドレスマークの検出はデータシーケンサ内でバイトクロ
ックを再開するための基準を設け、それによってデータ
読戻し動作中ディスクの表面から入ってくるバイトの適
当なフレーミングが許容される。バイトクロックは直列
のビット毎のデータの流れがデータバイトとして適当に
デコードされ、フレーミングされるであろう前に入って
くるデータパターンと同期して開始されねばならない。
アドレスマークパターンの供給、および実時間の検出は
データシーケンサによって使用される同期機構を設け
る。
すための機構が設けられねばならない。このような機構
を実現する１つの方法は「アドレスマーク」としてこの
中で参照される独特のパターンを設けることである。ア
ドレスマークの検出はデータシーケンサ内でバイトクロ
ックを再開するための基準を設け、それによってデータ
読戻し動作中ディスクの表面から入ってくるバイトの適
当なフレーミングが許容される。バイトクロックは直列
のビット毎のデータの流れがデータバイトとして適当に
デコードされ、フレーミングされるであろう前に入って
くるデータパターンと同期して開始されねばならない。
アドレスマークパターンの供給、および実時間の検出は
データシーケンサによって使用される同期機構を設け
る。
【００１０】データフィールドが埋込みサーボセクタと
は異なるように分割されるか、置かれるときは常に、ア
ドレスマークはデータフィールドの再開と同様開始を示
すように与えられねばならない。アドレスマークは誤っ
てデータとしてデコード可能であるべきではないという
意味において独特でなければならない。データアドレス
マークはディスクの表面上に記録される前にデータを圧
縮するために使用される１，７ラン長制限（ＲＬＬ）コ
ーディングのようないかなるコーディング技法とも一貫
すべきである。データフィールドの開始、または再開を
示すための適当なデータアドレスマークは１，７ＲＬＬ
のようなコーディング技法と一貫しているものである
が、ユーザデータへ誤ってデコードされないであろうも
のである。
は異なるように分割されるか、置かれるときは常に、ア
ドレスマークはデータフィールドの再開と同様開始を示
すように与えられねばならない。アドレスマークは誤っ
てデータとしてデコード可能であるべきではないという
意味において独特でなければならない。データアドレス
マークはディスクの表面上に記録される前にデータを圧
縮するために使用される１，７ラン長制限（ＲＬＬ）コ
ーディングのようないかなるコーディング技法とも一貫
すべきである。データフィールドの開始、または再開を
示すための適当なデータアドレスマークは１，７ＲＬＬ
のようなコーディング技法と一貫しているものである
が、ユーザデータへ誤ってデコードされないであろうも
のである。
【００１１】高密度の記録技法において、最も起こり得
るエラーはビットシフトである。ビットシフトはフラッ
クス遷移（すなわち「ビット」）がシフトされ、別の、
典型的には隣接する、データクロック増分、またはセル
に置かれているかのように見えるとき発生するデータ歪
みである。ビットシフトは通常の読出／書込ノイズによ
って起こる。ピークシフトは別の原因であり、これはフ
ラックス遷移が片側で近接するが、反対側で遠く離れて
いるときに最も頻繁に起こる。ビットシフトはディスク
ドライブの設計者が直面する特別な問題であり、データ
フィールドアドレスマークをデコードし、ビットシフト
のような障害への許容限界を明示するが、同時にシフト
されない入ってくるデータと適切に同期してバイトクロ
ックを再開するデコーダの従来未解決の必要性が生じて
いる。
るエラーはビットシフトである。ビットシフトはフラッ
クス遷移（すなわち「ビット」）がシフトされ、別の、
典型的には隣接する、データクロック増分、またはセル
に置かれているかのように見えるとき発生するデータ歪
みである。ビットシフトは通常の読出／書込ノイズによ
って起こる。ピークシフトは別の原因であり、これはフ
ラックス遷移が片側で近接するが、反対側で遠く離れて
いるときに最も頻繁に起こる。ビットシフトはディスク
ドライブの設計者が直面する特別な問題であり、データ
フィールドアドレスマークをデコードし、ビットシフト
のような障害への許容限界を明示するが、同時にシフト
されない入ってくるデータと適切に同期してバイトクロ
ックを再開するデコーダの従来未解決の必要性が生じて
いる。
【００１２】
【発明の概要】この発明の一般的目的は、先行技術の限
界および欠点を克服する態様でデータフィールドアドレ
スマークをデコードするためのアドレスマークデコーダ
を提供することである。
界および欠点を克服する態様でデータフィールドアドレ
スマークをデコードするためのアドレスマークデコーダ
を提供することである。
【００１３】この発明の別の目的は、制御ラインのセッ
ティングによって１ビットシフトフォルトトレラントで
あるか、またはそうでない、データアドレスマークおよ
びそのためのデコーダが提供することである。
ティングによって１ビットシフトフォルトトレラントで
あるか、またはそうでない、データアドレスマークおよ
びそのためのデコーダが提供することである。
【００１４】この発明のさらに別の目的は、ディスクの
表面から読戻された入ってくるデータと適切に同期して
データシンクロナイザのバイトクロックを開始する一方
で予め定められたデータアドレスマークパターン内で１
ビットシフトを許容するフォルトトレラントデータアド
レスマークパターンおよびデコードを提供することであ
る。
表面から読戻された入ってくるデータと適切に同期して
データシンクロナイザのバイトクロックを開始する一方
で予め定められたデータアドレスマークパターン内で１
ビットシフトを許容するフォルトトレラントデータアド
レスマークパターンおよびデコードを提供することであ
る。
【００１５】この発明の別の目的は、入ってくるデータ
の流れを監視して、アドレスマークの最後のフラックス
遷移が他方のデータに関してシフトされているかどうか
を検出し、そこでシフトの量だけバイトクロックの開始
を進めるか、または遅らせて、それによってユーザデー
タバイトが次にデータの表面から入ってくる直列のデー
タの流れから適当にフレーミングされてもよいようにす
ることである。
の流れを監視して、アドレスマークの最後のフラックス
遷移が他方のデータに関してシフトされているかどうか
を検出し、そこでシフトの量だけバイトクロックの開始
を進めるか、または遅らせて、それによってユーザデー
タバイトが次にデータの表面から入ってくる直列のデー
タの流れから適当にフレーミングされてもよいようにす
ることである。
【００１６】この発明のさらなる目的は、複数の異なる
データアドレスマークをデコードするフォルトトレラン
トデータアドレスマークパターンおよびデコーダを実現
することである。
データアドレスマークをデコードするフォルトトレラン
トデータアドレスマークパターンおよびデコーダを実現
することである。
【００１７】この発明のさらに別の目的は、１，７ＲＬ
Ｌコーディングのような予め定められたデータコーディ
ング技法と一貫しているが、その中でアドレスマークパ
ターンが正常なユーザデータパターンと比較して独特に
識別可能である、フォルトトレラントデータアドレスマ
ークデコーダを実現することである。
Ｌコーディングのような予め定められたデータコーディ
ング技法と一貫しているが、その中でアドレスマークパ
ターンが正常なユーザデータパターンと比較して独特に
識別可能である、フォルトトレラントデータアドレスマ
ークデコーダを実現することである。
【００１８】この発明のもう１つの目的は、分割データ
フィールドを使用するディスクドライブ内での使用に特
によく適合するフォルトトレラントデータアドレスマー
クパターンおよびデコーダを提供することである。
フィールドを使用するディスクドライブ内での使用に特
によく適合するフォルトトレラントデータアドレスマー
クパターンおよびデコーダを提供することである。
【００１９】この発明の一局面において、記憶媒体はデ
ータ記憶装置内に記憶されるデータのブロックの開始を
示すための独特のビットシフトトレラントアドレスマー
クパターンを規定し、データは予め定められたコードに
従ってエンコードされ、アドレスマークパターンは予め
定められたコードのコード境界内に含まれるものであ
り、アドレスマークパターンは予め定められたコードに
従ったデータのエンコードから生じず、かつアドレスマ
ークパターンは予め定められたコード、プラスまたはマ
イナス、プレーバック中発生する１ビットシフトに従っ
たデータのエンコードからは生じない。
ータ記憶装置内に記憶されるデータのブロックの開始を
示すための独特のビットシフトトレラントアドレスマー
クパターンを規定し、データは予め定められたコードに
従ってエンコードされ、アドレスマークパターンは予め
定められたコードのコード境界内に含まれるものであ
り、アドレスマークパターンは予め定められたコードに
従ったデータのエンコードから生じず、かつアドレスマ
ークパターンは予め定められたコード、プラスまたはマ
イナス、プレーバック中発生する１ビットシフトに従っ
たデータのエンコードからは生じない。
【００２０】この発明のこの局面の一面として、予め定
められたコードは１，７ＲＬＬであり、アドレスマーク
パターンは、１０ ０００ ０００ １００ ０００
００１（「７，７」）を名目的に含み、「１」はクロッ
クセル内のフラックス遷移を示し、「０」はクロックセ
ル内にフラックス遷移がないことを示し、付加的に、０
１０ ０００ ００１ ０００ ０００ ０１０（６，
７）、１ ０００ ０００ ００１ ０００ ０００
０１０（８，７）、１００ ０００ ０１０ ０００
０００ ０１０（６，８）、１００ ０００ ０００
１００ ０００ ０１０（８，６）、１００ ０００
００１ ０００ ０００ １００（７，６）、および１
００ ０００ ００１ ０００ ０００ ００１（７，
８）を含む１ビットシフトフォルトトレランスパターン
を含む。
められたコードは１，７ＲＬＬであり、アドレスマーク
パターンは、１０ ０００ ０００ １００ ０００
００１（「７，７」）を名目的に含み、「１」はクロッ
クセル内のフラックス遷移を示し、「０」はクロックセ
ル内にフラックス遷移がないことを示し、付加的に、０
１０ ０００ ００１ ０００ ０００ ０１０（６，
７）、１ ０００ ０００ ００１ ０００ ０００
０１０（８，７）、１００ ０００ ０１０ ０００
０００ ０１０（６，８）、１００ ０００ ０００
１００ ０００ ０１０（８，６）、１００ ０００
００１ ０００ ０００ １００（７，６）、および１
００ ０００ ００１ ０００ ０００ ００１（７，
８）を含む１ビットシフトフォルトトレランスパターン
を含む。
【００２１】この発明のこの局面の別の面として、プリ
アンブルパターンのフィールドは前記アドレスマークパ
ターンに先行する。好ましくは、プリアンブルパターン
は１および０クロックセルの反復パターンを含む。
アンブルパターンのフィールドは前記アドレスマークパ
ターンに先行する。好ましくは、プリアンブルパターン
は１および０クロックセルの反復パターンを含む。
【００２２】この発明のこの局面のさらなる面として、
アドレスマーク型パターンフィールドはアドレスマーク
パターンに追従し、その中でアドレスマーク型パターン
は少なくとも１個のＩＤヘッダアドレスマークおよびデ
ータヘッダアドレスマークを識別する。
アドレスマーク型パターンフィールドはアドレスマーク
パターンに追従し、その中でアドレスマーク型パターン
は少なくとも１個のＩＤヘッダアドレスマークおよびデ
ータヘッダアドレスマークを識別する。
【００２３】この発明のこの局面のもう１つの面とし
て、記憶媒体は回転ディスクの磁気データ記憶面を含
む。
て、記憶媒体は回転ディスクの磁気データ記憶面を含
む。
【００２４】この発明の別の局面として、データ記憶シ
ステムのデータシーケンサ内で動作を同期するためのバ
イトクロックを開始するために、ＲＬＬコード化データ
値の流れ内にアドレスマークを形成する独特のデータシ
ーケンスをデコードするための方法が提供され、独特の
データシーケンスは予め定められたＲＬＬデータコード
下の３つのフラックス遷移間で発生する許容された最大
の長さの少なくとも２つの隣接する０のシーケンスを名
目的に含む。この新しい方法は以下のステップ、すなわ
ち第１のフラックス遷移を検出するステップと、第２の
フラックス遷移を検出するステップと、第１のフラック
ス遷移から第２のフラックス遷移までの第１の０シーケ
ンスの０の数を決定するステップと、第１の０シーケン
スの０の累算された数が前記許容された最大長、プラス
またはマイナス１個の０に等しいかどうかを決定するス
テップと、もしそうであれば、第３のフラックス遷移を
検出するステップと、第２のフラックス遷移から第３の
フラックス遷移までの第２の０シーケンスの０の数を決
定するステップと、第１および第２のシーケンスの０の
数を合計するステップと、その合計が許容された最大
長、プラスまたはマイナス１個の０であるかどうかを決
定するステップと、もしそうであれば、定められた第１
および第２のシーケンスに関して、さらに第３のフラッ
クス遷移の検出の時間に関してバイトクロックを開始す
るステップとを含む。
ステムのデータシーケンサ内で動作を同期するためのバ
イトクロックを開始するために、ＲＬＬコード化データ
値の流れ内にアドレスマークを形成する独特のデータシ
ーケンスをデコードするための方法が提供され、独特の
データシーケンスは予め定められたＲＬＬデータコード
下の３つのフラックス遷移間で発生する許容された最大
の長さの少なくとも２つの隣接する０のシーケンスを名
目的に含む。この新しい方法は以下のステップ、すなわ
ち第１のフラックス遷移を検出するステップと、第２の
フラックス遷移を検出するステップと、第１のフラック
ス遷移から第２のフラックス遷移までの第１の０シーケ
ンスの０の数を決定するステップと、第１の０シーケン
スの０の累算された数が前記許容された最大長、プラス
またはマイナス１個の０に等しいかどうかを決定するス
テップと、もしそうであれば、第３のフラックス遷移を
検出するステップと、第２のフラックス遷移から第３の
フラックス遷移までの第２の０シーケンスの０の数を決
定するステップと、第１および第２のシーケンスの０の
数を合計するステップと、その合計が許容された最大
長、プラスまたはマイナス１個の０であるかどうかを決
定するステップと、もしそうであれば、定められた第１
および第２のシーケンスに関して、さらに第３のフラッ
クス遷移の検出の時間に関してバイトクロックを開始す
るステップとを含む。
【００２５】この発明のこの局面の一面として、データ
の流れはフラックス遷移と０とを交代する予め定められ
たプリアンブルを含み、この方法はフラックス遷移の前
記第１のものを検出するステップを含む予め定められた
プリアンブルを検出するさらなるステップを含む。
の流れはフラックス遷移と０とを交代する予め定められ
たプリアンブルを含み、この方法はフラックス遷移の前
記第１のものを検出するステップを含む予め定められた
プリアンブルを検出するさらなるステップを含む。
【００２６】この発明のこの局面の別の面として、ＲＬ
Ｌコードは１，７ＲＬＬコードを含み、そこにはフラッ
クス遷移の間に１個以上の０か、またはフラックス遷移
の間に７個以下の０があるであろう。
Ｌコードは１，７ＲＬＬコードを含み、そこにはフラッ
クス遷移の間に１個以上の０か、またはフラックス遷移
の間に７個以下の０があるであろう。
【００２７】この発明のこの局面のさらなる面として、
独特のデータシーケンスは名目的に１０ ０００ ００
０ １００ ０００ ００１（７，７）を名目的に含
み、この方法は、０１０ ０００ ００１ ０００ ０
００ ０１０（６，７）、１ ０００ ０００ ００１
０００ ０００ ０１０（８，７）、１００ ０００
０１０ ０００ ０００ ０１０（６，８）、１００
０００ ０００ １００ ０００ ０１０（８，
６）、１００ ０００ ００１ ０００ ０００ １０
０（７，６）、および１００ ０００ ００１ ０００
０００ ００１（７，８）を含むパターンを検出す
る。
独特のデータシーケンスは名目的に１０ ０００ ００
０ １００ ０００ ００１（７，７）を名目的に含
み、この方法は、０１０ ０００ ００１ ０００ ０
００ ０１０（６，７）、１ ０００ ０００ ００１
０００ ０００ ０１０（８，７）、１００ ０００
０１０ ０００ ０００ ０１０（６，８）、１００
０００ ０００ １００ ０００ ０１０（８，
６）、１００ ０００ ００１ ０００ ０００ １０
０（７，６）、および１００ ０００ ００１ ０００
０００ ００１（７，８）を含むパターンを検出す
る。
【００２８】この発明のこの局面の別の面として、デー
タの流れは前記独特のパターンに追従するポストアンブ
ルデータの予め定められたパターンを含み、この方法は
ポストアンブルデータの前記予め定められたパターンを
デコードするさらなるステップを含む。好ましくは、ポ
ストアンブルデータパターンは複数のビットシフトトレ
ラントパターンを含み、それによって複数のアドレスマ
ークが識別されてもよい。
タの流れは前記独特のパターンに追従するポストアンブ
ルデータの予め定められたパターンを含み、この方法は
ポストアンブルデータの前記予め定められたパターンを
デコードするさらなるステップを含む。好ましくは、ポ
ストアンブルデータパターンは複数のビットシフトトレ
ラントパターンを含み、それによって複数のアドレスマ
ークが識別されてもよい。
【００２９】この発明の別の面として、フォルトトレラ
ントアドレスマークデコーダが回転するデータ記憶ディ
スクと同心データトラックに記憶されるデータのブロッ
クを読出すためのデータトランスデューサとを含むディ
スクドライブのデータシーケンサのために提供され、前
記ディスクの記憶面上に形成されるデータは予め定めら
れたＲＬＬコードに従ってコード化される。新しいデコ
ーダはＲＬＬコード化データの流れ内にアドレスマーク
を形成する独特のデータシーケンスを検出し、その中で
独特のシーケンスは予め定められたプリアンブルパター
ンに先行され、独特のデータシーケンスは第１、第２お
よび第３のフラックス遷移によって分離されたＲＬＬコ
ード下に許容された最大長の０の少なくとも第１および
第２の隣接する０のシーケンスを含む。独特のデータシ
ーケンスの検出の際、デコーダはシーケンサの動作を制
御するためにバイトクロックを開始させる。デコーダは
好ましくは以下の複数の状態、すなわち予め定められた
プリアンブルパターンを検出するための、かつ第１のフ
ラックス遷移を検出するための第１の状態と、第１のフ
ラックス遷移の検出に続いて予め定められた複数の連続
する０を検出するための第１の状態に続く第２の状態
と、第２のフラックス遷移が検出されるまで第１のシー
ケンスの０の平衡を累算するための、かつ第１のシーケ
ンスの０の数が許容された最大長、プラスまたはマイナ
ス１ビットシフトであるかを決定するための第２の状態
に続く第３の状態と、もしそうであれば、第３のフラッ
クス遷移が到達されるまで０の第２のシーケンスを蓄積
するための、かつ第１および第２の隣接するシーケンス
の合計が許容された最大長、プラスまたはマイナス１ビ
ットシフトに等しいかどうかを決定し、もしそうであれ
ば前記独特のデータシーケンスの検出を信号で送るため
に、かつ、第２のシーケンスによって決定されるような
適当な時間でバイトクロックを開始するために遷移時間
を遅らすか、進めるための、複数の続いて起こる状態と
を規定するステートマシンを含む。
ントアドレスマークデコーダが回転するデータ記憶ディ
スクと同心データトラックに記憶されるデータのブロッ
クを読出すためのデータトランスデューサとを含むディ
スクドライブのデータシーケンサのために提供され、前
記ディスクの記憶面上に形成されるデータは予め定めら
れたＲＬＬコードに従ってコード化される。新しいデコ
ーダはＲＬＬコード化データの流れ内にアドレスマーク
を形成する独特のデータシーケンスを検出し、その中で
独特のシーケンスは予め定められたプリアンブルパター
ンに先行され、独特のデータシーケンスは第１、第２お
よび第３のフラックス遷移によって分離されたＲＬＬコ
ード下に許容された最大長の０の少なくとも第１および
第２の隣接する０のシーケンスを含む。独特のデータシ
ーケンスの検出の際、デコーダはシーケンサの動作を制
御するためにバイトクロックを開始させる。デコーダは
好ましくは以下の複数の状態、すなわち予め定められた
プリアンブルパターンを検出するための、かつ第１のフ
ラックス遷移を検出するための第１の状態と、第１のフ
ラックス遷移の検出に続いて予め定められた複数の連続
する０を検出するための第１の状態に続く第２の状態
と、第２のフラックス遷移が検出されるまで第１のシー
ケンスの０の平衡を累算するための、かつ第１のシーケ
ンスの０の数が許容された最大長、プラスまたはマイナ
ス１ビットシフトであるかを決定するための第２の状態
に続く第３の状態と、もしそうであれば、第３のフラッ
クス遷移が到達されるまで０の第２のシーケンスを蓄積
するための、かつ第１および第２の隣接するシーケンス
の合計が許容された最大長、プラスまたはマイナス１ビ
ットシフトに等しいかどうかを決定し、もしそうであれ
ば前記独特のデータシーケンスの検出を信号で送るため
に、かつ、第２のシーケンスによって決定されるような
適当な時間でバイトクロックを開始するために遷移時間
を遅らすか、進めるための、複数の続いて起こる状態と
を規定するステートマシンを含む。
【００３０】この発明のこの局面の一面として、ＲＬＬ
コードは１，７ＲＬＬコードを含み、そこではフラック
ス遷移間に１個以上の０か、フラックス遷移間に７個以
下の０があってもよい。
コードは１，７ＲＬＬコードを含み、そこではフラック
ス遷移間に１個以上の０か、フラックス遷移間に７個以
下の０があってもよい。
【００３１】この発明のこの局面の別の面として、プリ
アンブルパターンは１０１を含み、独特のデータパター
ンは名目的に１０ ０００ ０００ １００ ０００
００１（７，７）を含み、デコーダは、０１０ ０００
００１ ０００ ０００ ０１０（６，７）、１ ０
００ ０００ ００１ ０００ ０００ ０１０（８，
７）、１００ ０００ ０１０ ０００ ０００ ０１
０（６，８）、１００ ０００ ０００ １００ ００
０ ０１０（８，６）、１００ ０００ ００１ ００
０ ０００ １００（７，６）、および１００ ０００
００１ ０００ ０００ ００１（７，８）を含むパ
ターンも検出する。
アンブルパターンは１０１を含み、独特のデータパター
ンは名目的に１０ ０００ ０００ １００ ０００
００１（７，７）を含み、デコーダは、０１０ ０００
００１ ０００ ０００ ０１０（６，７）、１ ０
００ ０００ ００１ ０００ ０００ ０１０（８，
７）、１００ ０００ ０１０ ０００ ０００ ０１
０（６，８）、１００ ０００ ０００ １００ ００
０ ０１０（８，６）、１００ ０００ ００１ ００
０ ０００ １００（７，６）、および１００ ０００
００１ ０００ ０００ ００１（７，８）を含むパ
ターンも検出する。
【００３２】この発明のもう１つの面として、６，７パ
ターンは第３の状態および複数の続いて起こる状態の第
４の状態によって検出され、アイドル状態に直接通じる
第１の遅延状態をさらに含む。８，７パターンは第３の
状態および複数の続いて起こる状態の第５の状態によっ
て検出され、第１の遅延状態をさらに含む。６，８パタ
ーンは第３の状態および複数の状態の第４の状態によっ
て検出され、第１の遅延状態をさらに含む。８，６パタ
ーンは第３の状態および複数の状態の第６の状態によっ
て検出され、第１の遅延状態をさらに含む。７，７パタ
ーンは第３の状態および複数の続いて起こる状態の第７
の状態によって検出され、アイドル状態に直接通じる第
１の遅延状態をさらに含む。７，６パターンは第３の状
態および複数の続いて起こる状態の第７の状態によって
検出され、第１の遅延状態に続く第２の遅延状態をさら
に含む。７，８パターンは第３の状態および前記複数の
続いて起こる状態の第７の状態によって検出され、いか
なる遅延状態も含まない。
ターンは第３の状態および複数の続いて起こる状態の第
４の状態によって検出され、アイドル状態に直接通じる
第１の遅延状態をさらに含む。８，７パターンは第３の
状態および複数の続いて起こる状態の第５の状態によっ
て検出され、第１の遅延状態をさらに含む。６，８パタ
ーンは第３の状態および複数の状態の第４の状態によっ
て検出され、第１の遅延状態をさらに含む。８，６パタ
ーンは第３の状態および複数の状態の第６の状態によっ
て検出され、第１の遅延状態をさらに含む。７，７パタ
ーンは第３の状態および複数の続いて起こる状態の第７
の状態によって検出され、アイドル状態に直接通じる第
１の遅延状態をさらに含む。７，６パターンは第３の状
態および複数の続いて起こる状態の第７の状態によって
検出され、第１の遅延状態に続く第２の遅延状態をさら
に含む。７，８パターンは第３の状態および前記複数の
続いて起こる状態の第７の状態によって検出され、いか
なる遅延状態も含まない。
【００３３】この発明のこの局面のさらなる面として、
前記第３の状態で蓄積された０の平衡が許容される最大
長、プラスまたはマイナス１ビットシフトの他である場
合、復帰経路が前記第３の状態から前記第１の状態へ設
けられる。また、もし第１および第２の隣接するシーケ
ンスの合計が許容される最大長、プラスまたはマイナス
１ビットシフトに等しくなければ、複数の復帰経路が前
記複数の続いて起こる状態から設けられる。
前記第３の状態で蓄積された０の平衡が許容される最大
長、プラスまたはマイナス１ビットシフトの他である場
合、復帰経路が前記第３の状態から前記第１の状態へ設
けられる。また、もし第１および第２の隣接するシーケ
ンスの合計が許容される最大長、プラスまたはマイナス
１ビットシフトに等しくなければ、複数の復帰経路が前
記複数の続いて起こる状態から設けられる。
【００３４】この発明のこれらのおよび他の目的、局
面、利点および特徴は添付の図面に関連して提示される
以下の好ましい実施例の詳細な説明を考慮するとより十
分に理解され、評価されるであろう。
面、利点および特徴は添付の図面に関連して提示される
以下の好ましい実施例の詳細な説明を考慮するとより十
分に理解され、評価されるであろう。
【００３５】
【好ましい実施例の詳細な説明】図１Ａから始めると、
例証されるデータトラック１０は図示されるトラックセ
グメントのデータフィールド領域において１，７ＲＬＬ
コードビットによって直列に記録される、５１２、また
は１０２４バイトのユーザデータのような予め定められ
た量のユーザデータの記憶のためのデータブロック２０
を含む。図１Ａは線形式のトラック１０を示すが、この
例においてトラック１０は回転するデータ記憶ディスク
１６２（図５）の記憶面上に形成される多数の同心デー
タトラックの１つであることが理解されるべきである。
例証されるデータトラック１０は図示されるトラックセ
グメントのデータフィールド領域において１，７ＲＬＬ
コードビットによって直列に記録される、５１２、また
は１０２４バイトのユーザデータのような予め定められ
た量のユーザデータの記憶のためのデータブロック２０
を含む。図１Ａは線形式のトラック１０を示すが、この
例においてトラック１０は回転するデータ記憶ディスク
１６２（図５）の記憶面上に形成される多数の同心デー
タトラックの１つであることが理解されるべきである。
【００３６】データ記憶容量を最適化し、極めて堅固な
ヘッド位置決めサーボを設けるために、データブロック
２０は幾つかのサーボセクタ２８によって割り込まれ
る。サーボセクタ２８は、たとえばデータ記憶面の円形
の範囲の周りに放射状スポークとして規則的に間隔をあ
けられ、たとえば固定データ速度で記録される。各サー
ボセクタ２８はヘッド位置情報をディスクドライブへ与
える埋込みサーボ情報を含む。データトランスデューサ
ヘッド（図示せず）は、特定の面上の他のデータトラッ
クの幾つかか、それらのすべてと同様、たとえばトラッ
ク１０に含まれるデータおよびサーボ情報を読出すため
に、ヘッド位置サーボループ内で作動するアクチュエー
タによってデータ面に関して半径方向に位置決め可能で
ある。
ヘッド位置決めサーボを設けるために、データブロック
２０は幾つかのサーボセクタ２８によって割り込まれ
る。サーボセクタ２８は、たとえばデータ記憶面の円形
の範囲の周りに放射状スポークとして規則的に間隔をあ
けられ、たとえば固定データ速度で記録される。各サー
ボセクタ２８はヘッド位置情報をディスクドライブへ与
える埋込みサーボ情報を含む。データトランスデューサ
ヘッド（図示せず）は、特定の面上の他のデータトラッ
クの幾つかか、それらのすべてと同様、たとえばトラッ
ク１０に含まれるデータおよびサーボ情報を読出すため
に、ヘッド位置サーボループ内で作動するアクチュエー
タによってデータ面に関して半径方向に位置決め可能で
ある。
【００３７】データブロック２０は各データブロックの
初めでＩＤヘッダ２２を含み、もしデータブロック２０
がセグメントに分割されれば、好ましくは各ユーザデー
タフィールドセグメント２６の直前にデータヘッド２４
を含む。図１Ａは３つの分割データブロックセグメント
２６ａ、２６ｂおよび２６ｃを示す。これらのセグメン
ト２６ａ、２６ｂおよび２６ｃはサーボセクタ２８によ
って割り込まれることによって形成される。図１Ｂにお
いて示されるように、ブロック（セクタ）ＩＤヘッダ２
２は典型的に予め定められた長さの高周波数プリアンブ
ルフィールドを含んでもよく、その後にブロックアドレ
スマークフィールドが続き、その後にたとえばセクタ番
号のバイトおよびヘッド番号のバイトを含むＩＤフィー
ルドが続き、その後にリードソロモンエラー検出コード
フィールドが続く。パッドフィールド２７は各データヘ
ッダ２４の前に従来の書込スプライスマージンを適切に
設け、またＩＤヘッダ２２の少なくとも幾つかの前に設
けられてもよい。
初めでＩＤヘッダ２２を含み、もしデータブロック２０
がセグメントに分割されれば、好ましくは各ユーザデー
タフィールドセグメント２６の直前にデータヘッド２４
を含む。図１Ａは３つの分割データブロックセグメント
２６ａ、２６ｂおよび２６ｃを示す。これらのセグメン
ト２６ａ、２６ｂおよび２６ｃはサーボセクタ２８によ
って割り込まれることによって形成される。図１Ｂにお
いて示されるように、ブロック（セクタ）ＩＤヘッダ２
２は典型的に予め定められた長さの高周波数プリアンブ
ルフィールドを含んでもよく、その後にブロックアドレ
スマークフィールドが続き、その後にたとえばセクタ番
号のバイトおよびヘッド番号のバイトを含むＩＤフィー
ルドが続き、その後にリードソロモンエラー検出コード
フィールドが続く。パッドフィールド２７は各データヘ
ッダ２４の前に従来の書込スプライスマージンを適切に
設け、またＩＤヘッダ２２の少なくとも幾つかの前に設
けられてもよい。
【００３８】ヘッダ２２のＩＤフィールド内のカウント
バイトフィールドのカウントバイトはデータシーケンサ
１００（図４）によって使用され、特定のデータブロッ
クのレイアウトをそれがサーボセクタによって割り込ま
れるようにオンザフライ式に決定する。言い換えれば、
図１Ａの例に示されるように、５１２ユーザバイトブロ
ックの第１のデータセグメント２６ａは１４０バイトを
含んでもよく、第２のデータセグメント２６ｂは２５２
バイトを含んでもよく、第３のセグメント２６ｃは１２
０バイトを含んでもよいであろう。したがってバイトは
１２０、２５２および１４０であってもよいであろう。
これらのバイトは逆の順序に配列され、それによってそ
れらがシーケンサ１００内のバイトカウントスタックに
プッシュされてもよい。最後のカウント、１４０バイト
は、データブロック２０がシーケンサ１００によってデ
コードされ、実時間で適切に再びアセンブルされている
ので、スタック１４２からポップされる最初のものであ
ろう。
バイトフィールドのカウントバイトはデータシーケンサ
１００（図４）によって使用され、特定のデータブロッ
クのレイアウトをそれがサーボセクタによって割り込ま
れるようにオンザフライ式に決定する。言い換えれば、
図１Ａの例に示されるように、５１２ユーザバイトブロ
ックの第１のデータセグメント２６ａは１４０バイトを
含んでもよく、第２のデータセグメント２６ｂは２５２
バイトを含んでもよく、第３のセグメント２６ｃは１２
０バイトを含んでもよいであろう。したがってバイトは
１２０、２５２および１４０であってもよいであろう。
これらのバイトは逆の順序に配列され、それによってそ
れらがシーケンサ１００内のバイトカウントスタックに
プッシュされてもよい。最後のカウント、１４０バイト
は、データブロック２０がシーケンサ１００によってデ
コードされ、実時間で適切に再びアセンブルされている
ので、スタック１４２からポップされる最初のものであ
ろう。
【００３９】僅かに異なる例が図１Ｂに与えられる。図
１Ｂにおいて、２つのデータブロック２０、すなわちデ
ータブロック０およびデータブロック１が示される。デ
ータブロック０は１回転毎に一度のインデックス信号を
含むことによって他のすべてのサーボセクタから異なる
サーボセクタ２８′の直後に続く。したがって、第１の
データブロック、ブロック０は各データトラックの論理
的開始を示す内部インデックスマーカの直後に続く。デ
ータブロック１において、ブロックは２つのデータセグ
メント２６ｄおよび２６ｅに分割される。この例におい
て、データセグメント２６ｄはたとえば８バイトのユー
ザデータを含み、データセグメント２６ｅは平衡、また
は５０４バイトの５１２バイトブロックを含む。
１Ｂにおいて、２つのデータブロック２０、すなわちデ
ータブロック０およびデータブロック１が示される。デ
ータブロック０は１回転毎に一度のインデックス信号を
含むことによって他のすべてのサーボセクタから異なる
サーボセクタ２８′の直後に続く。したがって、第１の
データブロック、ブロック０は各データトラックの論理
的開始を示す内部インデックスマーカの直後に続く。デ
ータブロック１において、ブロックは２つのデータセグ
メント２６ｄおよび２６ｅに分割される。この例におい
て、データセグメント２６ｄはたとえば８バイトのユー
ザデータを含み、データセグメント２６ｅは平衡、また
は５０４バイトの５１２バイトブロックを含む。
【００４０】ＩＤフィールドのセクタおよびヘッドバイ
トは正しいデータ位置がディスク記憶面上に発見されて
いることを決定するためにもシーケンサ１００によって
使用される。ＩＤフィールド２２のエラー検出バイト
は、もしエラーがあればシーケンサ１００の誤った動作
がさもなければ続いて起こるかもしれないので、カウン
ト、セクタまたはヘッドバイト内にエラーがあるかどう
かを検出するために使用される。１９９１年２月１日に
出願された同一譲受人に譲渡された同時係属中の米国特
許出願連続番号第07/650,791号はエラー検出バイトを処
理するのに適当な現在好ましいオンザフライ式リードソ
ロモンエラー修正方法および装置を説明する。この出願
の開示はこの出願中で引用によってこの中に援用され
る。
トは正しいデータ位置がディスク記憶面上に発見されて
いることを決定するためにもシーケンサ１００によって
使用される。ＩＤフィールド２２のエラー検出バイト
は、もしエラーがあればシーケンサ１００の誤った動作
がさもなければ続いて起こるかもしれないので、カウン
ト、セクタまたはヘッドバイト内にエラーがあるかどう
かを検出するために使用される。１９９１年２月１日に
出願された同一譲受人に譲渡された同時係属中の米国特
許出願連続番号第07/650,791号はエラー検出バイトを処
理するのに適当な現在好ましいオンザフライ式リードソ
ロモンエラー修正方法および装置を説明する。この出願
の開示はこの出願中で引用によってこの中に援用され
る。
【００４１】各ユーザデータセグメント２６はデータヘ
ッド２４の直後に続く。データヘッダ２４は高周波数プ
リアンブルデータのプリアンブルフィールドを含み、そ
の後にデータ型アドレスマークが続く。データヘッダは
ユーザデータセグメント２６への書込動作によって書込
まれ、それによってデータヘッダに続くデータはデータ
ヘッダとタイミングをとられ、かつそれによってデータ
型アドレスマークはバイトクロックを再開するための有
効な基準を設け、シーケンサ１００がデータ面から読戻
されているデータバイトを適切にデコードすることを許
容する。したがって、書込スプライスはＩＤヘッダ２２
および隣接するデータヘッダ２４の間で発生するであろ
う。他のデータヘッダ２４は各サーボセクタ２８の直後
に続き、次のデータブロックが到達されるまで他のすべ
てのユーザデータセグメント２６の前に来る。パッド領
域は各セグメントおよびブロックの間に設けられる。
ッド２４の直後に続く。データヘッダ２４は高周波数プ
リアンブルデータのプリアンブルフィールドを含み、そ
の後にデータ型アドレスマークが続く。データヘッダは
ユーザデータセグメント２６への書込動作によって書込
まれ、それによってデータヘッダに続くデータはデータ
ヘッダとタイミングをとられ、かつそれによってデータ
型アドレスマークはバイトクロックを再開するための有
効な基準を設け、シーケンサ１００がデータ面から読戻
されているデータバイトを適切にデコードすることを許
容する。したがって、書込スプライスはＩＤヘッダ２２
および隣接するデータヘッダ２４の間で発生するであろ
う。他のデータヘッダ２４は各サーボセクタ２８の直後
に続き、次のデータブロックが到達されるまで他のすべ
てのユーザデータセグメント２６の前に来る。パッド領
域は各セグメントおよびブロックの間に設けられる。
【００４２】図２に示されるように、各ＩＤヘッダ２２
および各データヘッダ２４内で、名目１，７ＲＬＬコー
ド化データの流れは、他のあらゆるセル周期、すなわち
第１の７個の０パターンフィールド１４、第２の７個の
０パターンフィールド１６およびアドレスマーク型フィ
ールド１８を発生するフラックス遷移を表わす高周波数
（ＨＦ）プリアンブルフィールド１２を含む。第１およ
び第２のパターンフィールド１４および１６は共にアド
レスマークパターンを設ける。
および各データヘッダ２４内で、名目１，７ＲＬＬコー
ド化データの流れは、他のあらゆるセル周期、すなわち
第１の７個の０パターンフィールド１４、第２の７個の
０パターンフィールド１６およびアドレスマーク型フィ
ールド１８を発生するフラックス遷移を表わす高周波数
（ＨＦ）プリアンブルフィールド１２を含む。第１およ
び第２のパターンフィールド１４および１６は共にアド
レスマークパターンを設ける。
【００４３】所望のアドレスマークパターンはその直後
に第２の７個の０パターンが続く第１の７個の０パター
ンを本質的に含むことが図２から明らかである。この点
において、この発明の原理に従ったいかなる選択された
アドレスマークも以下の３つの一般条件を満たすことが
望ましい。
に第２の７個の０パターンが続く第１の７個の０パター
ンを本質的に含むことが図２から明らかである。この点
において、この発明の原理に従ったいかなる選択された
アドレスマークも以下の３つの一般条件を満たすことが
望ましい。
【００４４】第１に、アドレスマークが追従されるコー
ドの一般コーディング規則と一貫している（この例にお
いてこれらの規則は１，７ＲＬＬについてのものであ
る）。
ドの一般コーディング規則と一貫している（この例にお
いてこれらの規則は１，７ＲＬＬについてのものであ
る）。
【００４５】第２に、アドレスマークパターンがコーデ
ィング規則に従ってコード化されてもよいいかなるエン
コードされないデータパターンからもコードワードとし
て得られてはならない。
ィング規則に従ってコード化されてもよいいかなるエン
コードされないデータパターンからもコードワードとし
て得られてはならない。
【００４６】第３にこの発明の局面に従って、アドレス
マークパターンが読戻し中プラスまたはマイナスビット
シフトを有するいかなるエンコードされないデータパタ
ーンからも得られてはならない。１，７ＲＬＬコーディ
ング技法内の７個の０、７個の０の名目アドレスマーク
パターンはこれらの３つの条件、または基準を満たす。
マークパターンが読戻し中プラスまたはマイナスビット
シフトを有するいかなるエンコードされないデータパタ
ーンからも得られてはならない。１，７ＲＬＬコーディ
ング技法内の７個の０、７個の０の名目アドレスマーク
パターンはこれらの３つの条件、または基準を満たす。
【００４７】図２を参照すると、パターンＡ、この発明
に従った名目アドレスマークデータパターンは入ってく
るデータセルの流れとして示される（ここで「１」はセ
ル内のフラックス遷移を示し、「０」はセル内にフラッ
クス遷移がないことを示す）。ディスクのデータ記憶面
から読戻されて入ってくるデータパターンは１，７ＲＬ
Ｌ，３，２のような予め定められたデータ圧縮コードに
コード化され、ここで１，７はすべての正当なパターン
が１個以上か、７個以下の非遷移セル、または「０」の
間に１つのフラックス遷移か、または１個の「１」を有
するであろうことを示し、かつ３，２は３つのパターン
が２つの２進のデータビットにデコードすることを示
す。この特定のパターンにおいて、１つの７個の０パタ
ーンは他のパターンと共に正当な２進のデータパターン
にデコードするであろうが、２つの連続する７個の０パ
ターンはいかなる正当な２進のデータパターンにもデコ
ードしないであろう。したがって、２つの連続する７個
の０パターンはたとえばＩＤヘッダ２２か、データヘッ
ダ２４の存在を示す独特のマークを設けるための理想的
なデータアドレスマークパターンを形成する。
に従った名目アドレスマークデータパターンは入ってく
るデータセルの流れとして示される（ここで「１」はセ
ル内のフラックス遷移を示し、「０」はセル内にフラッ
クス遷移がないことを示す）。ディスクのデータ記憶面
から読戻されて入ってくるデータパターンは１，７ＲＬ
Ｌ，３，２のような予め定められたデータ圧縮コードに
コード化され、ここで１，７はすべての正当なパターン
が１個以上か、７個以下の非遷移セル、または「０」の
間に１つのフラックス遷移か、または１個の「１」を有
するであろうことを示し、かつ３，２は３つのパターン
が２つの２進のデータビットにデコードすることを示
す。この特定のパターンにおいて、１つの７個の０パタ
ーンは他のパターンと共に正当な２進のデータパターン
にデコードするであろうが、２つの連続する７個の０パ
ターンはいかなる正当な２進のデータパターンにもデコ
ードしないであろう。したがって、２つの連続する７個
の０パターンはたとえばＩＤヘッダ２２か、データヘッ
ダ２４の存在を示す独特のマークを設けるための理想的
なデータアドレスマークパターンを形成する。
【００４８】ＩＤヘッダ２２およびデータヘッダ２４の
間を区別するために、アドレスマーク型フィールド１８
は２つの連続する７個の０パターン１４および１６の直
後に続き、フィールド１８は、ＩＤアドレスマーク（パ
ターンＢ）か、データアドレスマーク（パターンＡ）の
いずれかのように、アドレスマークの型を示すために使
用される２個の３セルトライアッドを設けられる。ＡＭ
型フィールド１８内の第３のパターン（パターンＣ）は
たとえば媒体の欠陥などの検出による信頼性のないデー
タを含むデータフィールド、またはセグメントを示すた
めにも使用されてよい。アドレスマーク型フィールド１
８は２個の３セルトライアッドを含み、そこでセルの１
つだけがフラックス遷移を表わすので、１ビットシフト
の許容範囲はこのフィールドにも容易に設けられる。
間を区別するために、アドレスマーク型フィールド１８
は２つの連続する７個の０パターン１４および１６の直
後に続き、フィールド１８は、ＩＤアドレスマーク（パ
ターンＢ）か、データアドレスマーク（パターンＡ）の
いずれかのように、アドレスマークの型を示すために使
用される２個の３セルトライアッドを設けられる。ＡＭ
型フィールド１８内の第３のパターン（パターンＣ）は
たとえば媒体の欠陥などの検出による信頼性のないデー
タを含むデータフィールド、またはセグメントを示すた
めにも使用されてよい。アドレスマーク型フィールド１
８は２個の３セルトライアッドを含み、そこでセルの１
つだけがフラックス遷移を表わすので、１ビットシフト
の許容範囲はこのフィールドにも容易に設けられる。
【００４９】図２のパターンＤないしＩはＩＤヘッダ２
２か、データヘッダ２４内で発生するであろう１セルビ
ットシフトの発生を示す。たとえば、８個の０、７個の
０のＡＭパターンがパターンＤにおいて示され、そこで
６番目のセルのビットが５番目のセル位置にシフトされ
ている。パターンＥは６個の０、７個の０のＡＭパター
ンを示し、そこで６番目のセルのビットが７番目のセル
位置にシフトされている。
２か、データヘッダ２４内で発生するであろう１セルビ
ットシフトの発生を示す。たとえば、８個の０、７個の
０のＡＭパターンがパターンＤにおいて示され、そこで
６番目のセルのビットが５番目のセル位置にシフトされ
ている。パターンＥは６個の０、７個の０のＡＭパター
ンを示し、そこで６番目のセルのビットが７番目のセル
位置にシフトされている。
【００５０】パターンＦは６個の０、８個の０のＡＭパ
ターンを示し、１５番目のセル位置のビットが１４番目
のセル位置にシフトされている。パターンＧは８個の
０、６個の０のＡＭパターンを示し、そこで１５番目の
セルビットが１６番目のセル位置にシフトされている。
ターンを示し、１５番目のセル位置のビットが１４番目
のセル位置にシフトされている。パターンＧは８個の
０、６個の０のＡＭパターンを示し、そこで１５番目の
セルビットが１６番目のセル位置にシフトされている。
【００５１】最後にパターンＨは７個の０、６個の０の
ＡＭパターンを示し、２３番目の位置のビットが２２番
目のセル位置にシフトされており、パターンＩは７個の
０、８個の０のＡＭパターンを示し、そこで２３番目の
セル位置のビットが２４番目のセル位置にシフトされて
いる。
ＡＭパターンを示し、２３番目の位置のビットが２２番
目のセル位置にシフトされており、パターンＩは７個の
０、８個の０のＡＭパターンを示し、そこで２３番目の
セル位置のビットが２４番目のセル位置にシフトされて
いる。
【００５２】この発明の原理に従って、図２の表Ｃない
しＨに示される６個の１ビットシフトされたパターンの
いずれもデコーダステートマシン３０によって正当なア
ドレスマークとして検出されるであろう。デコーダステ
ートマシン３０の状態は図３の状態図に示される。論理
実現ステートマシン３０は図６、図７、図８および図９
に示される。
しＨに示される６個の１ビットシフトされたパターンの
いずれもデコーダステートマシン３０によって正当なア
ドレスマークとして検出されるであろう。デコーダステ
ートマシン３０の状態は図３の状態図に示される。論理
実現ステートマシン３０は図６、図７、図８および図９
に示される。
【００５３】図３の状態図を検討する前に、ステートマ
シン３０を制御するためのアドレスマーク制御ワードが
たとえば３ビットを含むことが理解されるべきである。
第１のビット位置はシークされているアドレスマークの
型、すなわちたとえばデータ／特別な場合のアドレスマ
ーク（図２、パターンＡ、またはＣ）か、ＩＤアドレス
マーク（図２、パターンＢ）のいずれかを示す。アドレ
スマーク制御ワードの第２のビットはステートマシン３
０がサーチモードか、即時モードのいずれで作動してい
るかを示す。サーチモードにおいて、高周波数パターン
１２の２バイトによってデータシーケンサ１００の読出
ゲートはハイになり、うまくいかないアドレスマーク検
出によって読出ゲートはすぐにローになるであろう。即
時モードにおいて、読出ゲートは即時にセットされ、決
してローにならない。
シン３０を制御するためのアドレスマーク制御ワードが
たとえば３ビットを含むことが理解されるべきである。
第１のビット位置はシークされているアドレスマークの
型、すなわちたとえばデータ／特別な場合のアドレスマ
ーク（図２、パターンＡ、またはＣ）か、ＩＤアドレス
マーク（図２、パターンＢ）のいずれかを示す。アドレ
スマーク制御ワードの第２のビットはステートマシン３
０がサーチモードか、即時モードのいずれで作動してい
るかを示す。サーチモードにおいて、高周波数パターン
１２の２バイトによってデータシーケンサ１００の読出
ゲートはハイになり、うまくいかないアドレスマーク検
出によって読出ゲートはすぐにローになるであろう。即
時モードにおいて、読出ゲートは即時にセットされ、決
してローにならない。
【００５４】アドレスマーク制御ワードの第３のビット
位置は、バイトカウンタ１４６に保持されるバイトカウ
ントがタイムアウトとして使用されることを示す。もし
セットされていなければ、唯一のタイムアウトは１回転
毎に一度のインデックス信号のプリセット番号に基づく
タイムアウトである。ディスク動作への書込中バイトカ
ウントは無視され、常にカウント１であることが注目さ
れるべきである。
位置は、バイトカウンタ１４６に保持されるバイトカウ
ントがタイムアウトとして使用されることを示す。もし
セットされていなければ、唯一のタイムアウトは１回転
毎に一度のインデックス信号のプリセット番号に基づく
タイムアウトである。ディスク動作への書込中バイトカ
ウントは無視され、常にカウント１であることが注目さ
れるべきである。
【００５５】通常、使用される２つの状態はＡＭＩＳ
（ＩＤ、サーチ、タイムアウトなし）、およびＡＭＤＩ
Ｔ（データ、即時、タイムアウト能動化）である。
（ＩＤ、サーチ、タイムアウトなし）、およびＡＭＤＩ
Ｔ（データ、即時、タイムアウト能動化）である。
【００５６】これより図３に戻ると、アイドル状態３２
はアドレスマークデコーダステートマシン３０の第１の
状態および最後の状態である。湾曲した環状矢印内に含
まれる数００１１は、アイドル状態３２によってデータ
シーケンサクロックが能動化され（第３のビット位置
「１」）、アドレスマークが発見されている（第４のビ
ット位置「１」）ことを出力値が意味するということを
示す。
はアドレスマークデコーダステートマシン３０の第１の
状態および最後の状態である。湾曲した環状矢印内に含
まれる数００１１は、アイドル状態３２によってデータ
シーケンサクロックが能動化され（第３のビット位置
「１」）、アドレスマークが発見されている（第４のビ
ット位置「１」）ことを出力値が意味するということを
示す。
【００５７】開始信号が発生されるとき、ステートマシ
ン３０は状態３４に進み、そこで高周波数データパター
ン、たとえば１０１ ０１０のフラックス遷移などにつ
いてサーチが始まる。状態３４においてデコーダステー
トマシン３０は０１１０を出力し、これは読出ゲートが
クリアされ（第２のビット位置「１」）、バイトクロッ
クが能動化される（第３のビット位置「１」）ことを意
味する。高周波数パターンが検出されると、ステートマ
シン３０は次の状態、状態３６に進む。
ン３０は状態３４に進み、そこで高周波数データパター
ン、たとえば１０１ ０１０のフラックス遷移などにつ
いてサーチが始まる。状態３４においてデコーダステー
トマシン３０は０１１０を出力し、これは読出ゲートが
クリアされ（第２のビット位置「１」）、バイトクロッ
クが能動化される（第３のビット位置「１」）ことを意
味する。高周波数パターンが検出されると、ステートマ
シン３０は次の状態、状態３６に進む。
【００５８】もしデコーダステートマシン３０が即時モ
ード動作にセットされれば、これは即座に状態３４から
状態３６に進み、それによって読出ゲートのクリアを妨
げる。状態３６において、デコーダ３０はプリアンブル
の終了を検出するためにデータの流れを監視する。状態
３６において、デコーダ出力は００１０であり、これは
バイトクロックが能動化されたままであることを意味す
る。プリアンブルの終了は１行に３個の０が検出される
とき検出される。この０のカウントはアドレスマークの
第１の７個の０の数またはパターンの第１の３個の０を
名目的に表わす。３個の０が検出された後、デコーダ３
０は状態３６から状態３８へ遷移する。この遷移の間、
バイトクロックは不能化される。
ード動作にセットされれば、これは即座に状態３４から
状態３６に進み、それによって読出ゲートのクリアを妨
げる。状態３６において、デコーダ３０はプリアンブル
の終了を検出するためにデータの流れを監視する。状態
３６において、デコーダ出力は００１０であり、これは
バイトクロックが能動化されたままであることを意味す
る。プリアンブルの終了は１行に３個の０が検出される
とき検出される。この０のカウントはアドレスマークの
第１の７個の０の数またはパターンの第１の３個の０を
名目的に表わす。３個の０が検出された後、デコーダ３
０は状態３６から状態３８へ遷移する。この遷移の間、
バイトクロックは不能化される。
【００５９】状態３８において、デコーダ３０はアドレ
スマークシーケンスについてのそのサーチを開始し、次
のフラックス遷移が検出されるまで入ってくる０を数え
る。この状態においてデコーダの出力は００００であ
り、これはこの状態でバイトクロックがアドレスマーク
の検出の間不能化されていることを意味する。
スマークシーケンスについてのそのサーチを開始し、次
のフラックス遷移が検出されるまで入ってくる０を数え
る。この状態においてデコーダの出力は００００であ
り、これはこの状態でバイトクロックがアドレスマーク
の検出の間不能化されていることを意味する。
【００６０】４つの可能な許容されたシナリオが存在す
る。すなわち、もし７個の０の後に１個の１が続けば、
デコーダ３０は状態４０に進む。もし６個の０および１
個の１が検出されれば、デコーダ３０は状態４２に進
む。もし８個の０および１個の１が検出されれば、デコ
ーダ３０は状態４４に進む。もし次のフラックス遷移の
前に６個より少ない０が検出されるか、８個の０の後に
フラックス遷移が続かなければ、デコーダ３０は状態３
４に戻り、バイトクロックが再開される。状態４０、４
２および４４において、デコーダ出力は００００のまま
であり、これはバイトクロックおよび読出ゲートが不能
化されたままであることを意味する。
る。すなわち、もし７個の０の後に１個の１が続けば、
デコーダ３０は状態４０に進む。もし６個の０および１
個の１が検出されれば、デコーダ３０は状態４２に進
む。もし８個の０および１個の１が検出されれば、デコ
ーダ３０は状態４４に進む。もし次のフラックス遷移の
前に６個より少ない０が検出されるか、８個の０の後に
フラックス遷移が続かなければ、デコーダ３０は状態３
４に戻り、バイトクロックが再開される。状態４０、４
２および４４において、デコーダ出力は００００のまま
であり、これはバイトクロックおよび読出ゲートが不能
化されたままであることを意味する。
【００６１】状態４０において、もし７個の０および１
個の１が検出されれば（図２の名目１０ ０００ ００
０ １００ ０００ ００１アドレスマークパターン
Ａ、またはＢが検出されていることを意味する）、ステ
ートマシン３０はアイドル状態３２に到達する前に状態
４０からスキップ１セル状態４６に進む。スキップ１セ
ル状態４６はバイトクロックを再開する前に余分なビッ
トセルをカウントに加え、それによって７個の０、８個
の０のパターン（遅延状態を必要としない）についての
フォルトトレランスが設けられてもよい。
個の１が検出されれば（図２の名目１０ ０００ ００
０ １００ ０００ ００１アドレスマークパターン
Ａ、またはＢが検出されていることを意味する）、ステ
ートマシン３０はアイドル状態３２に到達する前に状態
４０からスキップ１セル状態４６に進む。スキップ１セ
ル状態４６はバイトクロックを再開する前に余分なビッ
トセルをカウントに加え、それによって７個の０、８個
の０のパターン（遅延状態を必要としない）についての
フォルトトレランスが設けられてもよい。
【００６２】ひと度アイドル状態３２が到達されると、
シーケンサのバイトクロックが再開され、アドレスマー
ク発見フラグがセットされる。もしデコーダ３０が状態
４０にある間に１個の１が後に続く６個の０が検出され
れば、ステートマシン３０はスキップ２セル状態４８に
進む。スキップ２セル状態４８は１クロックセルをバイ
トクロック開始時間に加える。そこでステートマシン３
０は再度スキップ１セル状態４６を通過し、アイドル状
態３２に到達する前に別のクロックセルを加え、それに
よって累積遅延は２クロック状態になる。したがって、
７個の０、６個の０のパターン（図２のパターンＨ）の
場合、２つの追加のクロック状態がバイトクロックがア
イドル状態で再開される前に加えられる。さもなけれ
ば、このビットシフトパターンによってバイトクロック
は早く始まり、データの流れ内のデータの入ってくるバ
イトを不正確にフレーミングしたであろう。代わりに、
もし状態４０で検出されたパターンが１個の１が後に続
く８個の０であれば、即座に再開されるバイトクロック
へ補償ビットセルを加える必要がないので、アイドル状
態１への直接の復帰が行なわれる。もし状態４０の間に
６個より少ない０か、８個より多い０が検出されれば、
デコーダ３０は状態３４に戻り、バイトクロックが再び
能動化される。
シーケンサのバイトクロックが再開され、アドレスマー
ク発見フラグがセットされる。もしデコーダ３０が状態
４０にある間に１個の１が後に続く６個の０が検出され
れば、ステートマシン３０はスキップ２セル状態４８に
進む。スキップ２セル状態４８は１クロックセルをバイ
トクロック開始時間に加える。そこでステートマシン３
０は再度スキップ１セル状態４６を通過し、アイドル状
態３２に到達する前に別のクロックセルを加え、それに
よって累積遅延は２クロック状態になる。したがって、
７個の０、６個の０のパターン（図２のパターンＨ）の
場合、２つの追加のクロック状態がバイトクロックがア
イドル状態で再開される前に加えられる。さもなけれ
ば、このビットシフトパターンによってバイトクロック
は早く始まり、データの流れ内のデータの入ってくるバ
イトを不正確にフレーミングしたであろう。代わりに、
もし状態４０で検出されたパターンが１個の１が後に続
く８個の０であれば、即座に再開されるバイトクロック
へ補償ビットセルを加える必要がないので、アイドル状
態１への直接の復帰が行なわれる。もし状態４０の間に
６個より少ない０か、８個より多い０が検出されれば、
デコーダ３０は状態３４に戻り、バイトクロックが再び
能動化される。
【００６３】状態４２において、もし７個の０および１
個の１が検出されるか（図２のパターンＥ）、もし８個
の０および１個の１が検出されれば（図２のパターン
Ｅ）、デコーダ３０はスキップ１状態４６を通ってアイ
ドル状態３２へ進む。もし状態４２で検出された０の数
が７個より少ないか、８個より多ければ、デコーダ３０
は状態４２を離れ状態３４へ戻り、バイトクロックが再
び能動化される。
個の１が検出されるか（図２のパターンＥ）、もし８個
の０および１個の１が検出されれば（図２のパターン
Ｅ）、デコーダ３０はスキップ１状態４６を通ってアイ
ドル状態３２へ進む。もし状態４２で検出された０の数
が７個より少ないか、８個より多ければ、デコーダ３０
は状態４２を離れ状態３４へ戻り、バイトクロックが再
び能動化される。
【００６４】状態４４において、もし７個の０および１
個の１（図２のパターンＤ）、または６個の０および１
個の１（図２のパターンＧ）のいずれかが見つかると、
ステートマシン３０はスキップ１セル状態４６に進み、
そこからアイドル状態３２へ進む。もし状態４４の間６
個より少ない０か、７個より多い０が見つかると、ステ
ートマシン３０は状態３４へ戻り、バイトクロックが再
び能動化される。
個の１（図２のパターンＤ）、または６個の０および１
個の１（図２のパターンＧ）のいずれかが見つかると、
ステートマシン３０はスキップ１セル状態４６に進み、
そこからアイドル状態３２へ進む。もし状態４４の間６
個より少ない０か、７個より多い０が見つかると、ステ
ートマシン３０は状態３４へ戻り、バイトクロックが再
び能動化される。
【００６５】ステートマシン２０のための４ビット出力
はしたがって次のとおりである。
はしたがって次のとおりである。
【００６６】
【表１】
【００６７】ＡＭ発見出力はアドレスマークが検出され
た後にアイドル状態３２において信号で送られる。読出
ゲート信号は、図５に示されるディスクドライブ５のよ
うなディスクドライブの読出チャネル内の位相ロックル
ープ（ＰＬＬ）１７８を制御する。通常、ドライブ５は
データ記憶ディスク１６２からデータを読出していない
とき、ＰＬＬ１７８は内部で発生された書込クロック信
号へロックされる。これは読出ゲートがクリアされると
きに起こる。
た後にアイドル状態３２において信号で送られる。読出
ゲート信号は、図５に示されるディスクドライブ５のよ
うなディスクドライブの読出チャネル内の位相ロックル
ープ（ＰＬＬ）１７８を制御する。通常、ドライブ５は
データ記憶ディスク１６２からデータを読出していない
とき、ＰＬＬ１７８は内部で発生された書込クロック信
号へロックされる。これは読出ゲートがクリアされると
きに起こる。
【００６８】基本的に、デコーダ３０の機能はディスク
１６２から読出されているデータの開始を検出すること
であり、その検出を行なうためにアドレスマークシーケ
ンスが使用される。したがって、２バイトの高周波数が
検出された後、読出ゲートはオンにされ（セットされ）
（ＰＬＬが入ってくるデータへロックされることができ
ることを意味する）、無効のパターンが検出されるまで
セットのままにされる。バイトクロックは不能化され、
それによって入ってくるデータへ非同期されることが許
容される。バイトクロック不能化条件は同期フィールド
状態３６に直接続いて起こるすべての状態の間ずっと得
られる。もしエラーオーバフロー条件がＡＭサーチ状態
３８で、またはその状態の次に検出されれば、高周波数
サーチ状態３４への復帰が行なわれ、バイトクロックが
再び能動化され、それによってシーケンサ１００が書込
クロック速度でクロックを始める。マイクロコントロー
ラ２０２がシーケンサ１００へ命令を書込むことを望む
かもしれず、バイトクロックが不能化されるときそうす
ることができないので、バイトクロックを不能化に維持
しないことが重要である。
１６２から読出されているデータの開始を検出すること
であり、その検出を行なうためにアドレスマークシーケ
ンスが使用される。したがって、２バイトの高周波数が
検出された後、読出ゲートはオンにされ（セットされ）
（ＰＬＬが入ってくるデータへロックされることができ
ることを意味する）、無効のパターンが検出されるまで
セットのままにされる。バイトクロックは不能化され、
それによって入ってくるデータへ非同期されることが許
容される。バイトクロック不能化条件は同期フィールド
状態３６に直接続いて起こるすべての状態の間ずっと得
られる。もしエラーオーバフロー条件がＡＭサーチ状態
３８で、またはその状態の次に検出されれば、高周波数
サーチ状態３４への復帰が行なわれ、バイトクロックが
再び能動化され、それによってシーケンサ１００が書込
クロック速度でクロックを始める。マイクロコントロー
ラ２０２がシーケンサ１００へ命令を書込むことを望む
かもしれず、バイトクロックが不能化されるときそうす
ることができないので、バイトクロックを不能化に維持
しないことが重要である。
【００６９】したがって、スキップ状態４６および４８
は実際に検出されるようにアドレスマークの性質および
タイミングによるバイトクロックの開始の調整を与え
る。スキップ状態４６は最も長い許容可能なビットシフ
トされたパターン、すなわち７個の０、８個の０を収容
するために、名目７個の０、７個の０パターンに加えら
れる。したがって、デコーダ３０によって処理される条
件内のビットシフトの特定の性質に関係なく、バイトク
ロックはデータの回復を始めるために正確に適切な時間
で能動化されるであろう。
は実際に検出されるようにアドレスマークの性質および
タイミングによるバイトクロックの開始の調整を与え
る。スキップ状態４６は最も長い許容可能なビットシフ
トされたパターン、すなわち７個の０、８個の０を収容
するために、名目７個の０、７個の０パターンに加えら
れる。したがって、デコーダ３０によって処理される条
件内のビットシフトの特定の性質に関係なく、バイトク
ロックはデータの回復を始めるために正確に適切な時間
で能動化されるであろう。
【００７０】デコーダ３０は制御ワードを受け、これに
作用する。好ましくは、制御ワードは３ビットの長さで
ある。第１のビット位置は１）ＩＤ型（パターンＢ、図
２）アドレスマークがシークされているか、２）データ
型（パターンＡ、またはＣ、図２）アドレスマークがシ
ークされていることを示す。第２のビット位置は、１）
もしデコーダ３０がサーチモードにあれば、２バイトの
高周波数によって読出ゲートがハイにされ、うまくいか
ないアドレスマークサーチによって読出ゲートが即座に
ローにされるか、２）もしデコーダ３０が即時モードに
あれば、読出ゲートは即座にセットされ、決してローに
されないことを示す。第３のビット位置は、１）バイト
カウントがタイムアウトとして使用されるか、２）バイ
トカウントが無視されることを示し、唯一のタイムアウ
トが１−１６インデックスのようなプログラマブルな範
囲内の予め定められた数のインデックスに基づく（「イ
ンデックス」はデータトラックの開始を名目的に示す１
回転毎に一度の制御信号として規定される）。
作用する。好ましくは、制御ワードは３ビットの長さで
ある。第１のビット位置は１）ＩＤ型（パターンＢ、図
２）アドレスマークがシークされているか、２）データ
型（パターンＡ、またはＣ、図２）アドレスマークがシ
ークされていることを示す。第２のビット位置は、１）
もしデコーダ３０がサーチモードにあれば、２バイトの
高周波数によって読出ゲートがハイにされ、うまくいか
ないアドレスマークサーチによって読出ゲートが即座に
ローにされるか、２）もしデコーダ３０が即時モードに
あれば、読出ゲートは即座にセットされ、決してローに
されないことを示す。第３のビット位置は、１）バイト
カウントがタイムアウトとして使用されるか、２）バイ
トカウントが無視されることを示し、唯一のタイムアウ
トが１−１６インデックスのようなプログラマブルな範
囲内の予め定められた数のインデックスに基づく（「イ
ンデックス」はデータトラックの開始を名目的に示す１
回転毎に一度の制御信号として規定される）。
【００７１】通常、デコーダ３０によって最も頻繁に実
行される２つのオペレーションコードは、アドレスマー
クＩＤモード、サーチモードおよびタイムアウトなしを
意味する「ＡＭＩＳ」と、アドレスマークデータモー
ド、即時、タイムアウト能動化を意味する「ＡＭＤＩ
Ｔ」とである。これらの２つの作動条件はデコーダ３０
によって直面される最も頻繁に発生する状況を特徴づけ
る。第１のオペレーションコードＡＭＩＳは、たとえば
ヘッド位置サーボがヘッド１６６が所望のトラック１０
上に定まったことを示すときシーク動作の直後に呼び出
される。この点で、ＡＭデコーダ３０はアドレスマーク
がディスクから読出されているデータ内のどこにあるで
あろうかがわかっていない。したがって、ＡＭＩＳコマ
ンドが実行され、開始信号によってデコーダ３０はプリ
アンブルサーチ状態３４に進み、そこでプリアンブルフ
ィールドからの２バイトの高周波数パターンを探し、上
に略述されたようにアドレスマークについてのサーチを
完了する。
行される２つのオペレーションコードは、アドレスマー
クＩＤモード、サーチモードおよびタイムアウトなしを
意味する「ＡＭＩＳ」と、アドレスマークデータモー
ド、即時、タイムアウト能動化を意味する「ＡＭＤＩ
Ｔ」とである。これらの２つの作動条件はデコーダ３０
によって直面される最も頻繁に発生する状況を特徴づけ
る。第１のオペレーションコードＡＭＩＳは、たとえば
ヘッド位置サーボがヘッド１６６が所望のトラック１０
上に定まったことを示すときシーク動作の直後に呼び出
される。この点で、ＡＭデコーダ３０はアドレスマーク
がディスクから読出されているデータ内のどこにあるで
あろうかがわかっていない。したがって、ＡＭＩＳコマ
ンドが実行され、開始信号によってデコーダ３０はプリ
アンブルサーチ状態３４に進み、そこでプリアンブルフ
ィールドからの２バイトの高周波数パターンを探し、上
に略述されたようにアドレスマークについてのサーチを
完了する。
【００７２】データヘッダ２４がＩＤヘッダ２２の直後
に続くことが期待されるとき、無効のアドレスマークが
期待されないので、読出ゲートを不能化する理由がな
い。したがって、ＡＭＤＩＴコマンドによってデコーダ
３０は高周波数サーチ状態３４で停止せずに、かつ読出
ゲートをローにせずにアイドル状態３２から同期フィー
ルド状態３６へ進む。この即時状態によってＰＬＬはデ
ータへロックされたままであることが許容される。
に続くことが期待されるとき、無効のアドレスマークが
期待されないので、読出ゲートを不能化する理由がな
い。したがって、ＡＭＤＩＴコマンドによってデコーダ
３０は高周波数サーチ状態３４で停止せずに、かつ読出
ゲートをローにせずにアイドル状態３２から同期フィー
ルド状態３６へ進む。この即時状態によってＰＬＬはデ
ータへロックされたままであることが許容される。
【００７３】データフィールドアドレスマークのディス
クへの書込は２つの状態を必要とする。第１の状態は書
込データオペレーションコード（ＷＤ）を有し、１バイ
ト時間の間続き、７１Ｈｅｘのデータ値を有する。この
パターンは２バイトアドレスマークの前半を与える。第
２の状態は、アドレスマークＡＭオペレーションコード
でなければならず、いかなるカウントも１へ強制され、
データがＩＤ、（８ＥＨｅｘ）か、データ（Ａ３Ｈｅ
ｘ）か他のもの（ＡＡＨｅｘ）であるようなアドレスマ
ークの型に依存する。ＡＭオペレーションコードは１遷
移を不能化し、違法なデータコードパターンを所望のア
ドレスマークパターンとして書込まれるように強制す
る。書込ゲートがセットされるデータ書込において、バ
イトカウントが無視され、常にカウント１であることが
注目されるべきである。
クへの書込は２つの状態を必要とする。第１の状態は書
込データオペレーションコード（ＷＤ）を有し、１バイ
ト時間の間続き、７１Ｈｅｘのデータ値を有する。この
パターンは２バイトアドレスマークの前半を与える。第
２の状態は、アドレスマークＡＭオペレーションコード
でなければならず、いかなるカウントも１へ強制され、
データがＩＤ、（８ＥＨｅｘ）か、データ（Ａ３Ｈｅ
ｘ）か他のもの（ＡＡＨｅｘ）であるようなアドレスマ
ークの型に依存する。ＡＭオペレーションコードは１遷
移を不能化し、違法なデータコードパターンを所望のア
ドレスマークパターンとして書込まれるように強制す
る。書込ゲートがセットされるデータ書込において、バ
イトカウントが無視され、常にカウント１であることが
注目されるべきである。
【００７４】ＡＭデコーダ３０は周波数シンセサイザ１
８０が、直接ＰＬＬ１７８によって与えられるデータク
ロック速度に従ってその状態の間ずっと内部でクロック
する。シンセサイザ１８０によって出力されるデータ速
度は予め定められたゾーンデータ記録技法に従ってマイ
クロコントローラ２０２によって指令され、そこでデー
タトラック１０は放射状ゾーンとして配列され、異なる
データ速度が記憶ディスク１６２の半径の関数で直接変
化する磁気記憶領域へデータ記憶を最適化するために各
ゾーンに割り当てられてる。
８０が、直接ＰＬＬ１７８によって与えられるデータク
ロック速度に従ってその状態の間ずっと内部でクロック
する。シンセサイザ１８０によって出力されるデータ速
度は予め定められたゾーンデータ記録技法に従ってマイ
クロコントローラ２０２によって指令され、そこでデー
タトラック１０は放射状ゾーンとして配列され、異なる
データ速度が記憶ディスク１６２の半径の関数で直接変
化する磁気記憶領域へデータ記憶を最適化するために各
ゾーンに割り当てられてる。
【００７５】前述の議論から、極めて信頼性が高く、堅
固なアドレスマークデコーダ３０が実現され、それがデ
ータコーディングパターン内の１ビットシフトを明示す
るアドレスマークをデコードするためにうまく作動し、
同時にデータシーケンサ１００のバイトクロックを適切
な時間に再開するであろうことが明らかである。デコー
ダ３０のさらなる理解はデータシーケンサ１００の以下
の議論を検討することによって得られるであろう。
固なアドレスマークデコーダ３０が実現され、それがデ
ータコーディングパターン内の１ビットシフトを明示す
るアドレスマークをデコードするためにうまく作動し、
同時にデータシーケンサ１００のバイトクロックを適切
な時間に再開するであろうことが明らかである。デコー
ダ３０のさらなる理解はデータシーケンサ１００の以下
の議論を検討することによって得られるであろう。
【００７６】これより図４に戻ると、アドレスマークデ
コーダ３０は、たとえば以下に議論される図５に関連し
て説明されるドライブのようなバスレベルインターフェ
イスを有するディスクドライブ５のデータシーケンサ１
００内の、１つの機能エレメントである。ＳＣＳＩバス
レベルインターフェイスおよび埋込みデータ制御装置を
有するディスクドライブはたとえば引用される米国特許
第4,669,004 号に開示される。アドレスマークデコーダ
３０はディスクドライブ５の読出チャネル回路１７４内
のパルス検出器１７６から入ってくる生データを受け
る。
コーダ３０は、たとえば以下に議論される図５に関連し
て説明されるドライブのようなバスレベルインターフェ
イスを有するディスクドライブ５のデータシーケンサ１
００内の、１つの機能エレメントである。ＳＣＳＩバス
レベルインターフェイスおよび埋込みデータ制御装置を
有するディスクドライブはたとえば引用される米国特許
第4,669,004 号に開示される。アドレスマークデコーダ
３０はディスクドライブ５の読出チャネル回路１７４内
のパルス検出器１７６から入ってくる生データを受け
る。
【００７７】デコーダ３０は高周波数フラックス遷移の
シーケンスを探し、それが検出されるとき、読出ゲート
が能動化され、そこで読出チャネル回路１７４内のＰＬ
Ｌ１７８が入ってくるデータシーケンスへロックされ、
回復されたディジタルのラン長がエンコードされたデー
タがアドレスマークシーケンスの存在を検査される。図
３のアドレスマークデコーダ３０は、各アドレスマーク
が置かれているとき、データの流れおよび信号ＡＭＦＯ
ＵＮＤを監視する。アドレスマークデコーダステートマ
シン３０はアドレスマークパターンの第２の７個の０シ
ーケンスを終了させるフラックス遷移に関するバイトク
ロック信号ＢＹＴＣＬＫＡも開始する。ＢＹＴＣＬＫＡ
は、１２で分割され、アドレスマークの検出と同期され
るデータインクロックＤＩＮとして規定される。
シーケンスを探し、それが検出されるとき、読出ゲート
が能動化され、そこで読出チャネル回路１７４内のＰＬ
Ｌ１７８が入ってくるデータシーケンスへロックされ、
回復されたディジタルのラン長がエンコードされたデー
タがアドレスマークシーケンスの存在を検査される。図
３のアドレスマークデコーダ３０は、各アドレスマーク
が置かれているとき、データの流れおよび信号ＡＭＦＯ
ＵＮＤを監視する。アドレスマークデコーダステートマ
シン３０はアドレスマークパターンの第２の７個の０シ
ーケンスを終了させるフラックス遷移に関するバイトク
ロック信号ＢＹＴＣＬＫＡも開始する。ＢＹＴＣＬＫＡ
は、１２で分割され、アドレスマークの検出と同期され
るデータインクロックＤＩＮとして規定される。
【００７８】１，７ラン長制限エンコーダ／デコーダ１
０４は直列データを、１，７ＲＬＬコードへエンコード
し、そのコードからデコードし、並直列変換器／直並列
変換器（ＳＥＲＤＥＳ）１０６はデータバイトを、直列
の２ビット毎のフォーマットに束ね、そのようなフォー
マットからばらばらにする。エンコーダ／デコーダ１０
４およびＳＥＲＤＥＳ１０６は実質的に、その開示が引
用によってここに援用されるマカード（Machado)への同
一譲受人に譲渡された米国特許第4,675,652 号に説明さ
れるものである。ＦＩＦＯバイトレジスタ１０８はデー
タバイトがシーケンサ１００とディスクドライブ５の外
部キャッシュバッファメモリアレイ２２０との間を非同
期的に転送されることを許容する。バッファアレイ２２
０に流れ込み、そこから流れ出すデータは外部水晶クロ
ック基準によってクロックされる（ディスクから読戻さ
れる生データの流れと同期するＢＹＴＣＬＫＡに相対し
て）。
０４は直列データを、１，７ＲＬＬコードへエンコード
し、そのコードからデコードし、並直列変換器／直並列
変換器（ＳＥＲＤＥＳ）１０６はデータバイトを、直列
の２ビット毎のフォーマットに束ね、そのようなフォー
マットからばらばらにする。エンコーダ／デコーダ１０
４およびＳＥＲＤＥＳ１０６は実質的に、その開示が引
用によってここに援用されるマカード（Machado)への同
一譲受人に譲渡された米国特許第4,675,652 号に説明さ
れるものである。ＦＩＦＯバイトレジスタ１０８はデー
タバイトがシーケンサ１００とディスクドライブ５の外
部キャッシュバッファメモリアレイ２２０との間を非同
期的に転送されることを許容する。バッファアレイ２２
０に流れ込み、そこから流れ出すデータは外部水晶クロ
ック基準によってクロックされる（ディスクから読戻さ
れる生データの流れと同期するＢＹＴＣＬＫＡに相対し
て）。
【００７９】マルチプレクサ１１０は並直列変換器／直
並列変換器１０６およびエンコーダ／デコーダ１０４を
通る双方向のデータの流れを調整し、それによってＥＣ
Ｃジェネレータ１０１によって発生されるＥＣＣシンド
ロームバイトは記憶面へ流れるデータブロックに付加さ
れてもよく、かつそれによって書込可能な制御記憶（Ｗ
ＣＳ）バス１３４上に存在するデータ値も記憶のために
ディスクへ送られてもよい。ＥＣＣジェネレータ１０１
は好ましくは１９９１年２月１日に出願された引用さ
れ、かつ援用される同時係属中の米国特許出願連続番号
第07/650,791号に説明されるものである。
並列変換器１０６およびエンコーダ／デコーダ１０４を
通る双方向のデータの流れを調整し、それによってＥＣ
Ｃジェネレータ１０１によって発生されるＥＣＣシンド
ロームバイトは記憶面へ流れるデータブロックに付加さ
れてもよく、かつそれによって書込可能な制御記憶（Ｗ
ＣＳ）バス１３４上に存在するデータ値も記憶のために
ディスクへ送られてもよい。ＥＣＣジェネレータ１０１
は好ましくは１９９１年２月１日に出願された引用さ
れ、かつ援用される同時係属中の米国特許出願連続番号
第07/650,791号に説明されるものである。
【００８０】データＩＤフィールドから読出された基準
データセクタ（すなわち物理的セクタおよびトランスデ
ューサヘッド）識別バイトは比較マルチプレクサ１１２
を通って比較回路１１４へ送られる。比較回路１１４は
ＳＥＲＤＥＳ１０６から受けられた実際のデータセクタ
識別バイトをセクタカウンタ１１６に保持される基準識
別バイトと比較する。もし対応するものがあれば、所望
のセクタ位置が到達されており、Ｃｏｍｐａｒｅ＝０制
御信号が比較回路１１４によってジャンプ制御マルチプ
レクサ回路１３２へ出力される。
データセクタ（すなわち物理的セクタおよびトランスデ
ューサヘッド）識別バイトは比較マルチプレクサ１１２
を通って比較回路１１４へ送られる。比較回路１１４は
ＳＥＲＤＥＳ１０６から受けられた実際のデータセクタ
識別バイトをセクタカウンタ１１６に保持される基準識
別バイトと比較する。もし対応するものがあれば、所望
のセクタ位置が到達されており、Ｃｏｍｐａｒｅ＝０制
御信号が比較回路１１４によってジャンプ制御マルチプ
レクサ回路１３２へ出力される。
【００８１】書込可能な制御記憶装置ＷＣＳ１１６はシ
ーケンサ１００のすべての作動状態を制御する制御ワー
ドを記憶し、かつシーケンサ１００中にシーケンサ制御
を送り出すという二重機能を設ける。ＷＣＳ１１６に
は、マイクロコントローラアドレスデコーダ１１８によ
ってデコードされるＷＣＳの内部アドレスで書込可能な
制御記憶ウィンドレジスタ１１７を介してディスクドラ
イブマイクロコントローラによって直接読出され、書込
まれる情報がロードされる。ＢＹＴＣＬＫＡクロック周
期の一方の半分の間、マルチプレクサ１２０はウィンド
レジスタ１１７を介する書込可能な制御記憶装置１１６
への駆動マイクロコントローラ２０２による直接のアク
セスを許容する。
ーケンサ１００のすべての作動状態を制御する制御ワー
ドを記憶し、かつシーケンサ１００中にシーケンサ制御
を送り出すという二重機能を設ける。ＷＣＳ１１６に
は、マイクロコントローラアドレスデコーダ１１８によ
ってデコードされるＷＣＳの内部アドレスで書込可能な
制御記憶ウィンドレジスタ１１７を介してディスクドラ
イブマイクロコントローラによって直接読出され、書込
まれる情報がロードされる。ＢＹＴＣＬＫＡクロック周
期の一方の半分の間、マルチプレクサ１２０はウィンド
レジスタ１１７を介する書込可能な制御記憶装置１１６
への駆動マイクロコントローラ２０２による直接のアク
セスを許容する。
【００８２】ＢＹＴＣＬＫＡ周期の他方の半分の間、シ
ーケンサ制御装置１２２からのアドレスはＷＣＳ１１６
をアドレス指定するために使用される。ＷＣＳ１１６の
メモリ領域は連続して実行される一連の２８ビットのコ
マンドラインを含む。各コマンドラインはオペレーショ
ンコードフィールド、カウント選択フィールド、一次制
御フィールド、２つの二重目的フィールドおよびデータ
フィールドを含む。第１の二重目的フィールドは二次制
御値かジャンプ制御値のいずれかを含み、第２の二重目
的フィールドはカウントフィールドか、（もし第１の二
重目的フィールドがジャンプ制御フィールドであれば）
ジャンプアドレスフィールドを含む。
ーケンサ制御装置１２２からのアドレスはＷＣＳ１１６
をアドレス指定するために使用される。ＷＣＳ１１６の
メモリ領域は連続して実行される一連の２８ビットのコ
マンドラインを含む。各コマンドラインはオペレーショ
ンコードフィールド、カウント選択フィールド、一次制
御フィールド、２つの二重目的フィールドおよびデータ
フィールドを含む。第１の二重目的フィールドは二次制
御値かジャンプ制御値のいずれかを含み、第２の二重目
的フィールドはカウントフィールドか、（もし第１の二
重目的フィールドがジャンプ制御フィールドであれば）
ジャンプアドレスフィールドを含む。
【００８３】シーケンサ制御装置１２２は、コントロー
ラ１２２が複数の予め定められた状態へジャンプするこ
とを許容するシーケンス制御デコーダブロック１２４
と、様々なアドレス間を選択するシーケンスアドレスマ
ルチプレクサ１２６と、マルチプレクサ１２０を介して
制御記憶装置１１６へ与えるための最終シーケンスアド
レスを保持するための最終アドレスレジスタ１２８と、
次のアドレスをレジスタ１２８内に保持されるものから
シーケンスアドレスマルチプレクサ１２６へフィードバ
ックする書込可能な制御記憶アドレス増分器とを含む。
ラ１２２が複数の予め定められた状態へジャンプするこ
とを許容するシーケンス制御デコーダブロック１２４
と、様々なアドレス間を選択するシーケンスアドレスマ
ルチプレクサ１２６と、マルチプレクサ１２０を介して
制御記憶装置１１６へ与えるための最終シーケンスアド
レスを保持するための最終アドレスレジスタ１２８と、
次のアドレスをレジスタ１２８内に保持されるものから
シーケンスアドレスマルチプレクサ１２６へフィードバ
ックする書込可能な制御記憶アドレス増分器とを含む。
【００８４】シーケンス制御デコーダ１２４はジャンプ
制御マルチプレクサ１３２によって直接制御され、この
マルチプレクサは図４に示される複数の論理入力から、
かつ現在シーケンサ１００によって実行されているジャ
ンプフィールドから読出されたジャンプ制御コードおよ
びＷＣＳ ＲＡＭ領域に記憶される特定のコマンドライ
ンのカウント選択フィールドから読出されるカウント選
択値からジャンプ制御信号を発生する。
制御マルチプレクサ１３２によって直接制御され、この
マルチプレクサは図４に示される複数の論理入力から、
かつ現在シーケンサ１００によって実行されているジャ
ンプフィールドから読出されたジャンプ制御コードおよ
びＷＣＳ ＲＡＭ領域に記憶される特定のコマンドライ
ンのカウント選択フィールドから読出されるカウント選
択値からジャンプ制御信号を発生する。
【００８５】２８ビット幅の書込可能な制御記憶（ＷＣ
Ｓ）データバス１３４は書込可能な制御記憶メモリ１１
６と直接通信し、その中に保持される値が図４に示され
る経路に沿ってシーケンサ１００中を循環することを許
容する。オペレーションコードバス１３６はオペレーシ
ョンコードデコーダ１３８に通じ、これはオペレーショ
ンデコーダ１３８から出てくる図示される制御ライン上
で複数の論理条件に各５ビットのオペレーションコード
をデコードする。ＥＣＣ／ＣＲＣ ＳＥＬライン、ＥＣ
ＣＯＰライン、およびＣＲＣＯＰラインはＥＣＣシンド
ロームジェネレータ１０１へ直接接続する。
Ｓ）データバス１３４は書込可能な制御記憶メモリ１１
６と直接通信し、その中に保持される値が図４に示され
る経路に沿ってシーケンサ１００中を循環することを許
容する。オペレーションコードバス１３６はオペレーシ
ョンコードデコーダ１３８に通じ、これはオペレーショ
ンデコーダ１３８から出てくる図示される制御ライン上
で複数の論理条件に各５ビットのオペレーションコード
をデコードする。ＥＣＣ／ＣＲＣ ＳＥＬライン、ＥＣ
ＣＯＰライン、およびＣＲＣＯＰラインはＥＣＣシンド
ロームジェネレータ１０１へ直接接続する。
【００８６】ＰＵＳＨ ＳＥＬラインはプッシュマルチ
プレクサ１４０の方に延び、これはたとえばデータフィ
ールドカウントバイトＣ３、Ｃ２およびＣ１が４バイト
のレジスタスタック１４２の先頭に直接プッシュされる
ことを許容する。先頭のスタック（ＴＯＳ）バスおよび
次のスタック（ＮＯＳ）バスは、シーケンサカウンタ１
４６に「１」値をロードする能力を同じく有するマルチ
プレクサ１４４を介してバイトシーケンスカウンタ１４
６へスタック１４２を接続する。バイトシーケンスカウ
ンタ１４６はシーケンサ１００内の現在の状態について
の現在のバイトカウントを維持する。現在ロードされて
いるバイトカウントが０へ減分するとき、特定のシーケ
ンサ状態の終了が到達され、シーケンスカウンタ１４６
はＳＣＮＴ＝０値をジャンプ制御マルチプレクサ１３２
へ出力し、それによって次の状態が呼び出されてもよ
い。
プレクサ１４０の方に延び、これはたとえばデータフィ
ールドカウントバイトＣ３、Ｃ２およびＣ１が４バイト
のレジスタスタック１４２の先頭に直接プッシュされる
ことを許容する。先頭のスタック（ＴＯＳ）バスおよび
次のスタック（ＮＯＳ）バスは、シーケンサカウンタ１
４６に「１」値をロードする能力を同じく有するマルチ
プレクサ１４４を介してバイトシーケンスカウンタ１４
６へスタック１４２を接続する。バイトシーケンスカウ
ンタ１４６はシーケンサ１００内の現在の状態について
の現在のバイトカウントを維持する。現在ロードされて
いるバイトカウントが０へ減分するとき、特定のシーケ
ンサ状態の終了が到達され、シーケンスカウンタ１４６
はＳＣＮＴ＝０値をジャンプ制御マルチプレクサ１３２
へ出力し、それによって次の状態が呼び出されてもよ
い。
【００８７】制御デコーダ１４８は一次制御バイト、二
次制御バイト、およびカウント選択バイトを書込可能な
制御記憶装置１１６から受け、これらの値を特定の論理
制御値にデコードし、これらは図４のデコーダ１４８か
ら出てくる図示される制御ライン上に出力され、その中
にはＥＣＣシンドロームジェネレータ１０１を直接制御
する初期設定ＥＣＣ信号ＩＥＣＣと書込ゲート信号ＷＲ
ＧＡＴＥとが含まれる。
次制御バイト、およびカウント選択バイトを書込可能な
制御記憶装置１１６から受け、これらの値を特定の論理
制御値にデコードし、これらは図４のデコーダ１４８か
ら出てくる図示される制御ライン上に出力され、その中
にはＥＣＣシンドロームジェネレータ１０１を直接制御
する初期設定ＥＣＣ信号ＩＥＣＣと書込ゲート信号ＷＲ
ＧＡＴＥとが含まれる。
【００８８】ループカウンタ１５０は特定のデータブロ
ック転送トランザクションの間行なわれるべき多数のル
ープでプリセットされ（各ループは名目的にデータブロ
ックの転送に必要とされる状態を表わす）、カウントが
０に達するときＬＯＯＰＣＮＴ＝０制御値を発生する。
必要な数のデータブロックが転送されていることを示す
この制御値はジャンプ制御マルチプレクサ１３２にも与
えられる。インデックスタイムアウトカウンタ１５２は
シーケンサコマンドが占めるディスク１６２の回転数の
トラックを維持し、シーケンス制御装置１２４を打ち切
るために使用されるタイムアウト値ＩＮＸＣＮＴ＝０を
発生する。サーボセクタ２８の第１のものに記憶される
１回転に一度のインデックス信号はサーボ制御回路１８
０によって検出され、インデックスカウンタ１５２をク
ロックするために使用される。シーケンス制御装置への
他の入力はジャンプ制御マルチプレクサ１３２からのジ
ャンプ値と、アドレスマーク検出器２０からのアドレス
マーク発見値ＡＭＦＯＵＮＤと、シーケンスカウンタ１
４６からのバイトシーケンスカウンタＳＣＮＴ＝０値と
である。
ック転送トランザクションの間行なわれるべき多数のル
ープでプリセットされ（各ループは名目的にデータブロ
ックの転送に必要とされる状態を表わす）、カウントが
０に達するときＬＯＯＰＣＮＴ＝０制御値を発生する。
必要な数のデータブロックが転送されていることを示す
この制御値はジャンプ制御マルチプレクサ１３２にも与
えられる。インデックスタイムアウトカウンタ１５２は
シーケンサコマンドが占めるディスク１６２の回転数の
トラックを維持し、シーケンス制御装置１２４を打ち切
るために使用されるタイムアウト値ＩＮＸＣＮＴ＝０を
発生する。サーボセクタ２８の第１のものに記憶される
１回転に一度のインデックス信号はサーボ制御回路１８
０によって検出され、インデックスカウンタ１５２をク
ロックするために使用される。シーケンス制御装置への
他の入力はジャンプ制御マルチプレクサ１３２からのジ
ャンプ値と、アドレスマーク検出器２０からのアドレス
マーク発見値ＡＭＦＯＵＮＤと、シーケンスカウンタ１
４６からのバイトシーケンスカウンタＳＣＮＴ＝０値と
である。
【００８９】好ましいデータシーケンサ１００のさらな
る詳細は、この出願と同日に出願され（代理人ドケット
番号第Q-2204-US1号）、「分割データフィールドを含む
埋込みセクタサーボを有する小型ディスクドライブと自
動オンザフライデータブロックの順序付け（Miniature
Disk Drive Having Embedded Sector Servo with Split
Date Fields and Automatic On-The-Fly Date Block S
equencing)」と表題された、その開示が引用によってこ
こに援用される同一譲受人に譲渡された同時係属中の米
国特許出願連続番号第 号においてみとめられる
べきである。
る詳細は、この出願と同日に出願され（代理人ドケット
番号第Q-2204-US1号）、「分割データフィールドを含む
埋込みセクタサーボを有する小型ディスクドライブと自
動オンザフライデータブロックの順序付け（Miniature
Disk Drive Having Embedded Sector Servo with Split
Date Fields and Automatic On-The-Fly Date Block S
equencing)」と表題された、その開示が引用によってこ
こに援用される同一譲受人に譲渡された同時係属中の米
国特許出願連続番号第 号においてみとめられる
べきである。
【００９０】これより図５に戻ると、ディスクドライブ
５はヘッドおよびディスクアセンブリ６とプリント回路
板上に含まれるエレクトロニクスアセンブリ７とを含
む。データ記憶ディスク１６２はいかなる適当な直径で
あってもよい。２．５インチが現在好ましいが、３．５
インチ、５．２５インチ、８インチまたはそれより大き
いようなより大きいディスク直径か、１．８インチ、ま
たはそれより小さいようなより小さいディスク直径も明
らかにこの発明の企図する範囲内である。データ記憶デ
ィスク１６２は回転スピンドルアセンブリ上に取付けら
れ、これはフレーム、またはベースに関してインスピン
ドルブラシレスＤＣスピンドルモータ１６４によって回
転される。
５はヘッドおよびディスクアセンブリ６とプリント回路
板上に含まれるエレクトロニクスアセンブリ７とを含
む。データ記憶ディスク１６２はいかなる適当な直径で
あってもよい。２．５インチが現在好ましいが、３．５
インチ、５．２５インチ、８インチまたはそれより大き
いようなより大きいディスク直径か、１．８インチ、ま
たはそれより小さいようなより小さいディスク直径も明
らかにこの発明の企図する範囲内である。データ記憶デ
ィスク１６２は回転スピンドルアセンブリ上に取付けら
れ、これはフレーム、またはベースに関してインスピン
ドルブラシレスＤＣスピンドルモータ１６４によって回
転される。
【００９１】複数のたとえば薄膜、またはＭＩＧデータ
トランスデューサヘッド１６６ａおよび１６６ｂは少な
くとも１つのデータ記憶ディスク１６２のそれぞれ反対
の主データ記憶面に関連する。データトランスデューサ
ヘッド１６６は必ずではないが好ましくは質量均衡回転
音声コイルアクチュエータ１７０のアームアセンブリ１
６８の垂直方向に整列されたアームに順に装着されるイ
ンライン整列されたロードビームに載置される。ヘッド
１６６ａおよび１６６ｂは従来どおりデータ表面に関し
て接触式スタート−ストップ関係に作動し、従来の、た
とえばウィンチェスタ固定ディスク技術のようにエアベ
アリング上での動作中その面上に「浮上」する。ヘッド
１６６は、１９９０年１１月６日に出願された同一譲受
人に譲渡された米国特許出願連続番号第07/610,306号、
その開示が引用によってここに援用される現在米国特許
第 号の教示に従ってデータ記憶ディスクにまず
ロードされてもよい。
トランスデューサヘッド１６６ａおよび１６６ｂは少な
くとも１つのデータ記憶ディスク１６２のそれぞれ反対
の主データ記憶面に関連する。データトランスデューサ
ヘッド１６６は必ずではないが好ましくは質量均衡回転
音声コイルアクチュエータ１７０のアームアセンブリ１
６８の垂直方向に整列されたアームに順に装着されるイ
ンライン整列されたロードビームに載置される。ヘッド
１６６ａおよび１６６ｂは従来どおりデータ表面に関し
て接触式スタート−ストップ関係に作動し、従来の、た
とえばウィンチェスタ固定ディスク技術のようにエアベ
アリング上での動作中その面上に「浮上」する。ヘッド
１６６は、１９９０年１１月６日に出願された同一譲受
人に譲渡された米国特許出願連続番号第07/610,306号、
その開示が引用によってここに援用される現在米国特許
第 号の教示に従ってデータ記憶ディスクにまず
ロードされてもよい。
【００９２】ユーザデータおよびサーボセクタデータ２
８の両方を含む磁気フラックス遷移は、データの書込、
データの読出、またはフォーマッティングおよびサーボ
書込動作中、ヘッド１６６によって書込まれるか、また
は読出される。ヘッド１６６によって読出されたデータ
はデータ書込動作中書込駆動機能を通される。カリフォ
ルニア州、タスティン（Tustin, California) のシリコ
ンシステム株式会社（Silicon Systems, Inc.)によって
製造されたＳＳＩ ３２Ｒ４６１０ ４チャネル薄膜ヘ
ッド読出／書込装置か、同等物のような従来より入手可
能な集積回路か、その同等物が回路１７２の実現のため
に現在好ましい。回路１７２は４つの分離ヘッド１６６
が個別に選択されることを許容し、回路１７２は好まし
くはマイラ回路基板上のヘッドおよびディスクアセンブ
リ６内に規定される空間内に載置され、この回路基板は
ディスクドライブ５の他の回路エレメントを支える外部
プリント回路基板７で接続に通じる伝導トレースを支え
る。回路１７２は接続導線の長さを短縮し、ヘッド１６
６の各々についての信号対ノイズ比を改良するために、
できるだけヘッド１６６の近くに位置決めされる。
８の両方を含む磁気フラックス遷移は、データの書込、
データの読出、またはフォーマッティングおよびサーボ
書込動作中、ヘッド１６６によって書込まれるか、また
は読出される。ヘッド１６６によって読出されたデータ
はデータ書込動作中書込駆動機能を通される。カリフォ
ルニア州、タスティン（Tustin, California) のシリコ
ンシステム株式会社（Silicon Systems, Inc.)によって
製造されたＳＳＩ ３２Ｒ４６１０ ４チャネル薄膜ヘ
ッド読出／書込装置か、同等物のような従来より入手可
能な集積回路か、その同等物が回路１７２の実現のため
に現在好ましい。回路１７２は４つの分離ヘッド１６６
が個別に選択されることを許容し、回路１７２は好まし
くはマイラ回路基板上のヘッドおよびディスクアセンブ
リ６内に規定される空間内に載置され、この回路基板は
ディスクドライブ５の他の回路エレメントを支える外部
プリント回路基板７で接続に通じる伝導トレースを支え
る。回路１７２は接続導線の長さを短縮し、ヘッド１６
６の各々についての信号対ノイズ比を改良するために、
できるだけヘッド１６６の近くに位置決めされる。
【００９３】図５において、一般に垂直の点線はプリア
ンプ１７２以外の図５に示されるすべてのエレクトロニ
ック回路エレメントを支える印刷回路板７を表わし、ヘ
ッドおよびディスクアセンブリ６と回路板７との間の区
分を示す。図５に示されるように、選択されたヘッド１
６６からのアナログフラックス遷移は回路１７２内のプ
リアンプによって増幅され、そこからパルス検出器１７
６を含む読出チャネル回路１７４へ送られる。パルス検
出回路１７６の利得は回路１７４内に同じく含まれるＡ
ＧＣ制御回路１８４によって制御される。
ンプ１７２以外の図５に示されるすべてのエレクトロニ
ック回路エレメントを支える印刷回路板７を表わし、ヘ
ッドおよびディスクアセンブリ６と回路板７との間の区
分を示す。図５に示されるように、選択されたヘッド１
６６からのアナログフラックス遷移は回路１７２内のプ
リアンプによって増幅され、そこからパルス検出器１７
６を含む読出チャネル回路１７４へ送られる。パルス検
出回路１７６の利得は回路１７４内に同じく含まれるＡ
ＧＣ制御回路１８４によって制御される。
【００９４】パルス検出回路１７６はアナログフラック
ス遷移を生のエンコードされたデータを表わす整形され
たディジタルエッジか、パルスにデコードする。回路１
７４はデータ書込動作中ディスク１０へ書込まれるべき
データを予め補償するための予備補償回路１８２および
トラックセトル動作、トラックシーク動作、およびトラ
ック追従動作中サーボセクタ２８内に含まれるサーボバ
ーストのピーク振幅を検出するためのピーク検出器１８
４も含む。回路１７４は前に説明されたように特定のデ
ータゾーンについて予め定められたデータ速度で入って
くるデータにロックするための，ＰＬＬ１７８も含む。
データ周波数シンセサイザ１８０は複数のトラックゾー
ンの各々１つ内に適用可能な特定のデータ転送速度を選
択的に発生するために設けられ、ＰＬＬ１７８へ合成さ
れた周波数を与える。回路１７４はナショナル・セミコ
ンダクタ・コーポレーション（National Semiconductor
Corporation) によって製造されるＤＰ８４９１型か、
その同等物のような単一の低出力ＶＬＳＩパッケージ内
に好ましくは含まれる。回路１７４はディスクドライブ
システム５全体で真であるように、単一の＋５Ｖ電源で
作動する。
ス遷移を生のエンコードされたデータを表わす整形され
たディジタルエッジか、パルスにデコードする。回路１
７４はデータ書込動作中ディスク１０へ書込まれるべき
データを予め補償するための予備補償回路１８２および
トラックセトル動作、トラックシーク動作、およびトラ
ック追従動作中サーボセクタ２８内に含まれるサーボバ
ーストのピーク振幅を検出するためのピーク検出器１８
４も含む。回路１７４は前に説明されたように特定のデ
ータゾーンについて予め定められたデータ速度で入って
くるデータにロックするための，ＰＬＬ１７８も含む。
データ周波数シンセサイザ１８０は複数のトラックゾー
ンの各々１つ内に適用可能な特定のデータ転送速度を選
択的に発生するために設けられ、ＰＬＬ１７８へ合成さ
れた周波数を与える。回路１７４はナショナル・セミコ
ンダクタ・コーポレーション（National Semiconductor
Corporation) によって製造されるＤＰ８４９１型か、
その同等物のような単一の低出力ＶＬＳＩパッケージ内
に好ましくは含まれる。回路１７４はディスクドライブ
システム５全体で真であるように、単一の＋５Ｖ電源で
作動する。
【００９５】回路１７４を離れるデータの流れは別の回
路１８６に入る。回路１８６も＋５Ｖ電源で作動する単
一の低出力ＶＬＳＩパッケージであり、サーボデータデ
コーダ回路１８８を含む。回路１８６はローパスフィル
タ１９２を介してマイクロコントローラ２０２から与え
られた値から発生される制御されたデューティサイクル
パルスのストリングを送り、サーボ駆動回路１９４を制
御するためのパルス幅変調器１９０も含む。サーボ駆動
回路１９４は駆動電流を発生し、これを回転アクチュエ
ータ１７０のコイルへ与える。本質的に、ディジタルサ
ーボは引用される同一譲受人に譲渡された米国特許第4,
669,004 号に説明されるように実現される。しかし、そ
れぞれの開示が引用によってここに援用される、１９９
０年８月１７日に出願され、「ディスクドライブヘッド
位置決め装置のためのエッジサーボ（Edge Servo For D
isk Drive Head Positioner)」と表題された同時係属中
の米国特許出願連続番号第07/569,065号およびこの特許
の出願と同日に出願され、「ディジタル埋込みセクタサ
ーボを有するディスクドライブのためのサーボデータ回
復回路（Servo Date Recovery Circuit for Disk Drive
Having Digital Embedded Sector Servo)」と表題され
た第 号（代理人ドケット番号第Q-2206-US1号)
において説明される開示の上に改良が加えられる。
路１８６に入る。回路１８６も＋５Ｖ電源で作動する単
一の低出力ＶＬＳＩパッケージであり、サーボデータデ
コーダ回路１８８を含む。回路１８６はローパスフィル
タ１９２を介してマイクロコントローラ２０２から与え
られた値から発生される制御されたデューティサイクル
パルスのストリングを送り、サーボ駆動回路１９４を制
御するためのパルス幅変調器１９０も含む。サーボ駆動
回路１９４は駆動電流を発生し、これを回転アクチュエ
ータ１７０のコイルへ与える。本質的に、ディジタルサ
ーボは引用される同一譲受人に譲渡された米国特許第4,
669,004 号に説明されるように実現される。しかし、そ
れぞれの開示が引用によってここに援用される、１９９
０年８月１７日に出願され、「ディスクドライブヘッド
位置決め装置のためのエッジサーボ（Edge Servo For D
isk Drive Head Positioner)」と表題された同時係属中
の米国特許出願連続番号第07/569,065号およびこの特許
の出願と同日に出願され、「ディジタル埋込みセクタサ
ーボを有するディスクドライブのためのサーボデータ回
復回路（Servo Date Recovery Circuit for Disk Drive
Having Digital Embedded Sector Servo)」と表題され
た第 号（代理人ドケット番号第Q-2206-US1号)
において説明される開示の上に改良が加えられる。
【００９６】サーボデータデコーダ回路１８８は入って
くる生データを内部クロックへ同期させるための同期器
と、サーボアドレスマークフィールド内のサーボ同期お
よび独特のパターンを検出するための同期および独特の
パターン検出スレーブステートマシンと、サーボアドレ
スマークフィールド、インデックスビットフィールド、
特定の表面およびトラック番号を示すグレイコード化デ
ータフィールド内に含まれるデータビットをデコードす
るためのデータ読出スレーブステートマシンとを含む。
回路１８８は各サーボアドレスマークの検出に基づいて
回路１８６内で期待されたサーボセクタ時間を発生し、
これを出力するセクタタイマと、各サーボセクタ内に含
まれる中心線バーストフィールドに関する遅延期間をタ
イミングし、遅延ゲートを出力するための遅延タイマと
を含み、これらのゲートはピーク検出器１８４の動作を
制御するために使用される。サーボデコーダ回路１８８
内の機能的動作はスレーブステートマシンを監視し、サ
ーボアドレスマーク、インデックスマークの検出を決定
し、グレイコード化されたトラック識別番号を含むビッ
トを集めるサーボマスタステートマシンによって管理さ
れ、かつ監視される。この番号はマイクロコントローラ
２０２に送られ、このマイクロコントローラはその番号
をデコードし、ドライブのトラックシークおよびセトル
動作中ヘッド位置を決定する。
くる生データを内部クロックへ同期させるための同期器
と、サーボアドレスマークフィールド内のサーボ同期お
よび独特のパターンを検出するための同期および独特の
パターン検出スレーブステートマシンと、サーボアドレ
スマークフィールド、インデックスビットフィールド、
特定の表面およびトラック番号を示すグレイコード化デ
ータフィールド内に含まれるデータビットをデコードす
るためのデータ読出スレーブステートマシンとを含む。
回路１８８は各サーボアドレスマークの検出に基づいて
回路１８６内で期待されたサーボセクタ時間を発生し、
これを出力するセクタタイマと、各サーボセクタ内に含
まれる中心線バーストフィールドに関する遅延期間をタ
イミングし、遅延ゲートを出力するための遅延タイマと
を含み、これらのゲートはピーク検出器１８４の動作を
制御するために使用される。サーボデコーダ回路１８８
内の機能的動作はスレーブステートマシンを監視し、サ
ーボアドレスマーク、インデックスマークの検出を決定
し、グレイコード化されたトラック識別番号を含むビッ
トを集めるサーボマスタステートマシンによって管理さ
れ、かつ監視される。この番号はマイクロコントローラ
２０２に送られ、このマイクロコントローラはその番号
をデコードし、ドライブのトラックシークおよびセトル
動作中ヘッド位置を決定する。
【００９７】回路１８６は好ましくは図４に関連して前
に説明されたエンコーダ／デコーダ１０４およびデータ
シーケンサ１００も含む。
に説明されたエンコーダ／デコーダ１０４およびデータ
シーケンサ１００も含む。
【００９８】バッファ制御装置２１６はバッファメモリ
２２０の動作を制御する。従来バッファ制御装置２１６
は、回路１８６内のマイクロコントローラインターフェ
イス２００に通じるマイクロコントローラアドレス／デ
ータバス２０６を介し、さらにバッファ制御装置２１６
からバッファメモリ２２０および同じくインターフェイ
ス制御回路２２２にも通じるバッファデータバス２１８
を介して与えられる値に従って、マイクロコントローラ
２０２がバッファメモリ２２０の特定のアドレスへバイ
トを書込み、そのアドレスからバイトを読出すことを許
容するマイクロコントローラバッファアクセス回路を含
む。アドレス制御はアドレスを発生して、これをバッフ
ァメモリ２２０へバッファアドレスバス２１９を介して
与える。類似の態様において、シーケンサ２００および
インターフェイス制御回路２２２はバッファメモリ２２
０をアクセスし得る。制御装置２１６内のマスタ制御ス
テートマシンはバッファメモリ２２０へ、かつそこから
データブロックをクロックするために必要なクロックを
発生し、アドレス制御へそれらのクロックを与える。バ
ッファ制御装置２１６内のバスマルチプレクサはシーケ
ンサＦＩＦＯ１０８およびマイクロコントローラバッフ
ァアクセス回路からのデータ間で選択する。
２２０の動作を制御する。従来バッファ制御装置２１６
は、回路１８６内のマイクロコントローラインターフェ
イス２００に通じるマイクロコントローラアドレス／デ
ータバス２０６を介し、さらにバッファ制御装置２１６
からバッファメモリ２２０および同じくインターフェイ
ス制御回路２２２にも通じるバッファデータバス２１８
を介して与えられる値に従って、マイクロコントローラ
２０２がバッファメモリ２２０の特定のアドレスへバイ
トを書込み、そのアドレスからバイトを読出すことを許
容するマイクロコントローラバッファアクセス回路を含
む。アドレス制御はアドレスを発生して、これをバッフ
ァメモリ２２０へバッファアドレスバス２１９を介して
与える。類似の態様において、シーケンサ２００および
インターフェイス制御回路２２２はバッファメモリ２２
０をアクセスし得る。制御装置２１６内のマスタ制御ス
テートマシンはバッファメモリ２２０へ、かつそこから
データブロックをクロックするために必要なクロックを
発生し、アドレス制御へそれらのクロックを与える。バ
ッファ制御装置２１６内のバスマルチプレクサはシーケ
ンサＦＩＦＯ１０８およびマイクロコントローラバッフ
ァアクセス回路からのデータ間で選択する。
【００９９】回路１８６はさらに、たとえばモータ駆動
回路１９８によって、または代替的にサーボ制御回路１
８８によって与えられるインデックスマーク間の時間を
計算することによって与えられる回転信号に従ってディ
スク回転速度を監視するモータ制御回路１９６を含む。
加速、または減速信号はモータ制御回路１９６によって
スピンドルモータドライバ１９８へ送られる。最後に、
回路１８６はマイクロプロセッサインターフェイス２０
０を含み、これは制御データおよび制御アドレス値がそ
こを介してプログラムされたディジタルマイクロコント
ローラ２０２へ送られ、かつそこから送られる内部制御
バス構造２０６へ直接接続する。
回路１９８によって、または代替的にサーボ制御回路１
８８によって与えられるインデックスマーク間の時間を
計算することによって与えられる回転信号に従ってディ
スク回転速度を監視するモータ制御回路１９６を含む。
加速、または減速信号はモータ制御回路１９６によって
スピンドルモータドライバ１９８へ送られる。最後に、
回路１８６はマイクロプロセッサインターフェイス２０
０を含み、これは制御データおよび制御アドレス値がそ
こを介してプログラムされたディジタルマイクロコント
ローラ２０２へ送られ、かつそこから送られる内部制御
バス構造２０６へ直接接続する。
【０１００】インターフェイス制御回路２２２は外部バ
ス２２４およびバッファメモリ２２０からデータの流れ
をバッファするためのデータＦＩＦＯバッファのような
バスドライバおよび他の回路を含む。制御回路２２２は
バスレベルコマンドをデコードするための１つまたはそ
れより多いステートマシンも含んでもよい。内部レジス
タがマイクロコントローラ２０２からコマンドを受ける
ために設けられてもよい。
ス２２４およびバッファメモリ２２０からデータの流れ
をバッファするためのデータＦＩＦＯバッファのような
バスドライバおよび他の回路を含む。制御回路２２２は
バスレベルコマンドをデコードするための１つまたはそ
れより多いステートマシンも含んでもよい。内部レジス
タがマイクロコントローラ２０２からコマンドを受ける
ために設けられてもよい。
【０１０１】インターフェイス制御回路２２２は従来好
ましくはたとえば小型コンピュータ標準インターフェイ
ス（ＳＣＳＩ）の準拠レベル２でＡＮＳＩ標準Ｘ３Ｔ
９．２／８２−２改訂１７Ｂに従うように構成される。
これはマイクロコントローラ２０８によって実行される
ＳＣＳＩインターフェイスサービスルーチンによって制
御される。インターフェイス制御回路２２２はＳＣＳＩ
インターフェイスバス上ですべての重要なタイミング動
作を制御するためのハードウェアを含む。コマンド、タ
イムアウトおよび他の重要でないタイミング動作のデコ
ードはＳＣＳＩサービスルーチンによって行なわれる。
インターフェイス制御回路２２２は少なくとも１つのシ
ングルエンドＳＣＳＩバス２２４のためのオンボードド
ライバも含む。外部抵抗器終了パック２２６がＳＣＳＩ
バス２２４を終了するために設けられてもよい。
ましくはたとえば小型コンピュータ標準インターフェイ
ス（ＳＣＳＩ）の準拠レベル２でＡＮＳＩ標準Ｘ３Ｔ
９．２／８２−２改訂１７Ｂに従うように構成される。
これはマイクロコントローラ２０８によって実行される
ＳＣＳＩインターフェイスサービスルーチンによって制
御される。インターフェイス制御回路２２２はＳＣＳＩ
インターフェイスバス上ですべての重要なタイミング動
作を制御するためのハードウェアを含む。コマンド、タ
イムアウトおよび他の重要でないタイミング動作のデコ
ードはＳＣＳＩサービスルーチンによって行なわれる。
インターフェイス制御回路２２２は少なくとも１つのシ
ングルエンドＳＣＳＩバス２２４のためのオンボードド
ライバも含む。外部抵抗器終了パック２２６がＳＣＳＩ
バス２２４を終了するために設けられてもよい。
【０１０２】マイクロコントローラ２０２はアドレスバ
ス２１４を介してマイクロコントローラインターフェイ
ス回路２００へアドレスを出力する。マイクロコントロ
ーラ２０２はアドレスバス２１２を介してプログラムメ
モリ２０８を直接アドレス指定し、回路２００はアドレ
スラインの他のものをラッチし、プログラムメモリ２０
８へアドレスバス２１０を介して提示する。
ス２１４を介してマイクロコントローラインターフェイ
ス回路２００へアドレスを出力する。マイクロコントロ
ーラ２０２はアドレスバス２１２を介してプログラムメ
モリ２０８を直接アドレス指定し、回路２００はアドレ
スラインの他のものをラッチし、プログラムメモリ２０
８へアドレスバス２１０を介して提示する。
【０１０３】必ずしもではないが好ましくはプログラム
されたマイクロコントローラ２０２はサーボセクタ毎に
２相時分割された配列で作動するＮＥＣ７８３２２か、
その同等物のような単一のモノリシックマイクロコント
ローラであり、そこで各サーボセクタが到着すると第１
の時間間隔はヘッドの位置決めのためのサーボ制御動作
に専念し、第２および次の時間間隔はたとえばエラー修
正動作を含む他の仕事に専念する。この形式のディスク
ドライブアーキテクチュアの概観は引用される米国特許
第4,669,004 号に提示される。第２のおよび次の時間間
隔中にマイクロコントローラ１６２によって行なわれる
仕事を管理するための階層システムはその開示が引用に
よってここに援用される同一譲受人に譲渡された米国特
許第5,005,089 号に開示される。
されたマイクロコントローラ２０２はサーボセクタ毎に
２相時分割された配列で作動するＮＥＣ７８３２２か、
その同等物のような単一のモノリシックマイクロコント
ローラであり、そこで各サーボセクタが到着すると第１
の時間間隔はヘッドの位置決めのためのサーボ制御動作
に専念し、第２および次の時間間隔はたとえばエラー修
正動作を含む他の仕事に専念する。この形式のディスク
ドライブアーキテクチュアの概観は引用される米国特許
第4,669,004 号に提示される。第２のおよび次の時間間
隔中にマイクロコントローラ１６２によって行なわれる
仕事を管理するための階層システムはその開示が引用に
よってここに援用される同一譲受人に譲渡された米国特
許第5,005,089 号に開示される。
【０１０４】マイクロコントローラ２０２内のアナログ
−ディジタルコンバータ２０４は、最も好ましくはさら
なる詳細のために参照される、引用される同時係属中の
米国特許出願連続番号第07/569,065号に説明される方法
に従って、ピーク検出器１８４によって検出されるピー
ク値がディジタル化され、処理されることを許容する。
−ディジタルコンバータ２０４は、最も好ましくはさら
なる詳細のために参照される、引用される同時係属中の
米国特許出願連続番号第07/569,065号に説明される方法
に従って、ピーク検出器１８４によって検出されるピー
ク値がディジタル化され、処理されることを許容する。
【０１０５】ディスクドライブ５の現在好ましい実現の
さらなる詳細は、その開示が引用によってここに援用さ
れるこの特許と同日に出願され（代理人ドケット番号第
Q-2211- US1 号）、「小型固定ディスクドライブ（Mini
ature Fixed Disk Drive）」と表題された同一譲受人に
譲渡された同時係属中の米国特許出願連続番号第 号にお
いてみとめられるべきである。
さらなる詳細は、その開示が引用によってここに援用さ
れるこの特許と同日に出願され（代理人ドケット番号第
Q-2211- US1 号）、「小型固定ディスクドライブ（Mini
ature Fixed Disk Drive）」と表題された同一譲受人に
譲渡された同時係属中の米国特許出願連続番号第 号にお
いてみとめられるべきである。
【０１０６】図６、図７、図８および図９は共にフォル
トトレラントアドレスマークデコーダステートマシン３
０の一実施例を規定する組合せ論理を表わす。デコーダ
入力は図６の長方形のブロックに示され（回路に向かっ
て指すブロックの矢印）、デコーダ出力は図９の長方形
のブロックに示される（回路から遠くを指すブロックの
矢印）。
トトレラントアドレスマークデコーダステートマシン３
０の一実施例を規定する組合せ論理を表わす。デコーダ
入力は図６の長方形のブロックに示され（回路に向かっ
て指すブロックの矢印）、デコーダ出力は図９の長方形
のブロックに示される（回路から遠くを指すブロックの
矢印）。
【０１０７】このようにこの発明の一実施例が説明され
てきたが、この発明の精神から逸脱することなしに多く
の幅広く変化した実施例および応用がそれら自身を提示
するであろうことが当業者に容易に明らかであり、その
範囲は添付の特許請求の範囲によってより特定的に規定
されている。前述の開示および説明は例証的のみであ
り、その範囲を限定するものとして解釈されるべきでは
ない。
てきたが、この発明の精神から逸脱することなしに多く
の幅広く変化した実施例および応用がそれら自身を提示
するであろうことが当業者に容易に明らかであり、その
範囲は添付の特許請求の範囲によってより特定的に規定
されている。前述の開示および説明は例証的のみであ
り、その範囲を限定するものとして解釈されるべきでは
ない。
【図１】（Ａ）は、周期的に起こるサーボセクタによっ
てセグメントに分割されるデータフィールドを示すデー
タトラックのセグメントの図であって、データセグメン
トのためのＩＤおよびデータヘッダはこの発明の原理に
従ってビットシフト修正可能な（「フォルトトレラン
ト」）アドレスマークを含み、この図は直線的に描写さ
れるが、ディスクドライブ内でトラックは典型的には同
心円であり、より正確な表現が環状トラックパターンの
孤形セグメントとしてこの図のセグメントを示す図であ
る。（Ｂ）は幾つかの分割データフィールドを示す
（Ａ）のセグメントに類似するセグメントのより詳細な
図である。
てセグメントに分割されるデータフィールドを示すデー
タトラックのセグメントの図であって、データセグメン
トのためのＩＤおよびデータヘッダはこの発明の原理に
従ってビットシフト修正可能な（「フォルトトレラン
ト」）アドレスマークを含み、この図は直線的に描写さ
れるが、ディスクドライブ内でトラックは典型的には同
心円であり、より正確な表現が環状トラックパターンの
孤形セグメントとしてこの図のセグメントを示す図であ
る。（Ｂ）は幾つかの分割データフィールドを示す
（Ａ）のセグメントに類似するセグメントのより詳細な
図である。
【図２】この発明の原理に従って例証的データフィール
ドアドレスマークパターン内で発生するであろうビット
シフトを示すデータパターンの表の図である。
ドアドレスマークパターン内で発生するであろうビット
シフトを示すデータパターンの表の図である。
【図３】この発明の原理に従って図２の表に示されるデ
ータパターンをデコードするためのアドレスマークデコ
ーダステートマシンの状態図である。
ータパターンをデコードするためのアドレスマークデコ
ーダステートマシンの状態図である。
【図４】この発明の局面に従ったアドレスマークデコー
ダを含むデータシーケンサの詳細なブロック図である。
ダを含むデータシーケンサの詳細なブロック図である。
【図５】図４のデータシーケンサを含むディスクドライ
ブデータ記憶サブシステムのブロック図である。
ブデータ記憶サブシステムのブロック図である。
【図６】図３に示されるアドレスマークデコーダステー
トマシンを実現するディジタル回路エレメントの論理図
である。
トマシンを実現するディジタル回路エレメントの論理図
である。
【図７】図３に示されるアドレスマークデコーダステー
トマシンを実現するディジタル回路エレメントの論理図
である。
トマシンを実現するディジタル回路エレメントの論理図
である。
【図８】図３に示されるアドレスマークデコーダステー
トマシンを実現するディジタル回路エレメントの論理図
である。
トマシンを実現するディジタル回路エレメントの論理図
である。
【図９】図３に示されるアドレスマークデコーダステー
トマシンを実現するディジタル回路エレメントの論理図
である。
トマシンを実現するディジタル回路エレメントの論理図
である。
２２：ＩＤヘッダ ２４：データヘッド ３０：デコーダステートマシン １００：データシーケンサ １６２：データ記憶ディスク
Claims (22)
- 【請求項１】 データ記憶装置内に記憶されるデータの
ブロックの開始を示すための独特のビットシフトトレラ
ントアドレスマークパターンを規定する記憶媒体であっ
て、データは予め定められたコードに従ってエンコード
され、アドレスマークパターンは予め定められたコード
のコード境界内に含まれるものであって、アドレスマー
クパターンは予め定められたコードに従ったデータのエ
ンコードから発生せず、アドレスマークパターンは予め
定められたコード、プラスまたはマイナス、プレーバッ
ク中に発生する１ビットシフトに従ったデータのエンコ
ードから発生しない、記憶媒体。 - 【請求項２】 予め定められたコードは１，７ＲＬＬで
あって、アドレスマークパターンは名目的に、 １０ ０００ ０００ １００ ０００ ００１（７，
７）を含み、「１」はクロックセル内のフラックス遷移
を示し、「０」はクロックセル内にフラックス遷移がな
いことを示し、このアドレスマークパターンは付加的
に、 ０１０ ０００ ００１ ０００ ０００ ０１０
（６，７）、 １ ０００ ０００ ００１ ０００ ０００ ０１０
（８，７）、 １００ ０００ ０１０ ０００ ０００ ０１０
（６，８）、 １００ ０００ ０００ １００ ０００ ０１０
（８，６）、 １００ ０００ ００１ ０００ ０００ １００
（７，６）、および １００ ０００ ００１ ０００ ０００ ００１
（７，８）を含む１ビットシフトフォルトトレランスパ
ターンを含む、請求項１に記載の記憶媒体。 - 【請求項３】 前記アドレスマークパターンに先行する
プリアンブルパターンのフィールドをさらに含む、請求
項１に記載の記憶媒体。 - 【請求項４】 予め定められたコードは１，７ＲＬＬで
あり、前記プリアンブルパターンは１および０クロック
セルの反復パターンを含む、請求項３に記載の記憶媒
体。 - 【請求項５】 前記アドレスマークパターンに続くアド
レスマーク型パターンのフィールドをさらに含む、請求
項１に記載の記憶媒体。 - 【請求項６】 前記アドレスマーク型パターンは少なく
とも１つのＩＤヘッダアドレスマーク、およびデータヘ
ッダアドレスマークに続く、請求項５に記載の記憶媒
体。 - 【請求項７】 アドレスマーク型パターンはプレーバッ
ク中プラスまたはマイナス１ビットのビットシフトの許
容範囲である、請求項６に記載の記憶媒体。 - 【請求項８】 前記記憶媒体は回転するディスクの磁気
データ記憶面を含む、請求項１に記載の記憶媒体。 - 【請求項９】 データ記憶システムのデータシーケンサ
内の動作を同期させるためのバイトクロックを開始する
ために、ＲＬＬコード化されたデータ値の流れ内にアド
レスマークを形成する独特のデータシーケンスをデコー
ドするための方法であって、独特のデータシーケンスは
予め定められたＲＬＬデータコード下の３つのフラック
ス遷移間で発生する許容された最大長の少なくとも２つ
の隣接する０のシーケンスを名目的に含み、この方法
は、 フラックス遷移の第１のものを検出するステップと、 フラックス遷移の第２のものを検出するステップと、 前記フラックス遷移の第１のものとフラックス遷移の第
２のものとの間の前記シーケンスの第１のものの０の数
を累算するステップと、 ０の累算された数が前記許容された最大長、プラスまた
はマイナス１個の０に等しいかを決定するステップと、
もしそうであれば、 フラックス遷移の第３のものを検出するステップと、 フラックス遷移の第２のものとフラックス遷移の第３の
ものとの間の前記シーケンスの第２のものの０の数を累
算するステップと、 前記０のシーケンスの第１および第２のものの合計が前
記許容された最大長、プラスまたはマイナス１個の０で
あるかを決定するステップと、もしそうであれば、 定められた合計に関して、かつフラックス遷移の第３の
ものの検出の時間に関して前記バイトクロックを開始す
るステップとを含む、方法。 - 【請求項１０】 データの流れは交互のフラックス遷移
および０の予め定められたプリアンブルを含み、プリア
ンブルの予め定められた最少量を検出するさらなるステ
ップを含む、請求項９に記載の方法。 - 【請求項１１】 前記フラックス遷移の前記第１のもの
は１行に３個の０を数えることによって検出される、請
求項９に記載の方法。 - 【請求項１２】 ＲＬＬコードは１，７ＲＬＬコードを
含み、そこではフラックス遷移間に１個以上の０か、フ
ラックス遷移間に７個以下の０があってもよい、請求項
９に記載の方法。 - 【請求項１３】 独特のデータシーケンスは名目的に１
０ ０００ ０００１００ ０００ ００１（７，７）
を含み、この方法は、 ０１０ ０００ ００１ ０００ ０００ ０１０
（６，７）、 １ ０００ ０００ ００１ ０００ ０００ ０１０
（８，７）、 １００ ０００ ０１０ ０００ ０００ ０１０
（６，８）、 １００ ０００ ０００ １００ ０００ ０１０
（８，６）、 １００ ０００ ００１ ０００ ０００ １００
（７，６）、および １００ ０００ ００１ ０００ ０００ ００１
（７，８）を含むパターンを検出する、請求項１２に記
載の方法。 - 【請求項１４】 データの流れは前記独特のパターンに
続くポストアンブルデータの予め定められたパターンを
含み、この方法はポストアンブルデータの前記予め定め
られたパターンをデコードするさらなるステップを含
む、請求項９に記載の方法。 - 【請求項１５】 前記ポストアンブルデータを特徴とす
る複数の独特のパターンを含み、それによって複数のア
ドレスマークが識別されてもよい、請求項１４に記載の
方法。 - 【請求項１６】 回転するデータ記憶ディスクと前記デ
ィスクの記憶面上に形成される同心データトラック内に
記憶されるデータのブロックを読出すためのデータトラ
ンスデューサとを含むディスクドライブのデータシーケ
ンサのためのフォルトトレラントアドレスマークデコー
ダであって、データは予め定められたＲＬＬコードに従
ってコード化され、デコーダはＲＬＬコード化されたデ
ータの流れ内にアドレスマークを形成する独特のデータ
シーケンスを検出し、独特のシーケンスは予め定められ
たプリアンブルパターンの後に続き、独特のデータシー
ケンスは第１、第２および第３のフラックス遷移によっ
て分離されたＲＬＬコード下の許容された最大長の少な
くとも第１および第２の隣接する０のシーケンスを含
み、デコーダは前記シーケンサの動作を制御するために
バイトブロックを開始し、かつ、 予め定められたプリアンブルパターンを検出するため
の、かつ前記第１のフラックス遷移を検出するための第
１の状態と、 前記第１のフラックス遷移の検出に続く予め定められた
複数の連続する０を検出するための第１の状態に続く第
２の状態と、 前記第２のフラックス遷移が検出されるまで前記第１の
シーケンスの０の平衡を累算するための、かつ前記第１
のシーケンスの０の数が許容された最大長、プラスまた
はマイナス１ビットシフトであるかを決定するための前
記第２の状態に続く第３の状態とを含み、もうそうであ
れば第１および第２の隣接するシーケンスの合計は許容
された最大長、プラスまたはマイナス１ビットシフトに
等しく、もしそうであれば前記複数の続いて起こる状態
の１つは、第１のシーケンスが許容された最大長に等し
いか、許容された最大長より短いものに等しいか、許容
された最大長より長いものに等しいかによって決定さ
れ、 前記独特のデータシーケンスの検出を信号で送るため
の、かつ前記ビットシフトに関係なく適切な時間で前記
バイトクロックを開始するためのアイドル状態をさらに
規定するステートマシンを含む、フォルトトレラントア
ドレスマークデコーダ。 - 【請求項１７】 前記第３の遷移で検出されるいかなる
ビットシフトに関してもアイドル状態に入る時間を整列
するための複数の続いて起こる遅延状態をさらに含む、
請求項１６に記載のデコーダ。 - 【請求項１８】 ＲＬＬコードは１，７ＲＬＬコードを
含み、そこではフラックス遷移間に１個以上の０か、フ
ラックス遷移間に７個以下の０があってもよい、請求項
１６に記載のデコーダ。 - 【請求項１９】 プリアンブルパターンは１０１を含
み、独特のデータパターンは１０ ０００ ０００ １
００ ０００ ００１（７，７）を名目的に含み、そこ
でデコーダは、 ０１０ ０００ ００１ ０００ ０００ ０１０
（６，７）、 １ ０００ ０００ ００１ ０００ ０００ ０１０
（８，７）、 １００ ０００ ０１０ ０００ ０００ ０１０
（６，８）、 １００ ０００ ０００ １００ ０００ ０１０
（８，６）、 １００ ０００ ００１ ０００ ０００ １００
（７，６）、および １００ ０００ ００１ ０００ ０００ ００１
（７，８）を含むパターンも検出する、請求項１７に記
載のデコーダ。 - 【請求項２０】 ６，７パターンは前記第３の状態およ
び前記複数の続いて起こる状態の第４のものによって検
出され、前記アイドル状態へ直接通じる遅延状態をさら
に含み、８，７パターンは前記第３の状態および前記複
数の続いて起こる状態の第５のものによって検出され、
前記遅延状態をさらに含み、前記６，８パターンは前記
第３の状態および前記複数の状態の前記第４のものによ
って検出され、前記遅延状態をさらに含み、前記８，６
パターンは前記第３の状態および前記複数の状態の第６
のものによって検出され、前記遅延状態をさらに含み、
前記７，７パターンは前記第３の状態および前記複数の
続いて起こる状態の第７のものによって検出され、前記
遅延状態をさらに含み、前記７，６パターンは前記第３
のものおよび前記複数の続いて起こる状態の第７のもの
によって検出され、第２の遅延状態および前記遅延状態
をさらに含み、前記７，８パターンは前記遅延状態のい
かなるものも含まずに、前記第３の状態および前記複数
の続いて起こる状態の前記第７のものによって検出され
る、請求項１９に記載のデコーダ。 - 【請求項２１】 前記第３の状態で累算される０の平衡
が許容される最大長、プラスまたはマイナス１ビットシ
フト以外のものである場合、前記第３の状態から前記第
１の状態への復帰経路を含む、請求項１６に記載のデコ
ーダ。 - 【請求項２２】 もし第１および第２の隣接するシーケ
ンスの合計が許容される最大長、プラスまたはマイナス
１ビットシフトに等しくなければ、前記複数の続いて起
こる状態からの複数の復帰経路を含む、請求項１６に記
載のデコーダ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US710065 | 1991-06-04 | ||
| US07/710,065 US5231545A (en) | 1991-06-04 | 1991-06-04 | Fault tolerant rll data sector address mark decoder |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342766A true JPH05342766A (ja) | 1993-12-24 |
Family
ID=24852484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4142385A Pending JPH05342766A (ja) | 1991-06-04 | 1992-06-03 | データ記憶装置内に記憶されるデータのブロックの開始を示すための独特のビットシフトトレラントアドレスマークパターンを規定する記憶媒体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5231545A (ja) |
| EP (1) | EP0517483B1 (ja) |
| JP (1) | JPH05342766A (ja) |
| KR (1) | KR930001045A (ja) |
| DE (1) | DE69231308T2 (ja) |
| IE (1) | IE921713A1 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274772A (en) * | 1989-06-28 | 1993-12-28 | International Business Machines Corporation | Data processing systems having means for selectively combining records into signal blocks for recording in a record medium |
| JP3067349B2 (ja) * | 1991-12-02 | 2000-07-17 | ソニー株式会社 | ディスク状記録媒体のアドレス情報検出装置 |
| JP3021880B2 (ja) * | 1991-12-06 | 2000-03-15 | ソニー株式会社 | 磁気ディスク記録媒体のアドレスマーク検出装置 |
| US5400313A (en) * | 1992-11-09 | 1995-03-21 | International Business Machines Corporation | Optical data storage system and method with reduced heat buildup |
| JP3083011B2 (ja) * | 1992-12-28 | 2000-09-04 | キヤノン株式会社 | データ記録方法及び装置 |
| US5424881A (en) * | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| GB9312071D0 (en) * | 1993-06-11 | 1993-07-28 | Inmos Ltd | Encoding scheme |
| GB9312136D0 (en) * | 1993-06-11 | 1993-07-28 | Inmos Ltd | Transmission of messages |
| EP0629067B1 (en) * | 1993-06-11 | 2003-01-22 | STMicroelectronics Limited | 4B6B Coding |
| JPH0765513A (ja) * | 1993-08-27 | 1995-03-10 | Canon Inc | 同期マーク検出装置及び情報再生装置 |
| JPH07262566A (ja) * | 1994-03-24 | 1995-10-13 | Toshiba Corp | 光ディスクと光ディスク装置 |
| US5640583A (en) * | 1994-08-22 | 1997-06-17 | Adaptec, Inc. | Programmable servo burst decoder |
| JP2635939B2 (ja) * | 1994-09-29 | 1997-07-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 情報記録媒体、ヘッド位置識別情報の生成方法、ヘッド位置判定方法、及び情報記録・読取装置 |
| US5544135A (en) * | 1994-10-11 | 1996-08-06 | Quantum Corporation | Fault tolerant servo address mark for disk drive |
| US5530688A (en) * | 1994-10-31 | 1996-06-25 | International Business Machines Corporation | Optical disk recording device using two modulated laser beams for recording information data |
| WO1996018192A1 (en) * | 1994-12-09 | 1996-06-13 | Seagate Technology, Inc. | Apparatus and method for controlling the frequency at which data is written in a disk drive system |
| JPH08203212A (ja) * | 1995-01-30 | 1996-08-09 | Fujitsu Ltd | 記録再生装置及びサーボ情報記録方法 |
| US5796535A (en) * | 1995-05-12 | 1998-08-18 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer |
| US5729396A (en) * | 1995-05-12 | 1998-03-17 | Cirrus Logic, Inc. | Fault tolerant sync mark detector enabled relative to a frequency of an acquisition preamble for sampled amplitude recording |
| JP2974200B2 (ja) * | 1995-07-26 | 1999-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレイション | デイスク装置におけるサーボ情報識別方法 |
| DE69714477T2 (de) | 1996-02-08 | 2003-05-08 | Matsushita Electric Ind Co Ltd | Optische Platte, optische Plattenvorrichtung und Verfahren zur Wiedergabe von Informationen auf der optischen Platte |
| KR100194023B1 (ko) * | 1996-04-30 | 1999-06-15 | 윤종용 | 서보 어드레스 마크 검출 미싱으로 인한 서보패턴 오버라이트 방지회로 |
| KR100383640B1 (ko) * | 1996-05-08 | 2003-07-18 | 삼성전자주식회사 | 자기디스크 드라이브에서 피크 쉬프트 및 진폭 저하를최소화하기위한방법 |
| KR0176651B1 (ko) * | 1996-06-27 | 1999-04-15 | 김광호 | 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로 |
| KR100212990B1 (ko) * | 1996-09-05 | 1999-08-02 | 윤종용 | 하드디스크드라이브의데이타어드레스마크구성및처리방법 |
| US5844920A (en) * | 1996-11-07 | 1998-12-01 | Cirrus Logic, Inc. | Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system |
| US5903410A (en) * | 1997-03-24 | 1999-05-11 | International Business Machines Corporation | Disk drive using multiple servo timing marks that form a code of unique interrelated bit patterns |
| JP2954083B2 (ja) | 1997-05-01 | 1999-09-27 | 株式会社東芝 | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 |
| US6023386A (en) * | 1997-10-31 | 2000-02-08 | Cirrus Logic, Inc. | Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel |
| US7116736B2 (en) * | 2002-01-02 | 2006-10-03 | International Business Machines Corporation | Method, system, and program for synchronization and resynchronization of a data stream |
| TWI240179B (en) * | 2002-06-06 | 2005-09-21 | Taiwan Semiconductor Mfg | Parsing method for recipe data |
| JP2004246967A (ja) * | 2003-02-13 | 2004-09-02 | Fuji Electric Holdings Co Ltd | マスタディスク及びその製造方法 |
| US7134068B2 (en) * | 2003-12-04 | 2006-11-07 | Seagate Technology Llc | Channel processing data without leading sync mark |
| CN100401416C (zh) * | 2004-03-03 | 2008-07-09 | 宇田控股有限公司 | 检测光盘瑕疵信号的装置及方法 |
| US8405924B2 (en) * | 2004-04-30 | 2013-03-26 | Agere Systems Llc | Method and apparatus for improved address mark detection |
| US9147430B2 (en) * | 2014-02-25 | 2015-09-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Reading data from hard disks having reduced preambles |
| US9025265B1 (en) * | 2014-02-28 | 2015-05-05 | Lsi Corporation | Method of format savings via predictive correction of synchronization word |
| CN112187369B (zh) * | 2020-09-30 | 2021-08-20 | 深圳市灵明光子科技有限公司 | 传感器数据编码方法和装置、电子设备及存储介质 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4501000A (en) * | 1981-07-27 | 1985-02-19 | Sony Corporation | Method of coding binary data |
| US4488142A (en) * | 1981-12-31 | 1984-12-11 | International Business Machines Corporation | Apparatus for encoding unconstrained data onto a (1,7) format with rate 2/3 |
| JPH0640419B2 (ja) * | 1985-05-28 | 1994-05-25 | ソニー株式会社 | 同期信号の検出回路 |
| US4688016A (en) * | 1985-06-13 | 1987-08-18 | International Business Machines Corporation | Byte-wide encoder and decoder system for RLL (1,7) code |
| US4669004A (en) * | 1986-02-27 | 1987-05-26 | Quantum Corporation | High capacity disk file with embedded sector servo |
| US4675652A (en) * | 1986-04-11 | 1987-06-23 | Quantum Corporation | Integrated encoder decoder for variable length, zero run length limited codes |
| US4752841A (en) * | 1986-12-19 | 1988-06-21 | Eastman Kodak Company | Address mark encoding for a record storage medium |
| US4868690A (en) * | 1987-11-05 | 1989-09-19 | Magnetic Peripherals Inc. | Self-initializing 1,7 code decoder with low sensitivity to errors in preamble |
| US4933786A (en) * | 1988-09-21 | 1990-06-12 | Maxtor Corporation | Fault tolerant index patterns and decoding means |
| JP2534778B2 (ja) * | 1989-09-26 | 1996-09-18 | 株式会社日立製作所 | 情報記録／再生方式および情報記録／再生装置 |
| US5170299A (en) * | 1990-08-17 | 1992-12-08 | Quantum Corporation | Edge servo for disk drive head positioner |
-
1991
- 1991-06-04 US US07/710,065 patent/US5231545A/en not_active Expired - Lifetime
-
1992
- 1992-06-02 DE DE69231308T patent/DE69231308T2/de not_active Expired - Fee Related
- 1992-06-02 EP EP92305042A patent/EP0517483B1/en not_active Expired - Lifetime
- 1992-06-03 JP JP4142385A patent/JPH05342766A/ja active Pending
- 1992-06-03 KR KR1019920009600A patent/KR930001045A/ko not_active Application Discontinuation
- 1992-07-01 IE IE171392A patent/IE921713A1/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69231308D1 (de) | 2000-09-07 |
| EP0517483B1 (en) | 2000-08-02 |
| EP0517483A2 (en) | 1992-12-09 |
| DE69231308T2 (de) | 2000-12-28 |
| IE921713A1 (en) | 1992-12-16 |
| EP0517483A3 (en) | 1993-03-03 |
| US5231545A (en) | 1993-07-27 |
| KR930001045A (ko) | 1993-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05342766A (ja) | データ記憶装置内に記憶されるデータのブロックの開始を示すための独特のビットシフトトレラントアドレスマークパターンを規定する記憶媒体 | |
| US6661755B2 (en) | Optical disc apparatus | |
| US6181497B1 (en) | System and method for providing nonadjacent redundancy synchronization bytes | |
| US6754018B2 (en) | Magnetic disc device and error correction method therefor | |
| US8321755B2 (en) | Systems and methods for efficient data storage | |
| EP0631277A2 (en) | ID-less data sector format and data controller for disk drive | |
| US8274749B1 (en) | Data wedge format table synchronization | |
| US5418657A (en) | Track address detecting means by HDD sector servo method | |
| US5351231A (en) | Programmable mark detection and windowing for optical disk controllers | |
| JP3151757B2 (ja) | ディスクドライブ | |
| JPH06124554A (ja) | サーボフラックス遷移パターンをデコードする方法、２進サーボデータを回復する方法、サーボ情報を回復する方法、サーボデータリカバリ回路、ヘッド位置決め装置サーボ、およびデジタルデータリーダ | |
| JP2005038588A (ja) | 既存の制御信号を使用してセクタ・ブロック・サイズを決定する方法、装置及びプログラム記憶装置 | |
| JPH0620403A (ja) | 磁気ディスク装置 | |
| JPS63173274A (ja) | デ−タ記録方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030715 |