JPH05341821A

JPH05341821A - データ伝送装置

Info

Publication number: JPH05341821A
Application number: JP4147377A
Authority: JP
Inventors: Naoki Okamura; 直樹岡村
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1992-06-08
Filing date: 1992-06-08
Publication date: 1993-12-24
Anticipated expiration: 2013-09-10
Also published as: JP2796217B2

Abstract

(57)【要約】【目的】データ伝送装置の記憶容量の変更を容易にす
る。【構成】通信インタフェイス３１から接続されたプロ
グラマブルコントローラ４１を通信インタフェイス３１
を介して複数台接続して形成されるデータ伝送装置３０
の通信インタフェイス３１に、テーブルメモリ５４を設
置する。データメモリ４１のメモリ容量の変更データは
テーブルメモリ５４内に記憶され、通信制御部５２はデ
ータメモリ４１のデータに基づいてデータの送受信を行
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプログラマブル
コントローラ間でデータを送受信するデータ伝送装置に
関する。

【０００２】

【従来の技術】通信インタフェイスを介して接続された
複数のプログラマブルコントローラ（以下、ＰＣと記
す）１１を使用する場合がある。図９は従来のデータ伝
送装置２８の電気的構成を示すブロック図であり、図１
０は図９に示される各データメモリ１８にそれぞれ記憶
される領域記憶テーブル２１を示す図であり、図１１は
送受信領域２２を示す図である。図９では、通信インタ
フェイス１０（後述する第１通信インタフェイス１、第
２通信インタフェイス２および第３インタフェイス３を
総称する場合にはインタフェイス１０とする）がそれぞ
れ個別に接続されたＰＣ１１（後述する第１ＰＣ４、第
２ＰＣ５および第３ＰＣ６を総称する場合にはＰＣ１１
とする）が３台、相互にデータ通信可能に接続されてい
る。

【０００３】第１ＰＣ４には第１データメモリ７が設置
されており、第２ＰＣ５には第２データメモリ８が、第
３ＰＣ５には第３データメモリ９がそれぞれ設置されて
いる。データメモリ１８（第１、第２および第３データ
メモリ７，８，９を総称する場合にはデータメモリ１８
とする）には、後述する領域記憶テーブル２１が記憶さ
れているとともに、送受信領域２２（後述する第１、第
２および第３送受信領域２３，２４，２５を総称する場
合には送受信領域２２とする）が設定されている。第１
通信インタフェイス１には第１通信制御部１２と第１バ
ッファメモリ１３とが設置されており、第２通信インタ
フェイス２には第２通信制御部１４と第２バッファメモ
リ１５とが、第３通信インタフェイス３には第３通信制
御部１６と第３バッファメモリ１７とがそれぞれ設置さ
れている。

【０００４】ＰＣ１１から他のＰＣ１１へデータを送信
する場合には、データメモリ１８の送受信領域２１にま
ずデータが書込まれる。書込まれたデータは通信制御部
１９（第１、第２および第３通信制御部１２，１４，１
６を総称する場合には通信制御部１９とする）によって
バッファメモリ２０（第１、第２および第３バッファメ
モリ１３，１５，１７を総称する場合にはバッファメモ
リ２０とする）に書込まれた後、通信制御部１２によっ
て他のＰＣ１１へ送信される。受取られたデータは、通
信制御部１９によってバッファメモリ２０に書込まれた
後、データメモリ９の送受信領域２２に書込まれ、必要
に応じて読出される。

【０００５】図１１（１）には、第１ＰＣ４の第１デー
タメモリ７に設定されている第１送受信領域２３が示さ
れており、図１１（２）には、第２ＰＣ５の第２データ
メモリ８に設定されている第２送受信領域２４が示され
ており、図１１（３）には、第３ＰＣ６の第３データメ
モリ９に設定されている第３送受信領域２５が示されて
いる。

【０００６】第１送受信領域２３は、第１ＰＣ４から送
信するデータを記憶する、斜線で示す第１記憶領域２３
ａと、第２ＰＣ５から送信されたデータを記憶する第２
記憶領域２３ｂと、第３ＰＣ６から送信されたデータを
記憶する第３記憶領域２３ｃとを有している。他の送受
信領域２４，２５も同様な記憶領域が設定される。

【０００７】図１０に示される領域記憶テーブル２１に
は、送受信領域２２における各ＰＣ１１の番号に対応す
る先頭アドレスとバイト数とが示されている。先頭アド
レスは、送受信領域２２において各ＰＣ１１に相当する
記憶領域２２ａ，２２ｂ，２２ｃの先頭アドレスのこと
である。バイト数は、各ＰＣ１１に相当する記憶領域２
２ａ，２２ｂ，２２ｃのバイト数を示している。

【０００８】第１ＰＣ４は先頭アドレスが「０」であ
り、前記バイト数が「８」であるため、第１送受信領域
２３において、第１記憶領域２３ａは先頭アドレスが
「０」であり、アドレス「０〜７」までの８バイトであ
ることがわかる。第２ＰＣ５の先頭アドレスは「８」で
あり、バイト数が「８」であるため、第１記憶領域２３
ｂのアドレスは「８〜１５」であり、第３ＰＣ６の先頭
アドレスは「１６」であり、バイト数が「８」であるた
め、第２受信領域７ｃのアドレスは「１６〜２３」とな
る。

【０００９】図１１（２）および同図（３）に示される
ように、第４および第３送受信領域２４，２５も同様に
第１記憶領域２４ａ，２５ａ、第２記憶領域２４ｂ，２
５ｂおよび第３記憶領域２４ｃ，２５ｃが設定される。
送受信領域２４の第３記憶領域２４ｃおよび第３送受信
領域２５の第２記憶領域２５ｂは、第１受信領域２３と
同様に用いられる。しかしながら第２および第３送受信
領域２４，２５の第１記憶領域２４ａ，２５ａは第１Ｐ
Ｃ４から送信されるデータを記憶する領域となり、第２
送受信領域２４の斜線で示す第２記憶領域２４ａは第２
ＰＣ５から送信するデータを記憶する領域となり、第３
送受信領域２５の斜線で示す第３記憶領域２５ｃは、第
３ＰＣ６から送信するデータを記憶する領域となる。

【００１０】図１２は、第３ＰＣ６の第３バッファメモ
リ１７と第３送受信領域２５との間の送受信について説
明する図である。第３送受信領域２５の第３記憶領域２
５ｃのデータは、第３バッファメモリ１７の第３領域１
７ｃへ第３通信制御部１６によって伝送される。この
際、第３通信制御部１６は、第１ＰＣ４、第２ＰＣ５、
第３ＰＣ６の順に第３バッファメモリ１７にデータが並
ぶように第３記憶領域２５ｃのデータを伝送する。

【００１１】第３ＰＣ６に対応する第３記憶領域１７ｃ
は、第１ＰＣ４からの送信データを記憶する第１領域１
７ａと第２ＰＣ５からの送信データを記憶する第２領域
１７ｂに続いて設けられている。このため第３通信制御
部１６は、領域記憶テーブル２１から第１ＰＣ４に対応
するバイト数および第２ＰＣ５に対応するバイト数がい
ずれも「８」であることを読出し、第３領域１７ｃの先
頭アドレスが「１６」であることを演算し、データの伝
送を行う。これは、第１および第２ＰＣ４，５において
も同様に行われる。

【００１２】第１ＰＣ４からのデータは、第３バッファ
１７の第１領域１７ａから第３受信領域２５の第１記憶
領域２５ａへ送信される。第１領域１７ａの先頭アドレ
スと同じアドレスを第３送受信領域２５での先頭アドレ
スとして、データを送信する。

【００１３】同様に第２ＰＣ５からのデータを記憶して
いる第２領域１７ｂのデータは、第３送受信領域２５の
アドレス「８」から記憶される。これらの操作は、第１
および第２ＰＣ４，５内でも同様に行われている。

【００１４】図１３は、従来例のバッファメモリ２０間
の送受信を説明する図である。第１バッファ１３の斜線
で示す第１領域１３ａのデータは、第２および第３バッ
ファ１５，１７の第１領域１５ａ，１７ａに送信され
る。

【００１５】第２バッファ１５の斜線で示す第２領域１
５ｂのデータは第１および第３バッファ１３，１７の第
２領域１３ｂ，１７ｂに、第３バッファ１７の斜線で示
す第３領域１７ｃのデータは第１および第２バッファ１
３，１５の第３領域１３ｃ，１５ｃへ送信される。

【００１６】

【発明が解決しようとする課題】図９に示されるように
複数のＰＣ１１を用いてＰＣ１１に接続される作業機械
を制御する際、いずれかのＰＣ１１に作業機械の追加を
行った場合など、各ＰＣ１１に対応する記憶領域を増加
しなければならない場合がある。

【００１７】図１４は、図１０に示される領域記憶テー
ブル２１を変更した領域記憶テーブル２１ａを示す図で
ある。領域記憶テーブル２１ａでは、第１ＰＣ４に対応
するバイト数が「１２」と、領域記憶テーブル２１より
「４」増加されており、それに伴い第２ＰＣ５に対応す
る先頭アドレスが「４」増加した「１２」に、第３ＰＣ
６に対応する先頭アドレスが「４」増加した「２０」に
変更されている。

【００１８】図１５は、送受信領域２２と、送受信領域
２２の第１記憶領域２２ａを４バイト増加した送受信領
域２６とを示す図である。図１５では、領域記憶テーブ
ル２１ａに従って、第１ＰＣ４に対応する８バイトの第
１記憶領域２２ａが、４バイト増加した１２バイトの第
１記憶領域２６ａに変更されている。第１記憶領域２６
ａは、増加前の第１記憶領域２２ａに相当する８バイト
の領域２７ａと、斜線で示す増加した４バイトに対応す
る増加領域２７ｂとからなる。

【００１９】送受信領域２２の第１記憶領域２２ａのア
ドレスは「０〜７」であり、第２記憶領域２２ｂのアド
レスは「８〜１５」であり、第３記憶領域２２ｃのアド
レスは「１６〜２３」である。これに対して送受信領域
２６では、第１記憶領域２６ａのアドレスは「０〜１
１」となり、第２記憶領域２６ｂのアドレスは「１２〜
１９」となり、第３記憶領域２６ｃのアドレスは「２０
〜２７」となる。

【００２０】ＰＣ１１が作業機械を制御する際、必要に
応じて送受信領域２２，２６からデータを読出したり、
またはデータを書込んだりする。データの読出しや書込
み命令は、ＰＣ１１内を制御する制御プログラムに入っ
ており、この際、制御プログラムには読出しや書込みを
行うアドレスが設定されている。

【００２１】第２記憶領域２６ｂおよび第３記憶領域２
６ｃに対応するアドレスは、第１記憶領域２２ａが４バ
イト増加されたために、すべて変更されている。このた
め、すべてのＰＣ１１内の制御プログラムに指定されて
いる第２および第３記憶領域２２ｂ，２２ｃのアドレス
を、第２および第３記憶領域２６ｂ，２６ｃに対応する
ように書換えなければならない。

【００２２】図９に示されるように、３台のＰＣ１１を
用いている場合には、３台のＰＣ１１内の制御プログラ
ムを変更すればよいが、実際には４台以上のＰＣ１１を
用いることもあり、台数が増加するに伴い制御プログラ
ムのアドレス変更が手間を要し困難であり、記憶領域の
変更が繁雑であり、このため記憶領域変更に伴う操作が
困難であるという問題がある。

【００２３】本発明の目的は、データメモリのデータ容
量の変更が容易であり、データ容量の変更操作が簡単に
行えるデータ伝送装置を提供することである。

【００２４】

【課題を解決するための手段】本発明は、複数の端末装
置を含んでなるデータ伝送装置において、各端末装置
は、送信／受信されるデータを記憶し、各端末装置に対
応する１または複数の第１メモリ領域が設定されるデー
タメモリと、前記複数の端末装置に亘り、予め定められ
た順序に従って、送信／受信されるデータを記憶し、各
端末装置に対応する１または複数の第２メモリ領域が設
定される伝送メモリと、前記各第１メモリ領域のデータ
容量と、データメモリにおける各端末装置毎の複数の第
１メモリ領域間の第１間隔量と、伝送メモリにおける各
端末装置毎の複数の第２メモリ領域の一方が他方の第２
メモリ領域の先頭アドレスから隔たる第２間隔量とを、
各端末装置毎に記憶する変換データメモリと、変換デー
タメモリの記憶内容に基づいて、データメモリと伝送メ
モリとの間のデータの送受信を制御する制御手段とを含
むことを特徴とするデータ伝送装置である。

【００２５】

【作用】複数の端末装置を含んでなるデータ伝送装置に
おいて、各端末装置は、データメモリと伝送メモリと変
換データメモリと制御手段とを含んでいる。複数の端末
装置間で送信／受信されるデータを記憶するデータメモ
リには、各端末装置に対応する１または複数の第１メモ
リ領域が設定されている。前記複数の端末装置に亘り、
予め定められた順序に従って送信／受信データを記憶す
る伝送メモリには、各端末装置に対応する１または複数
の第２メモリ領域が設定されている。

【００２６】変換データメモリには、前記各第１メモリ
領域のデータ容量と、第１間隔量と、第２間隔量とが各
端末装置毎に記憶されている。第１間隔量とは、データ
メモリにおける各端末装置毎の複数の第１メモリ領域間
の間隔量であり、第２間隔量とは、伝送メモリにおける
各端末装置毎の複数の第２メモリ領域の一方が、他方の
第２メモリ領域の先頭アドレスから隔たっている間隔量
である。制御手段は、変換データメモリの記憶内容に基
づいて、データメモリと伝送メモリとの間のデータの送
受信を制御する。

【００２７】各端末装置間の送受信は、伝送メモリ間で
行われ、データメモリのデータが伝送メモリに記憶され
た後、他の端末装置の伝送メモリに送信される。データ
メモリの第１メモリ領域と伝送メモリの第２メモリ領域
とが相互に対応している。第１メモリ領域のデータは対
応する第２メモリ領域に記憶される。この際制御手段
は、伝送メモリにおける各端末装置の先頭アドレスをデ
ータ容量から演算し、得られた先頭アドレスから第１メ
モリ領域に対応して記憶されている第２間隔量を隔てる
位置に第１メモリ領域に相当する第２メモリ領域がある
ため、第２間隔量を用いて相当する第２メモリ領域を指
定する。

【００２８】或る端末装置の伝送メモリから送信された
データは、他の端末装置の伝送メモリで受信され記憶さ
れる。記憶されたデータは、記憶されている第２メモリ
領域に対応する第１メモリ領域に記憶される。この際、
第２メモリ領域の先頭アドレスから第１間隔量を隔たっ
た位置に第２メモリ領域に相当する第１メモリ領域があ
るため、制御手段は第１間隔量を用いて相当する第２メ
モリ領域を指定する。

【００２９】

【実施例】通信インタフェイス４０（後述する第１、第
２および第３通信インタフェイス３１，３２，３３を総
称して通信インタフェイス４０とする場合がある）を介
した複数のプログラマブルコントローラ４１（以下、Ｐ
Ｃと記す。また、後述する第１、第２および第３ＰＣ３
４，３５，３６を総称してＰＣ４１とする場合がある）
を使用する場合がある。

【００３０】図１は、本発明の一実施例であるデータ伝
送装置３０の電気的構成を示すブロック図である。デー
タ伝送装置３０は、通信インタフェイス４０と接続され
たＰＣ１１が３台、相互にデータ通信可能に接続されて
いる。第１ＰＣ３４には第１データメモリ３７が設置さ
れており、第２ＰＣ３５には第２データメモリ３８が、
第３ＰＣ３６には第３データメモリ３９がそれぞれ設置
されている。データメモリ５１（第１、第２および第３
データメモリ３７，３８，３９を総称する場合はデータ
メモリ５１とする）には、後述する領域記憶テーブル５
５が記憶されるとともに、送受信領域５６が設定されて
いる。第１通信インタフェイス３１には第１通信制御部
４２と第１バッファメモリ４３と第１テーブルメモリ４
４とが設置されており、第２通信インタフェイス３２に
は第２通信制御部４５、第２バッファメモリ４６および
第２テーブルメモリ４７が、第３通信インタフェイス３
３には第３通信制御部４８、第３バッファメモリ４９お
よび第３テーブルメモリ５０がそれぞれ設置されてい
る。

【００３１】ＰＣ４１から他のＰＣ４１へデータを伝送
する場合には、データメモリ５１の送受信領域５６にま
ずデータが書込まれる。書込まれたデータは通信制御部
５２（第１、第２および第３通信制御部４２，４５，４
８を総称して通信制御部５２とする）によってバッファ
メモリ５３（第１、第２および第３バッファメモリ４
３，４６，４９を総称してバッファメモリ５３とする）
に書込まれた後、通信制御部５２によって他のＰＣ４１
へ送信される。受取られたデータは、通信制御部５２に
よってバッファメモリ５３に書込まれた後、データメモ
リ５１の送受信領域５６に書込まれ、必要に応じて読出
される。またテーブルメモリ５４（第１、第２および第
３テーブルメモリ４４，４７，５０を総称してテーブル
メモリ５４とする）には後述する変換テーブル５７がそ
れぞれ記憶される。

【００３２】変換テーブル５７はテーブルメモリ５４毎
に記憶しても良く、またある一つのテーブルメモリ５４
に記憶されており、ＰＣ４１、通信インタフェイス４０
の電源を投入する際に、他のテーブルメモリ５４内に転
送記憶させてもよい。

【００３３】図２は、図１に示されるデータメモリ５１
にそれぞれ記憶される領域記憶テーブル５５を示す図で
あり、図３は図１に示されるテーブルメモリ５４に記憶
される変換テーブル５７を示す図であり、図４は第１テ
ーブルメモリ内に記憶されている第１送受信領域５８と
第１バッファメモリ４３との間でのデータの送受信を説
明する図である。第１送受信領域５８は、第１ＰＣ３４
から送信するデータを記憶する斜線で示す第１記憶領域
５８ａと、第２ＰＣ３５から送信されたデータを記憶す
る第２記憶領域５８ｂと、第３ＰＣ３６から送信された
データを記憶する第３記憶領域５８ｃと、第１ＰＣ３１
から送信するデータを記憶する第４記憶領域５８ｄとを
有している。前述のように本実施例のデータメモリ５１
は第１ＰＣ３４に対応する領域が２つに別れている。

【００３４】図２に示される領域記憶テーブル５５に
は、各ＰＣ４１の番号に対応する先頭アドレスが示され
ている。先頭アドレスとは、送受信領域５６の各ＰＣ４
１に相当する記憶領域の先頭アドレスのことである。第
１ＰＣ３４の先頭アドレスは「０」と「２４」の２カ所
であり、第２ＰＣ３２の先頭アドレスは「８」であり、
第３ＰＣ３３の先頭アドレスは「１６」である。したが
って第１ＰＣ３１に対応する第１記憶領域５８ａの先頭
アドレスは「０」であり、また第１ＰＣ３１に対応する
第４記憶領域５８ｄの先頭アドレスは「２４」であり、
第２ＰＣ３５に対応する第２記憶領域５８ｂの先頭アド
レスは「８」であり、第３ＰＣ３６に対応する第３記憶
領域５８ｃの先頭アドレスは「１６」である。

【００３５】図３に示される変換テーブル５７には、各
ＰＣ４１の番号に対応するイメージオフセットとバイト
数と実メモリ上のオフセットとが示されている。イメー
ジオフセットとは、送受信領域５６からバッファメモリ
５３へデータを送信する際に、記憶領域５６ａ，５６
ｂ，５８ｃ，５８ｄの先頭アドレスが、各ＰＣ４１毎に
定められる先頭アドレスから隔たっているアドレスを示
している。バイト数とは各記憶領域５６ａ，５６ｂ，５
６ｃ，５６ｄに相当するバイト数を示している。実メモ
リ上のオフセットとは、バッファメモリ５３から送受信
領域５６にデータを送信する際に、バッファメモリの各
領域６１ａ，６１ｂ，４３ｂ，４３ｃの先頭アドレスが
移動するバイト数を示している。

【００３６】図４に斜線で示される第１送受信領域５８
の第１記憶領域５８ａと第４記憶領域５８ｄとは、第１
ＰＣ３４からデータを送信する領域である。変換テーブ
ル５７には、第１ＰＣ３４に対応するデータが２種類記
憶されている。第１記憶領域５８ａはイメージオフセッ
トおよび実メモリ上のオフセットが「０」であり、バイ
ト数が「８」である。これに対し、第４記憶領域５８ｄ
はイメージオフセットが「８」、バイト数が「４」、実
メモリ上のオフセットが「１６」である。

【００３７】第１記憶領域５８ａのデータは第１通信制
御部４２によって第１バッファメモリ４３に送信され
る。その際、第１通信制御部４２は、第１ＰＣ３４に対
する記憶領域の先頭アドレスを求める。バッファメモリ
５３では、第１ＰＣ３４のデータから順にデータを記憶
する領域５３ａ，５３ｂ，５３ｃを設けているため、第
１ＰＣ３４のデータの先頭アドレスは「０」である。ま
たイメージオフセットが「０」であるため、先頭アドレ
スに修正は行われない。したがって、第１記憶領域５８
ａのデータは第１バッファメモリ４３の先頭アドレスが
「０」である第１領域４３ａ内の領域６１ａに伝送され
る。

【００３８】第４記憶領域５８ｄのデータは、イメージ
オフセットが「８」であるため、前述の先頭アドレス
「０」から８バイト隔たった先頭アドレスが「８」であ
る増加領域６１ｂに伝送される。

【００３９】第２および第３ＰＣ３５，３６から第１Ｐ
Ｃ３４に送信されるデータは、まず第１バッファメモリ
４３に伝送される。第２ＰＣ３５からのデータは、第１
バッファメモリ４３内の先頭アドレス「１２」から８バ
イトの第２領域４３ｂに伝送され、第３ＰＣ３６からの
データは先頭アドレス「２０」から８バイトの第３領域
４３ｃに伝送される。

【００４０】第２および第３ＰＣ３５，３６から第１バ
ッファメモリ４３に送信されたデータは、第１通信制御
部４２によって第１送受信領域５８に送信される。変換
テーブル５７において第２ＰＣ３５の実メモリ上のオフ
セットは「−４」である。このため、第１通信制御部４
２は、第２領域４３ｂのデータを第２領域４３ｂの先頭
アドレス「１２」から「−４」バイト隔たった先頭アド
レスが「８」である第２記憶領域５８ｂに送信する。

【００４１】第３ＰＣ３６の実メモリ上のオフセットも
また「−４」であるため、第１通信制御部４２は、第３
領域４３ｃのデータを第３領域４３ｃの先頭アドレスを
「２０」から「−４」バイト隔たった先頭アドレスが
「１６」である第３記憶領域５８ｃに送信する。

【００４２】図５は、第２バッファメモリ４６と第２送
受信領域５９とを示す図である。第２送受信領域５９
は、第１ＰＣ３４から送信されたデータを記憶する第１
記憶領域５９ａと、第２ＰＣ３５から送信するデータを
記憶する斜線で示す第２記憶領域５９ｂと、第３ＰＣ３
６から送信されたデータを記憶する第３記憶領域５９ｃ
と第１ＰＣ３４から送信されたデータを記憶する第４記
憶領域５９ｄとを含んでいる。

【００４３】第２記憶領域５９ｂのデータは、第２通信
制御部４５によって第２バッファメモリ４６へ送信され
る。その際、第２通信制御部４３は、第２ＰＣ３５に対
する記憶領域の先頭アドレスを求める。バッファメモリ
５３では、第１ＰＣ３４のデータから順にデータを記憶
する領域５３ａ，５３ｂ，５３ｃを設けているため、第
２ＰＣ３５のデータの前には第１ＰＣ３４のデータが記
憶される。変換テーブル５７には第１ＰＣに相当する領
域のバイト数は「８」と「４」であるため、これらを合
計し、第２ＰＣ３５に対応する送信領域の先頭アドレス
は「１２」となる。また第２ＰＣ３５のイメージオフセ
ットは「０」であるため、先頭アドレスの修正は行われ
ない。したがって第２記憶領域５９ａのデータは第２バ
ッファメモリ４６の先頭アドレスが「１２」である第２
領域４６ｂに送信される。

【００４４】第１および第３ＰＣ３４，３６から第２Ｐ
Ｃ３５に送信されるデータは、まず第２バッファメモリ
４６に伝送される。第１ＰＣ３４からのデータは先頭ア
ドレス「０」から８バイトの領域６１ａと先頭アドレス
「８」から４バイトの増加領域６１ｂからなる第１領域
４６ａに送信され、第３ＰＣ３６からのデータは先頭ア
ドレス「２０」から８バイトの第３領域４６ｃに送信さ
れる。

【００４５】第１ＰＣ３４の領域６１ａのデータは、実
メモリ上のオフセットが「０」であるため、第２送受信
領域５９に送信される際、第２通信制御部４５によって
先頭アドレスが「０」である第１記憶領域５９ａに送信
される。

【００４６】また、第１ＰＣ３４の増加領域６１ｂのデ
ータは、実メモリ上のオフセットが「１６」であるた
め、第２送受信領域５９に送信される際、第２通信制御
部４５によって先頭アドレス「８」から１６バイト隔た
った先頭アドレスが「２４」である第４記憶領域５９ｄ
に送信される。

【００４７】第３領域４６ｃのデータは、第３ＰＣ３６
に対応する実メモリ上のオフセットが「−４」であるた
め、先頭アドレス「２０」から「−４」バイト隔たった
先頭アドレスが「１６」である第３記憶領域５９ｃに送
信される。

【００４８】図６は、第３バッファメモリ４９と第３送
受信領域６０とを示す図である。第３送受信領域６０
は、第１ＰＣ３４から送信されたデータを記憶する第１
記憶領域６０ａと、第２ＰＣ３５から送信されたデータ
を記憶する第２記憶領域６０ｂと、第３ＰＣ３６から送
信するデータを記憶する斜線で示す第３記憶領域６０ｃ
と第１ＰＣ３４から送信されたデータを記憶する第４記
憶領域６０ｄとを含んでいる。

【００４９】第３記憶領域６０ｃのデータは、第３通信
制御部４８によって第３バッファメモリ４９へ送信され
る。その際、第３通信制御部４８は、第３ＰＣ３６に対
する記憶領域の先頭アドレスを求める。バッファメモリ
５３では、第１ＰＣ３４のデータから順にデータを記憶
する領域５３ａ，５３ｂ，５３ｃを設けているため、第
３ＰＣ３６のデータの前には第１および第２ＰＣ３４，
３５のデータが記憶される。変換テーブル５７には第１
ＰＣ３４に相当する領域のバイト数は「８」と「４」で
あり、第２ＰＣ３５に相当する領域のバイト数は「８」
であるため、これらを合計し、第３ＰＣ３６に対応する
送信領域の先頭アドレスは「２０」となる。また第３Ｐ
Ｃ３６のイメージオフセットは「０」であるため、先頭
アドレスの修正は行われない。したがって第３記憶領域
６０ａのデータは第３バッファメモリ４９の先頭アドレ
スが「２０」である第２領域４９ｃに送信される。

【００５０】第１および第２ＰＣ３４，３５から第３Ｐ
Ｃ３６に送信されるデータは、まず第３バッファメモリ
４９に伝送される。第１ＰＣ３４からのデータは先頭ア
ドレス「０」から８バイトの領域６１ａと先頭アドレス
「８」から４バイトの増加領域６１ｂからなる第１領域
４９ａに送信され、第２ＰＣ３５からのデータは先頭ア
ドレス「１２」から８バイトの第２領域４９ｂに送信さ
れる。

【００５１】第１ＰＣ３４の領域６１ａのデータは、実
メモリ上のオフセットが「０」であるため、第３送受信
領域６０に送信される際、第３通信制御部４８によって
先頭アドレスが「０」である第１記憶領域６０ａに送信
される。

【００５２】また、第１ＰＣ３４の増加領域６１ｂのデ
ータは、実メモリ上のオフセットが「１６」であるた
め、第３送受信領域６０に送信される際、第３通信制御
部４５によって先頭アドレス「８」から１６バイト隔た
った先頭アドレスが「２４」である第４記憶領域６０ｄ
に送信される。

【００５３】第２領域４９ｂのデータは、第２ＰＣ３５
に対応する実メモリ上のオフセットが「−４」であるた
め、先頭アドレス「１６」から−４バイト隔たった先頭
アドレスが「１２」である第３記憶領域６０ｂに送信さ
れる。

【００５４】図７は、バッファメモリ５３間のデータの
送受信を説明する図である。バッファメモリ５３は領域
６１ａと増加領域６１ｂとからなる第１領域５３ａと第
２領域５３ｂと第３領域５３ｃとを含んで構成されてい
る。第１領域５３ａにかかわるデータは第１バッファメ
モリ４３の第１領域４３ａから第２および第３バッファ
メモリ４６，４９の第１領域４６ａ，４９ａに送信され
る。

【００５５】第２領域５３ｂにかかわるデータは第２バ
ッファメモリ４６の第２領域４６ｂから第１および第３
バッファメモリ４３，４９の第２領域４３ｂ，４９ｂに
送信され、第３領域５３ｃにかかわるデータは第３バッ
ファメモリ４９の第３領域４９ｃから第１および第２バ
ッファメモリ４３，４６の第３領域４３ｃ，４６ｃに送
信される。

【００５６】以上のように本実施例によれば、データメ
モリ５１内の送受信領域５６には各ＰＣ４１に対応する
記憶領域５６ａ，５６ｂ，５６ｃ，５６ｄをＰＣ４１毎
に隣接させることなく複数設置することが可能である。
したがってＰＣ４１に対応する記憶領域５６ａ，５６
ｂ，５６ｃ，５６ｄが増加する場合には送受信領域５６
の最終アドレスの後に追加すればよく、予め定められて
いるアドレスを変更する必要がない。このため、従来の
ように各ＰＣ４１内のプログラム内のアドレスを変更す
ることなく、新たに追加された記憶領域５６ａ，５６
ｂ，５６ｃ，５６ｄにかかわるプログラムのみを追加す
ればよく、記憶領域５６ａ，５６ｂ，５６ｃ，５６ｄの
変更を容易に行うことができる。

【００５７】図８は、本発明の他の実施例を示す図であ
る。図８（１）は領域記憶テーブル５５ａを示してお
り、図８（２）は変換テーブル５７ａを示している。図
１に示されるデータ伝送装置３０において、ＰＣ４１毎
に１つの記憶領域５６ａ，５６ｂ，５６ｃが定められて
いる場合には領域記憶テーブル５５ａおよび変換テーブ
ル５７ａはＰＣ４１毎に各値が１つずつ記憶されてい
る。またこの場合、イメージオフセットおよび実メモリ
上のオフセットの値は０となる。本実施例においても前
述と同様の通信が行われる。

【００５８】以上の実施例においては、３台のＰＣ４１
を用いたデータ伝送装置３０について説明したけれど
も、ＰＣ４１の台数はこれに限られるものではなく、２
台でもよく、また４台以上でもよい。また本実施例では
第１ＰＣ３４の記憶領域５８ａ，５８ｄが複数の場合に
ついて説明したけれども、第１ＰＣ３４には限らず、ど
のＰＣ４１の領域５８ａ，５８ｂ，５８ｃ，５８ｄを増
加してもよく、また増加領域数も２以上でもよい。また
本発明の実施対象はＰＣに限定されず、データ伝送を行
う任意の装置に関して実施されるものである。

【００５９】

【発明の効果】以上のように本発明によれば、データメ
モリに設定された第１メモリ領域のデータ容量と、各端
末装置毎の複数の第１メモリ領域間の第１間隔量と、伝
送メモリに設置される第２メモリ領域の各端末装置毎の
複数の第２メモリ領域の一方が他方の第２メモリ領域の
先頭アドレスから隔たる第２間隔量とを各端末毎に記憶
する変換データメモリを有しており、変換データメモリ
の記憶内容に基づいてデータメモリと伝送メモリとの間
のデータの送受信が、制御手段によって行われる。第１
メモリ領域のデータ容量を変更するためには、変換デー
タメモリの記憶内容を変更すればよく、容易にデータ容
量の変更を行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるデータ伝送装置３０の
電気的構成を示すブロック図である。

【図２】図１に示されるデータメモリ５１に記憶される
領域記憶テーブル５５を示す図である。

【図３】図１に示されるテーブルメモリ５４に記憶され
る変換テーブル５７を示す図である。

【図４】第１バッファメモリ４３および第１送受信領域
５８を示す図である。

【図５】第２バッファメモリ４６および第２送受信領域
５９を示す図である。

【図６】第３バッファメモリ４９および第３送受信領域
６０を示す図である。

【図７】バッファメモリ５３間の送受信を説明する図で
ある。

【図８】本発明の他の実施例を説明する図である。

【図９】従来のデータ伝送装置２８の電気的構成を示す
ブロック図である。

【図１０】図９に示されるデータメモリ１８に記憶され
る領域記憶テーブル２１を示す図である。

【図１１】送受信領域２２を示す図である。

【図１２】第３ＰＣ６の第３バッファメモリ１７と第３
送受信領域２５との間の送受信について説明する図であ
る。

【図１３】従来例のバッファメモリ２０間の送受信を説
明する図である。

【図１４】図１０に示される領域記憶テーブル２１を変
更した領域記憶テーブル２１ａを示す図である。

【図１５】送受信領域２２と、送受信領域２２の第１記
憶領域２２ａを増加した送受信領域２６とを示す図であ
る。

【符号の説明】

３０データ伝送装置４１プログラマブルコントローラ５１データメモリ５３バッファメモリ５４テーブルメモリ５５領域記憶テーブル５６送受信領域５７変換テーブル６１ａ領域６１ｂ増加領域

Claims

【特許請求の範囲】

【請求項１】複数の端末装置を含んでなるデータ伝送
装置において、各端末装置は、送信／受信されるデータを記憶し、各端
末装置に対応する１または複数の第１メモリ領域が設定
されるデータメモリと、前記複数の端末装置に亘り、予め定められた順序に従っ
て、送信／受信されるデータを記憶し、各端末装置に対
応する１または複数の第２メモリ領域が設定される伝送
メモリと、前記各第１メモリ領域のデータ容量と、データメモリに
おける各端末装置毎の複数の第１メモリ領域間のアドレ
ス差を示す第１間隔量と、伝送メモリにおける各端末装
置毎の複数の第２メモリ領域の一方が他方の第２メモリ
領域の先頭アドレスから隔たる第２間隔量とを、各端末
装置毎に記憶する変換データメモリと、変換データメモリの記憶内容に基づいて、データメモリ
と伝送メモリとの間のデータの送受信を制御する制御手
段とを含むことを特徴とするデータ伝送装置。