JPH05341747A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】コプロセッサおよびデュアルポートメモリを使
用した高解像度ディスプレイコントローラとの互換性維
持、およびコストの低減を実現する。 【構成】ダイナミックＲＡＭから構成されるシングルポ
ートの画像メモリ３０を使用しているので、大容量の画
像メモリを比較的低価格で実現できる。また、描画用の
コプロセッサを持たずに、ＣＰＵ１からの描画処理内容
を指定する各種パラメタが設定されるコプロセッサレジ
スタ１３１のみを備えている。そして、このコプロセッ
サレジスタ１３１のパラメタにしたがった描画処理を、
ＣＰＵ１に実行させることにより、レジスタレベルで従
来のものとの互換性を維持できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はポータブルコンピュー
タの表示制御装置に関する。

【０００２】

【従来の技術】最近、ＸＧＡ（ｅＸｔｅｎｄｅｄ Ｇｒ
ａｐｈｉｃｓ Ａｒｒａｙ）仕様等の高解像度グラフィ
クスディスプレイコントローラが種々開発されている。
この種のディスプレイコントローラは、画像メモリにデ
ュアルポートメモリを使用している。デュアルポートの
画像メモリを使用すると、画面リフレッシュと同時に描
画を行なうことができ、描画処理性能を飛躍的に向上さ
せることができる。描画処理の機能は、ディスプレイコ
ントローラ内の専用のコプロセッサによって提供され
る。このコプロセッサを使用すると、システムのホスト
ＣＰＵは描画のためのパラメタを設定するだけで、実際
の描画処理を行なう必要がなくなるため、システムの性
能向上を図ることができる。

【０００３】ところで、高解像度のグラフィクス表示を
実現するためにはかなり大きな記憶容量を持つ画像メモ
リが必要になる。このため、前述のように画像メモリを
デュアルポートメモリで実現すると、ディスプレイコン
トローラのコストが著しく増大することになる。ディス
プレイコントローラのコスト増大はポータブルコンピュ
ータの価格にも大きく影響するので、このようなディス
プレイコントローラのコスト増大は好ましくない。

【０００４】

【発明が解決しようとする課題】従来では、コプロセッ
サおよびデュアルポートメモリを使用しているので描画
処理性能の向上は図れるものの、コストの増大を招く欠
点があった。

【０００５】この発明はこのような点に鑑みてなされた
もので、コプロセッサおよびデュアルポートメモリを使
用した従来の高解像度ディスプレイコントローラとの互
換性を維持し、しかも低コストの表示制御装置を提供す
ることを目的とする。

【０００６】

【課題を解決するための手段および作用】この発明は、
コンピュータシステムの表示制御装置において、描画お
よび表示画面リフレッシュのための描画データの読み出
しが同一のデータ入出力ポートを介して行なわれるシン
グルポートの画像メモリと、この画像メモリに対する描
画処理内容を指定する各種パラメタが前記コンピュータ
システムのＣＰＵによって書き込まれるレジスタと、描
画処理の起動指令を示すパラメタが前記コンピュータシ
ステムのＣＰＵによって前記レジスタに書き込まれた
際、前記レジスタに書き込まれているパラメタに従った
描画処理が前記ＣＰＵによって実行されるように前記Ｃ
ＰＵに対して割り込み要求を発行する手段とを具備する
ことを特徴とする。

【０００７】この表示制御装置においては、例えばダイ
ナミックＲＡＭから構成されるシングルポートの画像メ
モリが使用されているので、大容量の画像メモリを比較
的低価格で実現できる。また、シングルポート画像メモ
リを使用すると、画面リフレッシュのためにメモリ書き
込みが制限されてしまいコプロセッサを持っていても描
画性能は向上されないので、この表示制御装置では、コ
プロセッサを持たずに、ＣＰＵからの描画処理内容を指
定する各種パラメタが設定されるレジスタのみを備え、
その各種パラメタにしたがって描画処理をＣＰＵに実行
させるようにしている。このため、コプロセッサを持つ
従来のディスプレイコントローラとの互換性を、コプロ
セッサを持つことなく維持することができ、非常に安価
でしかも利便性の高い表示制御装置を提供できる。

【０００８】

【実施例】以下、図面を参照して、この発明の実施例を
説明する。

【０００９】図１にはこの発明の一実施例に係わる表示
制御装置の全体の構成が示されている。この表示制御シ
ステム４は、例えば、１０２４×７６８ドット、２５６
色同時表示の表示モードを持つＸＧＡ（ eＸtended Ｇ
raphics Ａrray）仕様の表示制御システムであり、ポ
ータブルコンピュータのシステムバス３に接続される。
この表示制御システム４は、ポータブルコンピュータ本
体に標準装備されるフラットパネルディスプレイ４０お
よびオプション接続されるカラーＣＲＴディスプレイ５
０双方に対する表示制御を行なう。

【００１０】表示制御システム４には、ディスプレイコ
ントローラ１０、シングルポート画像メモリ（ＶＲＡ
Ｍ）３０、およびＤＡＣ（Ｄ／Ａコンバータ）３５が設
けられている。これらディスプレイコントローラ１０、
シングルポート画像メモリ（ＶＲＡＭ）３０、およびＤ
ＡＣ３５は、図示しない回路基板上に搭載されている。

【００１１】ディスプレイコントローラ１０はゲートア
レイによって実現されるＬＳＩであり、この表示制御シ
ステム４の主要部を成す。このディスプレイコントロー
ラ１０は、ＣＰＵ１からの指示に従い、シングルポート
画像メモリ（ＶＲＡＭ）３０およびＤＡＣ３５を利用し
て、フラットパネルディスプレイ４０およびカラーＣＲ
Ｔディスプレイ５０に対する表示制御を実行する。

【００１２】シングルポート画像メモリ（ＶＲＡＭ）３
０は、複数のダイナミックＲＡＭから構成されており、
１Ｍバイト乃至４Ｍバイトの記憶容量を有している。こ
のシングルポート画像メモリ（ＶＲＡＭ）３０には、フ
ラットパネルディスプレイ４０またはカラーＣＲＴディ
スプレイ５０に表示するための表示データが描画され
る。

【００１３】この場合、ＸＧＡ仕様に適合したアプリケ
ーションプログラム等で作成されたＸＧＡ仕様の描画デ
ータは、パックドピクセル方式によってシングルポート
画像メモリ（ＶＲＡＭ）３０に格納される。このパック
ドピクセル方式は、メモリ上の連続するビットで１画素
を表す色情報マッピング形式であり、例えば、１画素を
１，２，４，８，または１６ビットで表す方式が採用さ
れている。一方、ＶＧＡ仕様の描画データは、ＶＧＡ仕
様に適合した従来のアプリケーションプログラム等で作
成されるものであり、メモリプレーン方式によってシン
グルポート画像メモリ（ＶＲＡＭ）３０に描画される。
このメモリプレーン方式は、メモリ領域を同一アドレス
で指定される複数のプレーンに分割し、これらプレーン
に各画素の色情報を割り当てる方式である。例えば、４
プレーンを持つ場合には、１画素は、各プレーン毎に１
ビットづつの合計４ビットのデータによって表現され
る。

【００１４】また、シングルポート画像メモリ（ＶＲＡ
Ｍ）３０には、テキストデータも格納される。１文字分
のテキストデータは、ＸＧＡ、ＶＧＡのどちらの仕様に
おいても，８ビットのコードと８ビットのアトリビュー
トからなる合計２バイトのサイズを持つ。アトリビュー
トは、フォアグランドの色を指定する４ビットデータと
バックグランドの色を指定する４ビットデータから構成
されている。

【００１５】ＤＡＣ３５は、ディスプレイコントローラ
１０によって生成されたＣＲＴビデオデータをアナログ
Ｒ，Ｇ，Ｂ信号に変換してＣＲＴディスプレイ５０に供
給する。

【００１６】ディスプレイコントローラ１０は、レジス
タ制御回路１１、システムバスインターフェース１２、
コプロセッサエミュレーション回路１３、メモリデータ
バス制御回路１４、ＣＲＴコントローラ（ＣＲＴＣ）１
５、メモリアドレスバス制御回路１６、メモリ制御回路
１８、スプライトメモリ１９、シリアライザ２０、ラッ
チ回路２１、フォアグランド／バックグランドマルチプ
レクサ２２、グラフィック／テキストマルチプレクサ２
３、カラーパレット２４、スプライトカラーレジスタ２
５、ＣＲＴビデオマルチプレクサ２６、スプライト制御
回路２７、およびフラットパネルエミュレーション回路
２８から構成されている。

【００１７】レジスタ制御回路１１は、システムバスス
ンターフェース１２を介してシステムバス３からのアド
レスおよびデータを受けとり、アドレスのデコード、お
よびそのデコード結果によって指定される各種レジスタ
に対するリード／ライト制御を行なう。システムバスイ
ンターフェース１２は、システムバス３を介してホスト
システムとのインターフェース制御を行なうものであ
り、ＩＳＡ、ＥＩＳＡ、マイクロチャネル、ローカルバ
ス等の各種仕様に適合したバスインターフェースをサポ
ートする。

【００１８】コプロセッサエミュレーション回路１３
は、コプロセッサによる描画機能をＣＰＵ１の処理にエ
ミュレーションするためのものであり、描画処理内容を
指定する各種パラメタが格納されるコプロセッサレジス
タ１３１と、割り込み制御回路１３２のみを備え、描画
用のコプロセッサは備えてない。コプロセッサレジスタ
１３１は、レジスタ制御回路１１を介してＣＰＵ１によ
ってリード／ライトされる。割り込み制御回路１３２
は、描画処理の起動指令を示すパラメタがＣＰＵ１によ
ってコプロセッサレジスタ１３１に書き込まれた際に、
ＣＰＵ１の割り込み処理ルーチンを起動するための割り
込み要求ＩＲＱを発行する。ＣＰＵ１の割り込み処理ル
ーチンにおいては、ＣＰＵ１はコプロセッサレジスタ１
３１のパラレタをリードし、そのパラレタにしたがった
描画処理を実行する。このコプロセッサエミュレーショ
ン回路１３の機能は、この発明の特徴とする部分であ
り、その詳細については図２を参照して後述する。

【００１９】メモリデータバス制御回路１４は、シング
ルポート画像メモリ（ＶＲＡＭ）３０のデータバスを制
御するためのものであり、ソース、パターン、マスク、
デストの４マップのデータをページモードによってまと
めてアクセスするためのバッファを備えている。このバ
ッファは、ライトデータバッファの機能も兼ねる。

【００２０】ＣＲＴコントローラ１５は、ＸＧＡ仕様に
合った高解像度（例えば、１０２４×７６８ドット）で
フラットパネルディスプレイ４０またはＣＲＴディスプ
レイ５０に画面表示を行うための各種表示タイミング信
号（水平同期信号、垂直同期信号等）を発生するＸＧＡ
用のＣＲＴＣと、ＶＧＡ仕様に合った中解像度（例え
ば、６４０×４６０ドット）でフラットパネルディスプ
レイ４０またはＣＲＴディスプレイ５０に画面表示を行
うための各種表示タイミング信号（水平同期信号、垂直
同期信号等）を発生するＶＧＡ用のＣＲＴＣを備えてい
る。これら表示タイミング信号は、ＣＲＴコントローラ
１５に設けられている水平／垂直カウンタを利用して生
成される。また、ＣＲＴコントローラ１５は、ＸＧＡま
たはＶＧＡ用の表示タイミングに同期してその表示対象
位置に対応した表示画面上の座標位置をピクセル単位で
示すＸ−Ｙのピクセルアドレスや、シングルポート画像
メモリ（ＶＲＡＭ）３０から画面表示すべき描画データ
を読み出すための表示アドレスを生成する。

【００２１】メモリアドレスバス制御回路１６は、シス
テムバスインターフェース１２を介して供給されるＣＰ
Ｕ１からのアドレス、ＣＲＴＣコントローラからのアド
レスを選択して、シングルポート画像メモリ（ＶＲＡ
Ｍ）３０に供給する。メモリ制御回路１８は、シングル
ポート画像メモリ（ＶＲＡＭ）３０をリード／ライトア
クセスするための各種制御信号（Ｃｏｎｔ）を発生す
る。また、メモリ制御回路１８は、スプライトメモリ１
９のアクセス制御と、スプライト表示タイミング制御を
行なう。

【００２２】スプライトメモリ１９には、グラフィック
モードではスプライトデータ、テキストモードではフォ
ントが書き込まれる。この場合、スプライトデータは１
つだけでなく、複数例えば４つのスプライトデータがス
プライトメモリ１９に書き込まれる。テキストモードで
は、シングルポート画像メモリ（ＶＲＡＭ）３０から読
み出されたテキストデータのコードがインデックスとし
てスプライトメモリ１９に供給され、そのコードに対応
するフォントが読み出される。このスプライトメモリ１
９は８Ｋバイトの記憶容量を有している。各スプライト
データは１Ｋバイトであるので、グラフィックモードで
はその内の４Ｋバイト（１Ｋバイト×４）がスプライト
データの格納領域に使用される。

【００２３】シリアライザ２０は、複数画素分のパラレ
ルなピクセルデータをピクセル単位（シリアル）に変換
するパラレル／シリアル変換回路であり、グラフィック
モードではシングルポート画像メモリ（ＶＲＡＭ）３０
から読み出されるメモリデータとスプライトメモリ１９
から読み出されるスプライトデータをそれぞれパラレル
／シリアル変換し、テキストモードではスプライトメモ
リ１９から読み出されるフォントデータをパラレル／シ
リアル変換する。

【００２４】ラッチ回路２１は、コードデータからフォ
ントデータへの変換の遅れ時間だけアトリビュートの出
力タイミングを遅延させるためのものであり、テキスト
モードにおいてシングルポート画像メモリ（ＶＲＡＭ）
３０から読み出されるテキストデータのアトリビュート
を保持する。フォアグランド／バックグランドマルチプ
レクサ２２は、テキストモードにおいてアトリビュート
のフォアグランド色（前面色）／バックグランド色（背
景色）の一方を選択する。この選択は、シリアライザ２
０から出力されるフォントデータの値“１”（フォアグ
ランド），“０”（バックグランド）によって制御され
る。グラフイック／テキストマルチプレクサ２３は、グ
ラフイックモードとテキストモードの切替えを行なうた
めのものであり、グラフイックモードにおいてはシリア
ライザ２０から出力されるメモリデータを選択し、テキ
ストモードにおいてはフォアグランド／バックグランド
マルチプレクサ２２の出力を選択する。

【００２５】カラーパレット制御回路２４は、グラフィ
ックまたはテキストデータの色変換を行なってビデオデ
ータを生成するためのものである。このカラーパレット
制御回路２４は、２段構成のカラーパレットテーブルを
備えている。第１のカラーパレットテーブルは、１６個
のカラーパレットレジスタから構成されている。各カラ
ーパレットレジスタには、６ビットのカラーパレットデ
ータが格納されている。第２のカラーパレットテーブル
は、２５６個のカラーパレットレジスタから構成されて
いる。各カラーパレットレジスタには、Ｒ，Ｇ，Ｂそれ
ぞれ６ビットから構成される１８ビットのカラーデータ
が格納されている。

【００２６】グラフィックモードにおいては、８ビット
／ピクセルのＸＧＡ仕様のメモリデータは、第１のカラ
ーパレットテーブルを介さずに、第２のカラーパレット
テーブルに直接送られ、そこでＲ，Ｇ，Ｂそれぞれ６ビ
ットから構成されるカラーデータに変換される。また、
４ビット／ピクセルのＶＧＡ仕様のメモリデータは、ま
ず第１のカラーパレットテーブルに送られ、そこで６ビ
ットのカラーデータに変換されて出力される。そして、
この６ビットのカラーデータには、カラーパレット制御
回路１９内蔵のカラー選択レジスタから出力される２ビ
ットデータが加えられ、これにより合計８ビットのカラ
ーデータとなる。この後、その８ビットのカラーデータ
は、第２のカラーパレットテーブルに送られ、そこで
Ｒ，Ｇ，Ｂそれぞれ６ビットから構成されるカラーデー
タに変換される。

【００２７】一方、テキストモードにおいては、ＸＧ
Ａ，ＶＧＡどちらの仕様のテキストデータも、第１およ
び第２の２段のカラーパレットテーブルを介して、Ｒ，
Ｇ，Ｂそれぞれ６ビットから構成されるカラーデータに
変換される。

【００２８】また、ＸＧＡのグラフィクスモードにおい
ては、１画素が１６ビットから構成されるダイレクトカ
ラモードがあり、この場合には、その１６ビット／ピク
セルのメモリデータは、カラーパレット制御回路２４を
介さずに、ＣＲＴビデオマルチプレクサ２６に直接供給
される。

【００２９】スプライトカラーレジスタ２５は、スプラ
イト表示色を指定する。このスプライトカラーレジスタ
２５には、８個のスプライトカラーレジスタが設けられ
ている。４つのスプライトデータ毎に２つのスプライト
カラーレジスタが割り当てられる。ＣＲＴビデオマルチ
プレクス演算回路２６は、ＣＲＴビデオ表示出力を選択
するものであり、カラーパレット制御回路２４の出力、
またはシリアライザ２０からのダイレクトカラー出力の
選択、さらにはスプライト表示のビデオ切替えおよび演
算を行なう。スプライト制御回路２７は、シリアライザ
２０によってパラレル／シリアル変換されたスプライト
データに従ってＣＲＴビデオマルチプレクス演算回路２
６を制御し、スプライト表示時のビデオ切替え制御を行
なう。フラットパネルエミュレーション回路２８は、Ｃ
ＲＴビデオ出力を変換してフラットパネルディスプレイ
４０用のフラットビデオデータを生成する。次に、図
２、図３を参照して、この発明の特徴とするコプロセッ
サエミュレーション回路１３の機能を説明する。

【００３０】コプロセッサレジスタ１３１には、ＣＰＵ
１から指定される描画処理、例えば画素のブロック転
送、線描画、領域の塗りつぶし、画素間の論理／算術演
算、画面の切り出し、マップのマスク等の処理を指定す
るための各種パラメタを保持するために、マッピングさ
れた複数のレジスタタが存在する。これらレジスタの内
には描画処理の起動指令を示すパラメタが書き込まれる
ものがあり、このレジスタに起動指令を示すパラメタが
書き込まれると、割り込み制御回路１３２によってＣＰ
Ｕ１への割り込み要求ＩＲＱが発行される。

【００３１】ＣＰＵ１とディスプレイコントローラ１０
間のデータの流れは、図３の通りである。すなわち、Ｃ
ＰＵ１は、ＸＧＡ仕様に適合したアプリケーションプロ
グラムの実行によって、ディスプレイコントローラ１０
のコプロセッサレジスタ１３１に描画のための各種パラ
メタの設定を行なう（Ｐ１）。そして、そのコプロセッ
サレジスタ１３に対して描画の起動指令を示すパラメタ
が書き込まれると（Ｐ２）、割り込み制御回路１３２は
割り込み要求信号（ＩＲＱ）を生成し、それをＣＰＵ１
に供給する（Ｐ３）。

【００３２】この割り込み要求に応答して、ＣＰＵ１は
割り込み処理ルーチンを起動し、その割り込み処理ルー
チン内のエミュレーションプログラムを実行する。この
エミュレーションプログラムは、ＸＧＡ使用のコプロセ
ッサが実行する描画機能に相当する描画処理をソフトウ
ェア的に実行するためのものである。このエミュレーシ
ョンプログラムを実行すると、ＣＰＵ１は、まずコプロ
セッサレジスタ１３１に設定されているパラレタをリー
ドして、そのパラメタの内容を解析する。そして、指定
された描画をシングルポート画像メモリ（ＶＲＡＭ）３
０に対して実行する。

【００３３】以上のように、この実施例においては、ダ
イナミックＲＡＭから構成されるシングルポートの画像
メモリ３０を使用しているので、大容量の画像メモリを
比較的低価格で実現できる。また、そのシングルポート
画像メモリ３０を使用すると、画面リフレッシュのため
にメモリ書き込みが制限されてしまいコプロセッサを持
っていても描画性能は向上されない点に着目し、このデ
ィスプレイコントローラ１０では、描画用のコプロセッ
サを持たずに、ＣＰＵ１からの描画処理内容を指定する
各種パラメタが設定されるコプロセッサレジスタ１３１
のみを備えている。そして、このコプロセッサレジスタ
１３１のパラメタにしたがった描画処理をＣＰＵ１に実
行させることによって、レジスタレベルで従来のものと
の互換性を維持している。したがって、コプロセッサを
持つ従来のディスプレイコントローラとの互換性を、コ
プロセッサを持つことなく維持することができ、非常に
安価でしかも利便性の高い表示制御装置を提供できる。

【００３４】

【発明の効果】以上のように、この発明によれば、生成
したビデオデータを読み込んでそれをホストＣＰＵに転
送できるようになり、低価格でしかも十分に高速にビデ
オデータの性能評価を行なうことが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わる表示制御装置全体
の構成を示すブロック図。

【図２】同実施例のコプロセサエミュレーション機能に
係わる構成を抽出して示す図。

【図３】同実施例のコプロセサエミュレーション機能に
おけるデータの流れを説明するための図。

【符号の説明】

１…ＣＰＵ、４…表示制御システム、１０…ディスプレ
イコントローラ、１３…コプロセッサエミュレーション
回路、３０…シングルポート画像メモリ、１３１…コプ
ロセッサレジスタ、１３２…割り込み制御回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 コンピュータシステムの表示制御装置に
   おいて、 描画および表示画面リフレッシュのための描画データの
   読み出しが同一のデータ入出力ポートを介して行なわれ
   るシングルポートの画像メモリと、 この画像メモリに対する描画処理内容を指定する各種パ
   ラメタが前記コンピュータシステムのＣＰＵによって書
   き込まれるレジスタと、 描画処理の起動指令を示すパラメタが前記コンピュータ
   システムのＣＰＵによって前記レジスタに書き込まれた
   際、前記レジスタに書き込まれているパラメタに従った
   描画処理が前記ＣＰＵによって実行されるように前記Ｃ
   ＰＵに対して割り込み要求を発行する手段とを具備する
   ことを特徴とする表示制御装置。