JPH05341755A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】複数種のスプライトを高速に切替え表示する。 【構成】複数のスプライトデータがスプライトメモリ１
９に格納されており、スプライトバッファナンバレジス
タ２０１によって指定されたスプライトデータがスプラ
イトメモリ１９から読み出される。このため、スプライ
トメモリ１９を書き替える事なく、スプライトバッファ
ナンバレジスタ２０１の値を変えるだけで画面表示され
るスプライトを切り替えることができる。さらに、各ス
プライトデータ毎に複数のスプライトカラーレジスタ３
０１Ａ，３０１Ｂが設けられているので、各スプライト
データ毎に固有の色を設定することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はポータブルコンピュー
タの表示制御装置に関し、特にスプライト機能を持つ表
示制御装置に関する。

【０００２】

【従来の技術】一般に、ＸＧＡ（ｅＸｔｅｎｄｅｄ Ｇ
ｒａｐｈｉｃｓ Ａｒｒａｙ）仕様の高解像度のグラフ
ィクスディスプレイコントローラは、グラフィクスモー
ドでのスプライト機能を有している。このスプライト機
能はハードウェアによって提供されるものであり、画像
メモリの内容を変更せずに、グラフィクスカーソルを画
面表示することができる。通常、スプライトの大きさ
は、最大で６４×６４画素であり、１画素当り２ビット
のデータから構成されている。このため、スプライト機
能を実現するためには、１Ｋバイトのバッファが必要と
なる。

【０００３】この１Ｋバイトのメモリ空間は、ディスプ
レイコントローラ内に設けられたフォントデータ格納用
のメモリ上に実現されている。このフォントデータ格納
用メモリは、４Ｋ〜８Ｋバイト程度の大きさを有してい
る。グラフィクスモードにおいては、フォントデータは
使用されない。このため、グラフィクスモードでは、８
Ｋバイトのメモリの内の１Ｋバイトだけがスプライトデ
ータ格納のために使用され、残り７Ｋバイトは空き領域
になる。

【０００４】スプライト機能を持つ従来のディスプレイ
コントローラを図４に示す。図４において、画像メモリ
（ＶＲＡＭ）１０１、シリアライザ１０２、カラーパレ
ット１０３、およびＤＡＣ１０５は、描画データからカ
ラービデオ信号を生成するためのものであり、また、マ
ルチプレクス演算回路１０４、スプライトメモリ１０
６、スプライト制御回路１０７、スプライトカラーレジ
スタ１０８，１０９はスプライト機能を提供するための
ものである。

【０００５】スプライトメモリ１０６は、４Ｋバイト
（４Ｋ×８ビット）のスタティックＲＡＭから構成され
ている。グラフィクスモードに於いては、スプライトメ
モリ１０６の４Ｋバイトの内の１Ｋバイトが使用され
て、そこにスプライトデータが格納される。また、テキ
ストモードでは、スプライトデータの代わりに、フォン
トデータが格納される。スプライト制御回路１０７は、
スプライトデータをスプライトメモリ１０６に書き込む
ための制御と、スプライトデータをスプライトメモリ１
０６から読み出す制御を行なう。スプライトカラーレジ
スタ１０８、１０９はそれぞれスプライトデータの色を
規定するためのものであり、２種類のスプライトカラー
を指定するために選択的に利用される。マルチプレクス
演算回路１０４は、スプライト表示の際にカラーレジス
タ１０８、１０９の一方を選択すると共に、選択したス
プライトカラーデータとカラーパレット１０３のグラフ
ィクスデータ出力を融合するための演算を行なう。

【０００６】このように構成される従来のディスプレイ
コントローラにおいては、例えばカーソル図形が描画さ
れた６４×６４画素のスプライトデータをスプライトメ
モリ１０６に書き込むことにより、そのカーソル図形を
グラフィック画面の任意の位置にオバーレイ表示するこ
とができる。

【０００７】しかしながら、従来のディスプレイコント
ローラにおいては、１つのスプライトしかサポートされ
てない。このため、別のカーソル図形を使用する場合に
は、スプライトデータを書き替える必要がある。スプラ
イトデータの書き替えは、スプライトメモリ１０６に新
たなスプライトデータを転送することによって行なわれ
る。従って、複数種のスプライトを切替えて使用したい
場合には、その都度スプライトメモリ１０６にスプライ
トデータを転送することが必要となり、スプライトの切
替え時間がかかるという問題が生じる。

【０００８】

【発明が解決しようとする課題】従来では、複数種のス
プライトを切替えて使用する場合にはその都度スプライ
トメモリを書き替えることが必要とされ、スプライト切
替えに時間がかかる欠点があった。

【０００９】この発明はこのような点に鑑みてなされた
もので、スプライトメモリを書き替える事なく画面表示
されるスプライトを切り替えられるようにし、複数種の
スプライトを高速に切替え表示することができる表示制
御装置を提供することを目的とする。

【００１０】

【課題を解決するための手段および作用】この発明によ
る表示制御装置は、所定サイズの画像イメージを示す複
数のスプライトデータが格納されるスプライトメモリ
と、前記複数のスプライトデータの中で使用するスプラ
イトデータの番号を指定するスプライト番号指定手段
と、このスプライト番号指定手段で指定されたスプライ
トデータを前記スプライトメモリから読み出す手段と、
スプライトデータの色を指定するスプライトカラーデー
タがそれぞれ格納される複数のスプライトカラーレジス
タと、前記読み出されたスプライトデータに基づいて前
記複数のスプライトカラーレジスタの１つを選択する手
段と、前記読み出されたスプライトデータが前記選択さ
れたスプライトカラーレジスタによって指定される色で
グラフィクス画面上に表示されるように、前記選択され
たスプライトカラーデータとグラフィクスカラーデータ
とを融合して出力する手段とを具備することを第１の特
徴とする。

【００１１】この表示制御装置においては、複数のスプ
ライトデータがスプライトメモリに格納されており、そ
のスプライトデータを選択的に読み出して使用すること
ができる。このため、スプライトメモリを書き替える事
なく画面表示されるスプライトを切り替えられるように
なり、複数種のスプライトを高速に切替え表示すること
ができる。

【００１２】また、この発明の表示制御装置は、所定サ
イズの画像イメージを示す複数のスプライトデータが格
納されるスプライトメモリと、前記複数のスプライトデ
ータの中で使用するスプライトデータの番号を指定する
スプライト番号指定手段と、このスプライト番号指定手
段で指定されたスプライトデータを前記スプライトメモ
リから読み出す手段と、スプライトデータの色を指定す
るスプライトカラーデータがそれぞれ格納される複数の
スプライトカラーレジスタを１組とし、前記複数のスプ
ライトデータそれぞれに対応して設けられた複数組のス
プライトカラーレジスタと、前記スプライト番号指定手
段で指定されたスプライトデータの番号に応じて、その
指定されたスプライトデータに対応する１組のスプライ
トカラーレジスタを選択する手段と、前記読み出された
スプライトデータに基づいて、前記選択された１組のス
プライトカラーレジスタの中の１つのスプライトカラー
レジスタを選択する手段と、前記読み出されたスプライ
トデータが前記選択されたスプライトカラーレジスタに
よって指定される色でグラフィクス画面上に表示される
ように、前記選択されたスプライトカラーデータとグラ
フィクスカラーデータとを融合する手段とを具備するこ
とを第２の特徴とする。

【００１３】この表示制御装置においては、スプライト
メモリを書き替える事なく画面表示されるスプライトを
切り替えられ、しかも各スプライトデータ毎に複数のス
プライトカラーレジスタが設けられているので、各スプ
ライトデータ毎に固有の色を設定することが可能とな
る。

【００１４】

【実施例】以下、図面を参照して、この発明の実施例を
説明する。

【００１５】図１にはこの発明の一実施例に係わる表示
制御装置の全体の構成が示されている。この表示制御シ
ステム４は、例えば、１０２４×７６８ドット、２５６
色同時表示の表示モードを持つＸＧＡ（ eＸtended Ｇ
raphics Ａrray）仕様の表示制御システムであり、ポ
ータブルコンピュータのシステムバス３に接続される。
この表示制御システム４は、ポータブルコンピュータ本
体に標準装備されるフラットパネルディスプレイ４０お
よびオプション接続されるカラーＣＲＴディスプレイ５
０双方に対する表示制御を行なう。

【００１６】表示制御システム４には、ディスプレイコ
ントローラ１０、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０、およびＤＡＣ（Ｄ／Ａコンバータ）３５が設
けられている。これらディスプレイコントローラ１０、
デュアルポート画像メモリ（ＶＲＡＭ）３０、およびＤ
ＡＣ３５は、図示しない回路基板上に搭載されている。

【００１７】ディスプレイコントローラ１０はゲートア
レイによって実現されるＬＳＩであり、この表示制御シ
ステム４の主要部を成す。このディスプレイコントロー
ラ１０は、ＣＰＵ１からの指示に従い、デュアルポート
画像メモリ（ＶＲＡＭ）３０およびＤＡＣ３５を利用し
て、フラットパネルディスプレイ４０およびカラーＣＲ
Ｔディスプレイ５０に対する表示制御を実行する。ま
た、このディスプレイコントローラ１０は、バスマスタ
として機能し、システムメモリ２を直接アクセスするこ
とができる。

【００１８】デュアルポート画像メモリ（ＶＲＡＭ）３
０は、シリアルアクセスに使用されるシリアルポート
（シリアルＤＡＴＡ）とランダムアクセスのためのパラ
レルポート（ＤＡＴＡ）を備えている。シリアルポート
（シリアルＤＡＴＡ）は表示画面リフレッシュのための
データ読み出しに使用され、またパラレルポート（ＤＡ
ＴＡ）は表示データの更新に使用される。このデュアル
ポート画像メモリ（ＶＲＡＭ）３０は、複数のデュアル
ポートＤＲＡＭから構成されており、１Ｍバイト乃至４
Ｍバイトの記憶容量を有している。このデュアルポート
画像メモリ（ＶＲＡＭ）３０には、フラットパネルディ
スプレイ４０またはカラーＣＲＴディスプレイ５０に表
示するための表示データが描画される。

【００１９】この場合、ＸＧＡ仕様に適合したアプリケ
ーションプログラム等で作成されたＸＧＡ仕様の描画デ
ータは、パックドピクセル方式によってデュアルポート
画像メモリ（ＶＲＡＭ）３０に格納される。このパック
ドピクセル方式は、メモリ上の連続するビットで１画素
を表す色情報マッピング形式であり、例えば、１画素を
１，２，４，８，または１６ビットで表す方式が採用さ
れている。一方、ＶＧＡ仕様の描画データは、ＶＧＡ仕
様に適合した従来のアプリケーションプログラム等で作
成されるものであり、メモリプレーン方式によってデュ
アルポート画像メモリ（ＶＲＡＭ）３０に描画される。
このメモリプレーン方式は、メモリ領域を同一アドレス
で指定される複数のプレーンに分割し、これらプレーン
に各画素の色情報を割り当てる方式である。例えば、４
プレーンを持つ場合には、１画素は、各プレーン毎に１
ビットづつの合計４ビットのデータによって表現され
る。

【００２０】また、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０には、テキストデータも格納される。１文字分
のテキストデータは、ＸＧＡ、ＶＧＡのどちらの仕様に
おいても，８ビットのコードと８ビットのアトリビュー
トからなる合計２バイトのサイズを持つ。アトリビュー
トは、フォアグランドの色を指定する４ビットデータと
バックグランドの色を指定する４ビットデータから構成
されている。

【００２１】ＤＡＣ３５は、ディスプレイコントローラ
１０によって生成されたＣＲＴビデオデータをアナログ
Ｒ，Ｇ，Ｂ信号に変換してＣＲＴディスプレイ５０に供
給する。

【００２２】ディスプレイコントローラ１０は、レジス
タ制御回路１１、システムバスインターフェース１２、
描画用のコプロセッサ１３、メモリデータバス制御回路
１４、ＣＲＴコントローラ（ＣＲＴＣ）１５、メモリア
ドレスバス制御回路１６、メモリ制御回路１８、スプラ
イトメモリ１９、シリアライザ２０、ラッチ回路２１、
フォアグランド／バックグランドマルチプレクサ２２、
グラフィック／テキストマルチプレクサ２３、カラーパ
レット２４、スプライトカラーレジスタ２５、ＣＲＴビ
デオマルチプレクサ２６、スプライト制御回路２７、お
よびフラットパネルエミュレーション回路２８から構成
されている。

【００２３】レジスタ制御回路１１は、システムバスイ
ンターフェース１２を介してシステムバス３からのアド
レスおよびデータを受けとり、アドレスのデコード、お
よびそのデコード結果によって指定される各種レジスタ
に対するリード／ライト制御を行なう。システムバスイ
ンターフェース１２は、システムバス３を介してホスト
システムとのインターフェース制御を行なうものであ
り、ＩＳＡ、ＥＩＳＡ、マイクロチャネル、ローカルバ
ス等の各種仕様に適合したバスインターフェースをサポ
ートする。

【００２４】描画用コプロセッサ１３は、ＣＰＵ１から
の指示に応答して、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０中の描画データに対してさまざまな描画機能を
提供するものであり、画素のブロック転送、線描画、領
域の塗りつぶし、画素間の論理／算術演算、画面の切り
出し、マップのマスク、Ｘ−Ｙ座標でのアドレッシン
グ、ページングによるメモリ管理機能等を有している。
この描画用コプロセッサ１３には、ＶＧＡ／ＸＧＡ互換
のデータ演算回路１３１、２次元アドレス発生回路１３
１、およびページングユニット１３３が設けられてい
る。

【００２５】データ演算回路１３１は、シフト、論理算
術演算、ビットマスク、カラー比較等のデータ演算を行
なうものであり、またＶＧＡ互換のＢＩＴＢＬＴ機能も
有している。２次元アドレス発生回路１３１は、矩形領
域アクセス等のためのＸ−Ｙの２次元アドレスを発生す
る。また、２次元アドレス発生回路１３１は、領域チェ
ックや、セグメンテーション等を利用したリニアアドレ
ス（実メモリアドレス）への変換処理も行なう。ページ
ングユニット１３３は、ＣＰＵ１と同じ仮想記憶機構を
サポートするためのものであり、ページング有効時には
２次元アドレス発生回路１３１が作ったリニアアドレス
をページングによって実アドレスに変換する。また、ペ
ージング無効時にはリニアアドレスがそのまま実アドレ
スとなる。このページングユニット１３３は、ページン
グのためにＴＬＢを備えている。

【００２６】メモリデータバス制御回路１４は、デュア
ルポート画像メモリ（ＶＲＡＭ）３０のパラレルデータ
ポート（ＤＡＴＡ）のデータバスを制御するためのもの
であり、ソース、パターン、マスク、デストの４マップ
のデータをページモードによってまとめてアクセスする
ためのバッファを備えている。このバッファは、ライト
データバッファの機能も兼ねる。

【００２７】ＣＲＴコントローラ１５は、ＸＧＡ仕様に
合った高解像度（例えば、１０２４×７６８ドット）で
フラットパネルディスプレイ４０またはＣＲＴディスプ
レイ５０に画面表示を行うための各種表示タイミング信
号（水平同期信号、垂直同期信号等）を発生するＸＧＡ
用のＣＲＴＣと、ＶＧＡ仕様に合った中解像度（例え
ば、６４０×４８０ドット）でフラットパネルディスプ
レイ４０またはＣＲＴディスプレイ５０に画面表示を行
うための各種表示タイミング信号（水平同期信号、垂直
同期信号等）を発生するＶＧＡ用のＣＲＴＣを備えてい
る。また、このＣＲＴコントローラ１５は、デュアルポ
ート画像メモリ（ＶＲＡＭ）３０のシリアルポート（シ
リアルＤＡＴＡ）から画面表示すべき描画データを読み
出すための表示アドレスも発生する。

【００２８】メモリアドレスバス制御回路１６は、シス
テムバスインターフェース１２を介して供給されるＣＰ
Ｕ１からのアドレス、描画用コプロセッサ１３からのア
ドレス、ＣＲＴＣコントローラからのアドレスを選択し
て、デュアルポート画像メモリ（ＶＲＡＭ）３０に供給
する。メモリ制御回路１８は、デュアルポート画像メモ
リ（ＶＲＡＭ）３０をリード／ライトアクセスするため
の各種制御信号（Ｃｏｎｔ）、およびシリアルデータポ
ートからのデータ読み出しタイミングを制御するための
クロックＳＣＫ、出力イネーブル信号ＳＯＥを発生す
る。また、メモリ制御回路１８は、スプライトメモリ１
９のアクセス制御と、スプライト表示タイミング制御を
行なう。

【００２９】スプライトメモリ１９には、グラフィック
モードではスプライトデータ、テキストモードではフォ
ントが書き込まれる。この場合、スプライトデータは１
つだけでなく、複数例えば４つのスプライトデータがス
プライトメモリ１９に書き込まれる。テキストモードで
は、デュアルポート画像メモリ（ＶＲＡＭ）３０から読
み出されたテキストデータのコードがインデックスとし
てスプライトメモリ１９に供給され、そのコードに対応
するフォントが読み出される。このスプライトメモリ１
９は８Ｋバイトの記憶容量を有している。各スプライト
データは１Ｋバイトであるので、グラフィックモードで
はその内の４Ｋバイト（１Ｋバイト×４）がスプライト
データの格納領域に使用される。

【００３０】シリアライザ２０は、複数画素分のパラレ
ルなピクセルデータをピクセル単位（シリアル）に変換
するパラレル／シリアル変換回路であり、グラフィック
モードではデュアルポート画像メモリ（ＶＲＡＭ）３０
のシリアルデータポート（シリアルＤＡＴＡ）から読み
出されるメモリデータとスプライトメモリ１９から読み
出されるスプライトデータをそれぞれパラレル／シリア
ル変換し、テキストモードではスプライトメモリ１９か
ら読み出されるフォントデータをパラレル／シリアル変
換する。

【００３１】ラッチ回路２１は、コードデータからフォ
ントデータへの変換の遅れ時間だけアトリビュートの出
力タイミングを遅延させるためのものであり、テキスト
モードにおいてデュアルポート画像メモリ（ＶＲＡＭ）
３０から読み出されるテキストデータのアトリビュート
を保持する。フォアグランド／バックグランドマルチプ
レクサ２２は、テキストモードにおいてアトリビュート
のフォアグランド色（前面色）／バックグランド色（背
景色）の一方を選択する。この選択は、シリアライザ２
０から出力されるフォントデータの値“１”（フォアグ
ランド），“０”（バックグランド）によって制御され
る。グラフイック／テキストマルチプレクサ２３は、グ
ラフイックモードとテキストモードの切替えを行なうた
めのものであり、グラフイックモードにおいてはシリア
ライザ２０から出力されるメモリデータを選択し、テキ
ストモードにおいてはフォアグランド／バックグランド
マルチプレクサ２２の出力を選択する。

【００３２】カラーパレット制御回路２４は、グラフィ
ックまたはテキストデータの色変換を行なうためのもの
である。このカラーパレット制御回路２４は、２段構成
のカラーパレットテーブルを備えている。第１のカラー
パレットテーブルは、１６個のカラーパレットレジスタ
から構成されている。各カラーパレットレジスタには、
６ビットのカラーパレットデータが格納されている。第
２のカラーパレットテーブルは、２５６個のカラーパレ
ットレジスタから構成されている。各カラーパレットレ
ジスタには、Ｒ，Ｇ，Ｂそれぞれ６ビットから構成され
る１８ビットのカラーデータが格納されている。

【００３３】グラフィックモードにおいては、８ビット
／ピクセルのＸＧＡ仕様のメモリデータは、第１のカラ
ーパレットテーブルを介さずに、第２のカラーパレット
テーブルに直接送られ、そこでＲ，Ｇ，Ｂそれぞれ６ビ
ットから構成されるカラーデータに変換される。また、
４ビット／ピクセルのＶＧＡ仕様のメモリデータは、ま
ず第１のカラーパレットテーブルに送られ、そこで６ビ
ットのカラーデータに変換されて出力される。そして、
この６ビットのカラーデータには、カラーパレット制御
回路１９内蔵のカラー選択レジスタから出力される２ビ
ットデータが加えられ、これにより合計８ビットのカラ
ーデータとなる。この後、その８ビットのカラーデータ
は、第２のカラーパレットテーブルに送られ、そこで
Ｒ，Ｇ，Ｂそれぞれ６ビットから構成されるカラーデー
タに変換される。

【００３４】一方、テキストモードにおいては、ＸＧ
Ａ，ＶＧＡどちらの仕様のテキストデータも、第１およ
び第２の２段のカラーパレットテーブルを介して、Ｒ，
Ｇ，Ｂそれぞれ６ビットから構成されるカラーデータに
変換される。

【００３５】また、ＸＧＡのグラフィクスモードにおい
ては、１画素が１６ビットから構成されるダイレクトカ
ラモードがあり、この場合には、その１６ビット／ピク
セルのメモリデータは、カラーパレット制御回路２４を
介さずに、ＣＲＴビデオマルチプレクサ２６に直接供給
される。

【００３６】スプライトカラーレジスタ２５は、スプラ
イト表示色を指定する。このスプライトカラーレジスタ
２５には、８個のスプライトカラーレジスタが設けられ
ている。４つのスプライトデータ毎に２つのスプライト
カラーレジスタが割り当てられる。ＣＲＴビデオマルチ
プレクス演算回路２６は、ＣＲＴビデオ表示出力を選択
するものであり、カラーパレット制御回路２４の出力、
またはシリアライザ２０からのダイレクトカラー出力の
選択、さらにはスプライト表示のビデオ切替えおよび演
算を行なう。スプライト制御回路２７は、シリアライザ
２０によってパラレル／シリアル変換されたスプライト
データに従ってＣＲＴビデオマルチプレクス演算回路２
６を制御し、スプライト表示時のビデオ切替え制御を行
なう。フラットパネルエミュレーション回路２８は、Ｃ
ＲＴビデオ出力を変換してフラットパネルディスプレイ
４０用のフラットビデオデータを生成する。図２には、
この発明の特徴とするスプライト機能に関係するユニッ
トが抽出して示されている。

【００３７】スプライト機能は、メモリ制御回路１８、
スプライトメモリ１９、スプライトカラーレジスタ郡２
５、ＣＲＴビデオマルチプレクス演算回路２６、スプラ
イト制御回路２７、スプライトバッファナンバレジスタ
２０１、スプライトマルチプレクサ２０２Ａ、２０２Ｂ
によって実現される。

【００３８】スプライトメモリ１９は、８Ｋバイトの容
量を持つスタティックＲＡＭによって構成されており、
グラフィクスモードではその内の４Ｋバイトの領域にス
プライトデータが書き込まれる。この４Ｋバイトの領域
は、第１乃至第４のスプライトバッファ１９−１〜１９
−４から構成される。これら第１乃至第４のスプライト
バッファ１９−１〜１９−４は、それぞれ１ＫＢの記憶
容量を有している。各スプライトデータは６４×６４画
素のサイズを有し、１画素当たり２ビットのデータから
構成されている。第１乃至第４のスプライトデータは、
第１乃至第４のスプライトバッファ１９−１〜１９−４
にそれぞれ分散して格納される。

【００３９】メモリ制御回路１８は、ＣＰＵ１から与え
られたスプライトデータをスプライトメモリ１９の各バ
ッファ１９−１〜１９−４に書き込むための制御と、各
バッファ１９−１〜１９−４からシリアライザ２０にス
プライトデータを読み出す制御を行なう。各バッファ１
９−１〜１９−４は１Ｋバイトなので、メモリ制御回路
１８は８ビットのアドレス（Ａ９−０）を出力する。

【００４０】スプライト制御回路２７は、シリアライザ
２０によってパラレル／シリアル変換されたシリアルス
プライトデータに従ってＣＲＴビデオマルチプレクス演
算回路２６を制御する。スプライトバッファナンバレジ
スタ２０１は、使用するスプライトデータを指定するた
めのものであり、第１乃至第４のスプライトバッファ１
９−１〜１９−４を選択指定するための２ビットの選択
情報が設定される。この選択情報の設定は、図１のレジ
スタ制御回路１１を介してＣＰＵ１によって行なわれ
る。このスプライトバッファナンバレジスタ２０１の２
ビットの選択情報は、スプライトメモリ１９の１１ビッ
ト目のアドレスＡ１１と１０ビット目のアドレスＡ１０
に接続される。これにより、第１乃至第４の４個のスプ
ライトバッファ１９−１〜１９−４の内の１つを選択す
ることができる。

【００４１】スプライトカラーレジスタ郡２５には、８
個のスプライトカラーレジスタ３０１Ａ〜３０４Ａ、３
０１Ｂ〜３０１Ｂが設けられている。スプライトカラー
レジスタ３０１Ａ、３０１Ｂは、スプライトバッファ１
９−１に格納されるスプライトデータの２種類の色を規
定するためのものであり、それぞれに１８ビットのスプ
ライトカラーデータが格納される。同様に、スプライト
カラーレジスタ３０２Ａ、３０２Ｂは、スプライトバッ
ファ１９−２に格納されるスプライトデータの２種類の
色を規定し、スプライトカラーレジスタ３０３Ａ、３０
３Ｂは、スプライトバッファ１９−３に格納されるスプ
ライトデータの２種類の色を規定し、スプライトカラー
レジスタ３０４Ａ、３０４Ｂは、スプライトバッファ１
９−４に格納されるスプライトデータの２種類の色を規
定する。

【００４２】スプライトマルチプレクサ２０２Ａ，２０
２Ｂは、それぞれスプライトバッファナンバレジスタ２
０１の２ビットの選択情報に従って対応するスプライト
カラーレジスタを選択する。例えば、スプライトバッフ
ァナンバレジスタ２０１の２ビットの選択情報が第１の
スプライトバッファ１９−１を指定した場合には、スプ
ライトマルチプレクサ２０２Ａは第１のスプライトデー
タに対応するスプライトカラーレジスタ３０１Ａを選択
し、またスプライトマルチプレクサ２０２Ｂは第１のス
プライトデータに対応するスプライトカラーレジスタ３
０１Ｂを選択する。この結果、スプライトカラーレジス
タ３０１Ａに格納されているスプライトカラーデータと
スプライトカラーレジスタ３０１Ｂに格納されているス
プライトカラーデータとから成る２種類のスプライトカ
ラーデータが、ＣＲＴビデオマルチプレクス演算回路２
６に入力される。

【００４３】ＣＲＴビデオマルチプレクス演算回路２６
は、スプライトマルチプレクサ２０２Ａ，２０２Ｂから
出力される２種類のスプライトカラーデータの一方また
はカラーパレット制御回路２４のカラービデオ出力を選
択する制御、およびスプライトを透明表示したりスプラ
イト下のグラフィクス画面の色を反転表示させるための
演算を行なう。このようなＣＲＴビデオマルチプレクス
演算回路２６の選択および演算動作は、スプライト制御
回路２７から与えられる２ビット／ピクセルのスプライ
トデータによって制御される。

【００４４】すなわち、ＣＲＴビデオマルチプレクス演
算回路２６は、２ビット／ピクセルのスプライトデータ
が「０，０」の場合にはマルチプレクサ２０２Ａから出
力されるスプライトカラーデータを選択し、「０，１」
の場合にはマルチプレクサ２０２Ａから出力されるスプ
ライトカラーデータを選択し、「１，０」の場合にはス
プライトを透明表示するためにカラーパレット制御回路
２４のカラービデオ出力を選択し、「１，１」の場合に
はスプライト下のグラフィクス画面の色が反転表示され
るようにカラービデオ出力の補数を演算して求めそれを
出力する。図３には、４つのスプライトの内容とその画
面表示の一例が示されている。

【００４５】グラフィクスモードにおいては、スプライ
トバッファ１９−１〜１９−４にそれぞれ図示のような
スプライトデータが書き込まれる。そして、スプライト
バッファナンバレジスタ２０１によってスプライトバッ
ファ１９−１〜１９−４の１つが選択され、それがグラ
フィクス表示画面上の任意の位置に図示のようにオバー
レイ表示される。

【００４６】以上のように、この実施例に於いては、予
め複数のスプライトデータをスプライトメモリ１９に格
納しておき、それらスプライトデータを選択的に読み出
す様に構成されているので、スプライトメモリ１９を書
き替える事なく、スプライトバッファナンバレジスタ２
０１の値を更新するだけでスプライトを瞬時に切り替え
ることができる。また、グラフィクスモード時における
スプライトメモリ１９の空き領域を有効に利用している
ので、複数のスプライトデータを格納するために新たに
メモリを追加する必要もない。さらに、各スプライトデ
ータ毎に２個のスプライトカラーレジスタを設けている
ので、各スプライト毎に固有の色を割り当てることがで
きる。

【００４７】

【発明の効果】以上のように、この発明によれば、スプ
ライトメモリを書き替える事なく画面表示されるスプラ
イトを切り替えられるようになり、複数種のスプライト
を高速に切替え表示することができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わる表示制御装置全体
の構成を示すブロック図。

【図２】同実施例のスプライト機能に係わるユニットを
抽出して示す図。

【図３】同実施例におけるスプライト表示画面の一例を
示す図。

【図４】従来のディスプレイコントローラの構成を示す
図。

【符号の説明】

１…ＣＰＵ、４…表示制御システム、１０…ディスプレ
イコントローラ、１９…スプライトメモリ、２５…スプ
ライトカラーレジスタ、２７…スプライト制御回路、２
０１…スプライトバッファナンバレジスタ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 9177−5Ｇ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定サイズの画像イメージを示す複数の
   スプライトデータが格納されるスプライトメモリと、 前記複数のスプライトデータの中で使用するスプライト
   データの番号を指定するスプライト番号指定手段と、 このスプライト番号指定手段で指定されたスプライトデ
   ータを前記スプライトメモリから読み出す手段と、 スプライトデータの色を指定するスプライトカラーデー
   タがそれぞれ格納される複数のスプライトカラーレジス
   タと、 前記読み出されたスプライトデータに基づいて前記複数
   のスプライトカラーレジスタの１つを選択する手段と、 前記読み出されたスプライトデータが前記選択されたス
   プライトカラーレジスタによって指定される色でグラフ
   ィクス画面上に表示されるように、前記選択されたスプ
   ライトカラーデータとグラフィクスカラーデータとを融
   合する手段とを具備することを特徴とする表示制御装
   置。
2. 【請求項２】 所定サイズの画像イメージを示す複数の
   スプライトデータが格納されるスプライトメモリと、 前記複数のスプライトデータの中で使用するスプライト
   データの番号を指定するスプライト番号指定手段と、 このスプライト番号指定手段で指定されたスプライトデ
   ータを前記スプライトメモリから読み出す手段と、 スプライトデータの色を指定するスプライトカラーデー
   タがそれぞれ格納される複数のスプライトカラーレジス
   タを１組とし、前記複数のスプライトデータそれぞれに
   対応して設けられた複数組のスプライトカラーレジスタ
   と、 前記スプライト番号指定手段で指定されたスプライトデ
   ータの番号に応じて、その指定されたスプライトデータ
   に対応する１組のスプライトカラーレジスタを選択する
   手段と、 前記読み出されたスプライトデータに基づいて、前記選
   択された１組のスプライトカラーレジスタの中の１つの
   スプライトカラーレジスタを選択する手段と、 前記読み出されたスプライトデータが前記選択されたス
   プライトカラーレジスタによって指定される色でグラフ
   ィクス画面上に表示されるように、前記選択されたスプ
   ライトカラーデータとグラフィクスカラーデータとを融
   合する手段とを具備することを特徴とする表示制御装
   置。