JPH0793209A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、パックドピクセル方式、プレーン
方式等のＶＲＡＭの方式によってアクセス方法を変える
ことがなく、かつ高速に読みだし可能な情報処理装置を
提供する。 【構成】 アドレス空間にプレーン方式のＶＲＡＭがパ
ックドピクセル方式のＶＲＡＭのように見えるワークＶ
ＲＡＭ空間を作る。ＣＰＵがワークＶＲＡＭ空間をアド
レスすると、アドレス変換部５０で作成された上位アド
レス信号４０ａはＲ／Ｗ部５２に入力され、第１のＶＲ
ＡＭ１６の指定されたアドレスに相当するリードデータ
１６ａ、ｂ、ｃ、ｄが読み出され、レジスタ部５４に入
力される。レジスタ部５４のデータは下位アドレス信号
４０ｂによってセレクタ部５６の８ＴＯ１セレクタで選
択される。選択信号６４には第１のＶＲＡＭ１６の表示
上の１ドットを表わす４ビットのデータが送出され、パ
レット変換レジスタの８ビットパックデータ６０のいず
れかを選択し、ＣＰＵに返す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パックドピクセル方式
とプレーン方式による複数のＶＲＡＭを有する情報処理
装置に関する。

【０００２】

【従来の技術】パックドピクセル方式とプレーン方式に
よる複数のＶＲＡＭを有する情報処理装置においては、
ＣＰＵがＶＲＡＭをアクセスする際、各方式にアドレス
指定の方法が異なり、これに対応したソフトウェアを組
んでいた。また方式の違うＶＲＡＭ間でデータを転送す
る際には、例えば、ＣＰＵがプレーン方式のＶＲＡＭを
読み込み、これをパックドピクセル方式のデータの配列
にソフトウェアで並べ変え、パックドピクセル方式のＶ
ＲＡＭに書き込んでいた。

【０００３】

【発明が解決しようとする課題】しかし従来の技術で
は、ＶＲＡＭごとに異なる方式でアクセスを行うプログ
ラムを書かなくてはならず、ソフトウェア技術者に大き
な負担をかけていた。また異なるＶＲＡＭ間でのデータ
の変換をソフトウェアで行っていたので処理が非常に遅
いという問題があった。

【０００４】本発明の情報処理装置は、かかる問題点を
解決するものであって、ＶＲＡＭの方式によってアクセ
ス方法を変えることがなく、かつ高速に読みだし可能な
情報処理装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明の情報処理装置
は、パックドピクセル方式とプレーン方式による複数の
ＶＲＡＭを有する情報処理装置において、プレーン方式
のＶＲＡＭをアクセスする為に設けられたワークアドレ
ス空間と、前記ワークアドレス空間でＣＰＵによって指
定されたアドレスをプレーン方式のアドレスに変換する
アドレス変換部と、前記アドレス変換部によって変換さ
れた上位アドレスによって前記プレーン方式のＶＲＡＭ
に読み書きするデータを特定するＲ／Ｗ部と、前記アド
レス変換部によって変換された下位アドレスによって前
記特定されたデータの一部を選択するセレクタ部とを有
することを特徴とする。

【０００６】また本発明の他の情報処理装置は、第１の
ＶＲＡＭと第２のＶＲＡＭを有し、前記第１のＶＲＡＭ
と前記第２のＶＲＡＭで、表示上の１ドットの色情報を
表わすビット数が異なる情報処理装置において、前記第
１のＶＲＡＭの前記色情報を表わすビット数が前記第２
のＶＲＡＭの前記色情報を表わすビット数よりも少ない
場合に、前記第１のＶＲＡＭの前記色情報を表わすビッ
トによって指定される総ての色に対応して、前記第２の
ＶＲＡＭの前記色情報を表わすビットによって近似する
色を設定し、パックデータとして保存するパレット変換
レジスタと、前記第１のＶＲＡＭの前記色情報を表わす
ビットによって対応する前記パックデータを選択するセ
レクタとを有することを特徴とする。

【０００７】

【作用】パックドピクセル方式のＶＲＡＭと同様のアド
レス指定でプレーン方式のＶＲＡＭをアクセスすること
ができ、しかもパックドピクセル方式のデータに変換さ
れた状態で高速に読み出せるようにする。

【０００８】

【実施例】以下に本発明を一実施例にもとづいて説明す
る。図１は本発明のハードウェア構成を説明する図であ
る。ＣＰＵ２、ＲＡＭ４、増設ＲＡＭ６、ＲＯＭ８は高
速な３２ビットバスであるＣＰＵバス１０によって相互
に接続され、ＣＰＵ２はＯＳ、アプリケーションプログ
ラム等により本発明の情報処理装置全体を制御してい
る。第１のブリッジ１２は前記ＣＰＵバス１０と、アド
レスとデータがマルチプレクスされたＰＣＩバス２２の
間で、データの変換、タイミングの調整等を行ってい
る。

【０００９】ＰＣＩバス２２には、プレーン方式の第１
のＶＲＡＭ１６とパックドピクセル方式の第２のＶＲＡ
Ｍ１８を制御し本発明の要部を成すビデオ制御部１４、
高速ＨＤＤ２０等の高速処理が必要なデバイスが相互に
接続される。第１のＶＲＡＭ１６はプレーン（以降”
Ｐ”で表わす）（１） １６Ａ、Ｐ（２） １６Ｂ、Ｐ
（３） １６Ｃ、Ｐ（４） １６Ｄで構成され、１６色の
カラー表示が可能である。第１のＶＲＡＭ１６、第２の
ＶＲＡＭ１８からは選択的に映像信号が出力され、ＣＲ
Ｔ３４に入力される。第２のブリッジ２４はＰＣＩバス
２２と汎用バス３２間で、データの変換、タイミングの
調整等を行っている。汎用バス３２には従来からの互換
性が重視されるデバイスである、外部機器のインターフ
ェースを接続して機能を広げる拡張スロット２６、キー
ボード等の入力部２８、ＦＤＤ３０等が接続されてい
る。

【００１０】図２は本発明の情報処理装置のメモリマッ
プを示す図である。ＯＳであるＭＳ−ＤＯＳ及びこれを
拡張するＭＳ−Ｗｉｎｄｏｗｓ（ともにマイクロソフト
社の登録商標）によってメモリの管理がされ、前記ＯＳ
およびアプリケーションプログラムは第１のＶＲＡＭ１
６以下のアドレス、または１００００Ｈ〜２０００００
Ｈ番地のアドレスに配置されている。

【００１１】第１のＶＲＡＭ１６のアドレスは、Ｐ
（１） １６ＡがＡ８０００Ｈから、Ｐ（２） １６Ｂが
Ｂ００００Ｈから、Ｐ（３） １６ＣがＢ８０００か
ら、Ｐ（４） １６ＤがＥ００００Ｈからに割り当てら
れており、主にＭＳ−ＤＯＳ上のアプリケーションプロ
グラムが描画を行っている。１アドレスに対し表示上の
８ドットが対応しているため、表示上の１ドットを呼び
出す為には○○アドレスの△番目のビットというように
指定し、それを各プレーンについて繰り返す。

【００１２】第２のＶＲＡＭ１８は２０００００Ｈ番地
以上に割り当てられ、表示上の１ドットに対し１アドレ
スが与えられている。１アドレスに割り当てられる８ビ
ットのデータがパックとなり２５６色のカラー表示を可
能としている。

【００１３】３０００００Ｈ番地以上にはワークＶＲＡ
Ｍが配置される。ＣＰＵ２がワークＶＲＡＭをアクセス
すると、本発明の情報処理装置によってアドレスが変換
がされ、第１のＶＲＡＭ１６のデータをパックドピクセ
ルの形でＣＰＵ２に返すことができる。ワークＶＲＡＭ
に物理的なＲＡＭの実装は無く、ＣＰＵ２からあたかも
第１のＶＲＡＭ１６がパックドピクセルのＶＲＡＭに見
えるようなアドレスを割り当てた領域である。またワー
クＶＲＡＭのアドレスは３０００００Ｈ番地には限ら
ず、ソフトウェアによって空きアドレスを探して、他の
位置に自動的に設定することも可能である。

【００１４】図３は本発明の全体の流れを示す図であ
る。ＣＰＵ２が第１のＶＲＡＭ１６のデータを第２のＶ
ＲＡＭ１８に複写することを想定すると、以下のように
なる。

【００１５】（１）ＣＰＵ２がワークＶＲＡＭのアドレ
スを指定すると、（２）ワークＶＲＡＭのアドレスをビ
デオ制御部１４が第１のＶＲＡＭ１６のアドレスに変換
し、（３）第１のＶＲＡＭ１６（プレーン１６色）のタ
ーゲットアドレスを読み込む。（４）ビデオ制御部１４
は各プレーンごとに読み込んだデータをパックドピクセ
ルのデータに変換し、（５）さらに４ビット１６色のデ
ータを８ビット２５６色のデータに変換し、（６）ＣＰ
Ｕ２はこれを受け取り、（７）第２のＶＲＡＭ１８（パ
ックドピクセル２５６色）に対し描画を行う。よって、
ＣＰＵ２は形式の違うＶＲＡＭを意識せずにアクセスす
ることができる。

【００１６】図４は本発明のビデオ制御部１４の詳細を
示す図である。ＣＰＵ２が指定したワークＶＲＡＭのア
ドレスがバスを介してアドレス信号４０としてアドレス
変換部５０に入力される。アドレス変換部５０はアドレ
ス信号４０の下位３ビットでアドレス信号４０ｂを、上
位ビットに特定データを付加してアドレス信号４０ａを
生成する。

【００１７】図５、図６でアドレス生成のしくみを詳し
く説明する。図５において第２のＶＲＡＭ１８とワーク
ＶＲＡＭは、１つのアドレスで表示上の１ドットを表わ
している。例えばアドレス２０００００Ｈ、２００００
１Ｈにはそれぞれ８ビットが割り当てられ、これで２５
６色の表示を行う。

【００１８】ところがプレーン方式の第１のＶＲＡＭ１
６は表示上の１ドットを表わすために、Ａ８０００Ｈの
第１ビット８０、Ｂ００００Ｈの第１ビット９０、Ｂ８
０００Ｈの第１ビット１００、Ｅ００００Ｈの第１ビッ
ト１１０というようにプレーンを串差しにした状態の４
ビットのデータを用い１６色の表示を行う構成となって
いる。

【００１９】ワークＶＲＡＭはＣＰＵ２が第１のＶＲＡ
Ｍ１６をあたかもパックドピクセル方式のＶＲＡＭのよ
うに読めるように設定されたアドレス空間である。ワー
クＶＲＡＭのアドレス３０００００ＨをＣＰＵ２が指示
するとアドレス変換部５０が第２のＶＲＡＭ１８のビッ
ト８０、９０、１００、１１０をアクセスするように変
換をかける。アドレス３００００１Ｈ〜３００００７が
指示された場合も同様に各プレーンのビット８１〜８
７、９１〜９７、１０１〜１０７、１１１〜１１７をア
クセスするように変換する。

【００２０】図６において下段の３０００００Ｈを表わ
すビット列はＣＰＵ２がワークＶＲＡＭのアドレスとし
て指定したものである。アドレス変換部５０はワークＶ
ＲＡＭのアドレスを図示のように下位に３ビットシフト
し、得られたデータの下位１２ビットのデータ「０００
Ｈ」の先頭にＰ（１）の先頭アドレスである「Ａ８Ｈ」
を付け、「Ａ８０００Ｈ」として第１のＶＲＡＭ１６の
アドレスを生成し、図４の上位アドレス信号４０ａとし
て出力する。また下位の３ビットは図４の下位アドレス
信号４０ｂとして出力する。

【００２１】この方式ではワークＶＲＡＭの３００００
０Ｈ〜３００００７Ｈのいずれを指定しても同一のアド
レス「Ａ８０００Ｈ」に変換され、ビット８０〜８７が
読み出されるが、ワークＶＲＡＭアドレスの下位３ビッ
トによってビット８０〜８７のいずれかが指定されるの
で問題はない。この様にしてＰ（１）１６Ａの１ビット
を指定できる訳であるが、本発明の情報処理装置はＰ
（１）１６Ａのアドレスを指定するのみで他のプレーン
の対応するビットに対しても同時にアクセスにいく拡張
描画機能を備えており、他のプレーンについても対応す
るビットを指定できる。拡張描画回路については種種の
呼称によって広く公知となっており、本発明の出願人も
特願平４−１６６０５２号他でその改良に関する発明を
詳しく説明しているので、ここでの説明は割愛する。ま
たアドレス変換部５０内で４プレーン分のアドレスを生
成しても無論問題はない。

【００２２】図４に戻って説明を続ける。Ｒ／Ｗ部５２
は第１のＶＲＡＭ１６及び第２のＶＲＡＭ１８に対する
データのリード、ライトを行っているが、ここでは第１
のＶＲＡＭ１６に関する信号のみを図示する。ＣＰＵ２
からアドレス変換部５０を介さずに直接アドレス指定す
るモードも無論有しており、Ｉ／ＯポートをＯＳやアプ
リケーションプログラムが操作することでモードの切り
換えを行う。また前述した拡張描画機能も有しており、
Ｐ（１）１６Ａのアドレスを入力するのみで他のプレー
ンの対応するデータを同時に読み込むことができる。

【００２３】アドレス変換部５０で作成された上位アド
レス信号４０ａはＲ／Ｗ部５２に入力され、Ｐ（１）１
６Ａの指定されたアドレスに相当するリードデータ１６
ａが読み出され、レジスタ部５４の対応するレジスタ５
４Ａに入力される。実際にはＲ／Ｗ部５２は３２ビット
アクセスが可能なので、リードデータ１６ａを周囲のア
ドレスも含めて３２ビットで読み込み、内指定されたア
ドレスのデータである８ビットをレジスタ５４Ａに入れ
る。同様にリードデータ１６ｂ、１６ｃ、１６ｄも拡張
描画機能により同時に読み込まれ、レジスタ５４Ｂ、５
４Ｃ、５４Ｄに入力される。（ここでレジスタ５４の前
段に３２ビットキャッシュレジスタを設けておき、次に
要求されたデータがこの３２ビットキャッシュにヒット
すれば、ＶＲＡＭにアクセスすることなく超高速にデー
タをレジスタ５４に取り込むこともできる）。

【００２４】レジスタ部５４のデータはセレクタ部５６
で、先の下位アドレス信号４０ｂによってセレクトされ
る。レジスタ５４Ａの８ビットデータは、８入力１出力
のセレクタ５６Ａによって、唯一１ビットが選択され
る。例えば図５でワークＶＲＡＭの３０００００Ｈが指
定されたならば、レジスタ５４Ａにはビット８０〜８７
が入力されるが、下位アドレス信号４０ｂは「０００」
であるので、セレクタ５６Ａによってビット８０のみが
選択される。また、３００００２Ｈが指定されたとき
は、下位アドレス信号４０ｂは「０１０」であるので、
セレクタ５６Ａによってビット８２のみが選択される。
同様にレジスタ５４Ｂ、５４Ｃ、５４Ｄのデータもセレ
クタ５６Ｂ、５６Ｃ、５６Ｄによって各々唯一１ビット
のデータが選択される。

【００２５】これで選択信号６４には第１のＶＲＡＭ１
６の表示上の１ドットを表わす４ビットのデータが送出
されることになる。しかし第２のＶＲＡＭ１８及びワー
クＶＲＡＭは８ビットにより表示上の１ドットを表わし
ているので、ここで４ビットから８ビットへのデータ変
換が必要になる。パレット変換レジスタには第１のＶＲ
ＡＭ１６の４ビットで表わす色にに最も近い８ビット色
を、ＣＰＵ２があらかじめパックデータ６０という８ビ
ットデータで設定している。パックデータ６０は第１の
ＶＲＡＭ１６の表現する１６色に対応して１６の最も近
い色が用意されている。

【００２６】パックデータ６０は１６入力１出力のレジ
スタであるセレクタ６２に入力され、選択信号６４によ
って１つが選択される。例えば選択信号６４が「１００
０」で第１のＶＲＡＭ１６上で”赤”を表わしていれ
ば、８ビットで表わす”赤”に設定されたパックデータ
６０が選択されることになる。選択されたパックデータ
６０は出力データ６６としてＣＰＵ２に返される。

【００２７】以上のように、ＣＰＵ２がワークＶＲＡＭ
のアドレスを指定した後は、ハードウェアによって、ア
ドレス変換、ＶＲＡＭアクセス、特定ビットの選択、４
から８ビットへの色データの変換を行って、パックドピ
クセルの８ビットデータとしてＣＰＵ２にデータを渡す
ので、ソフトウェアはプレーン方式のＶＲＡＭとパック
ドピクセル方式のＶＲＡＭをまったく同じ様にアクセス
することができ、プログラムの工数を大幅に減らすこと
ができる。またハードウェアにより構成したので、非常
に高速なアクセスが可能となる。

【００２８】第２のＶＲＡＭ１８が１６ビットにより１
６７７万色を表現する場合であっても、パレット変換レ
ジスタ５８のパックデータ６０を１６ビット構成とする
ことで容易に対応することができる。またＷｉｎｄｏｗ
ｓ等のマルチウィンドウＯＳ上でＤＯＳ用のアプリケー
ションプログラムを実行させる場合は、Ｗｉｎｄｏｗｓ
用アプリケーションプログラムがパックドピクセル方式
で、ＤＯＳ用アプリケーションプログラムがプレーン方
式で第１のＶＲＡＭ１６をアクセスする場合もあるが、
この場合ＷｉｎｄｏｗｓがＩ／Ｏポート等を操作するこ
とによってビデオ制御部１４のモードを変更させながら
ＶＲＡＭアクセスを行えば良い。

【００２９】次に、本実施例をさらに高機能化する手段
を図７を用いて説明する。前述した第１のＶＲＡＭ１６
と第２のＶＲＡＭ１８のように２つのＶＲＡＭを有し、
第１のＶＲＡＭ１６に対してはＤＯＳアプリケーション
プログラムが描画を行い、第２のＶＲＡＭ１８に対して
はＷｉｎｄｏｗｓが描画を行い、前記第１のＶＲＡＭ１
６の内容を第２のＶＲＡＭ１８上のＤＯＳボックス（マ
ルチウィンドウの窓の１つ）に転送する方式については
本発明と同一出願人による特願平４−１１７６４９にお
いて詳しく示した。このように第１のＶＲＡＭ１６から
第２のＶＲＡＭ１８にデータを転送する場合は、前回転
送したデータに対し変更された部分のみ転送してやった
方が効率が良いのは無論である。

【００３０】図７において第１のＶＲＡＭ１６のＰ
（１）〜（４）は各々１ＫＢｙｔｅずつ３２ページに分
割されて管理されている。Ｐ（１）〜（４）のページ０
に対し１ビットのフラグが用意され、同様にＰ（１）〜
（４）のページ１〜３１に対してもそれぞれ１ビット、
計３２個のフラグが用意されている。フラグを立てるレ
ジスタはビデオ制御部１４内に設けられ、ＣＰＵ２はＩ
／Ｏポートによってこれを読むことができる。ここでは
このフラグをステイタスフラグと呼ぶ。ここでＰ（１）
〜（４）のページ０のいずれかが書き換えられるとハー
ドウェアによってこれを検出し、図７右のビット０にフ
ラグが立つ。他のページについても同様である。

【００３１】Ｗｉｎｄｏｗｓの管理下においてＣＰＵ２
が第１のＶＲＡＭ１６のデータを第２のＶＲＡＭ１８に
転送する場合には （１）第１のＶＲＡＭ１６のいずれかの場所がアプリケ
ーションプログラムによってアクセスされたことをハー
ドウェアが認識、アクセスのあったページに、ステイタ
スフラグを立てる （３）Ｗｉｎｄｏｗｓが第１のＶＲＡＭ１６のアクセス
を認識し、Ｉ／Ｏリードでステイタスフラグを読む （４）ステイタスフラグの立っているページのみを第２
のＶＲＡＭ１８に転送 （５）ステイタスフラグをクリア のステップで行う。以上により第１のＶＲＡＭ１６の書
き換えられたページをハードウェアで高速に検出し、必
要な部分のみを第２のＶＲＡＭ１８に転送するので、転
送処理の時間を大幅に短縮できる。

【００３２】また、ＶＲＡＭへのアクセスに対してステ
イタスフラグが立つようにしたので、ＣＰＵ２だけでな
く、図示しないＣＰＵとは独立に描画できるＧＤＣ（グ
ラフィック・ディスプレイ・コントローラ）やビデオア
クセラレータからのアクセスに対しても検出が可能であ
る。更に各プレーンの論理和を取ってステイタスフラグ
を立てているので、ＣＰＵ２はそれぞれのプレーンを見
にいく必要がなく、ソフトウェア設計が容易になる。

【００３３】

【発明の効果】以上のように本発明のよれば、プレーン
方式のＶＲＡＭをパックドピクセル方式のＶＲＡＭに見
せるワークアドレス空間を設け、ＣＰＵがワークアドレ
ス空間をアドレスすると、ハードウェアがアドレスを変
換してプレーン方式のＶＲＡＭをアクセスするので、ソ
フトウェアに負担をかけずに複数の方式のＶＲＡＭに対
し、高速にアクセスができる。

【００３４】また第１のＶＲＡＭと前記第２のＶＲＡＭ
で、表示上の１ドットの色情報を表わすビット数が異な
る場合、前記第１のＶＲＡＭの前記色情報を表わすビッ
トによって指定した色情報を、ハードウェアで前記第２
のＶＲＡＭの前記色情報を表わすビット数に変換するの
で、表示上の１ドットの色情報を表わすビット数が異な
るＶＲＡＭに対し、ソフトウェアに負担をかけずに、高
速にアクセスができる。

【図面の簡単な説明】

【図１】本発明のハードウェア構成を示す図である。

【図２】本発明のメモリマップを示す図である。

【図３】本発明の全体の流れを示すフローチヤートであ
る。

【図４】ビデオ制御部の詳細を示す図である。

【図５】アドレス変換を示す図である。

【図６】アドレス変換を詳細に説明する図である。

【図７】ステイタスフラグを説明する図である。

【符号の説明】

２：ＣＰＵ ４：ＲＡＭ ６：増設ＲＡＭ ８：ＲＯＭ １０：ＣＰＵバス １２：第１のブリッジ １４：ビデオ制御部 １６：第１のＶＲＡＭ １６Ａ：Ｐ（１） １６Ｂ：Ｐ（２） １６Ｃ：Ｐ（３） １６Ｄ：Ｐ（４） １６ａ、１６ｂ、１６ｃ、１６ｄ：リードデータ １８：第２のＶＲＡＭ ２０：高速ＨＤＤ ２２：ＰＣＩバス ２４：第２のブリッジ ２６：拡張スロット ２８：入力部 ３０：ＦＤＤ ３２：汎用バス ３４：ＣＲＴ ４０：アドレス信号 ４０ａ：上位アドレス信号 ４０ｂ：下位アドレス信号 ５０：アドレス変換部 ５２：Ｒ／Ｗ部 ５４：レジスタ部 ５４Ａ、５４Ｂ、５４Ｃ、５４Ｄ：レジスタ ５６：セレクタ部 ５６Ａ、５６Ｂ、５６Ｃ、５６Ｄ：セレクタ ５８：パレット変換レジスタ ６０：パックデータ ６２：セレクタ ６４：選択信号 ６６：出力データ

Claims (2)

【特許請求の範囲】
1. 【請求項１】パックドピクセル方式とプレーン方式によ
   る複数のＶＲＡＭを有する情報処理装置において、 プレーン方式のＶＲＡＭをアクセスする為に設けられた
   ワークアドレス空間と、 前記ワークアドレス空間でＣＰＵによって指定されたア
   ドレスを、プレーン方式のアドレスに変換するアドレス
   変換部と、 前記アドレス変換部によって変換された上位アドレスに
   よって前記プレーン方式のＶＲＡＭに読み書きするデー
   タを特定するＲ／Ｗ部と、 前記アドレス変換部によって変換された下位アドレスに
   よって前記特定されたデータの一部を選択するセレクタ
   部と、を有することを特徴とする情報処理装置。
2. 【請求項２】第１のＶＲＡＭと第２のＶＲＡＭを有し、
   前記第１のＶＲＡＭと前記第２のＶＲＡＭで、表示上の
   １ドットの色情報を表わすビット数が異なる情報処理装
   置において、 前記第１のＶＲＡＭの前記色情報を表わすビット数が前
   記第２のＶＲＡＭの前記色情報を表わすビット数よりも
   少ない場合に、 前記第１のＶＲＡＭの前記色情報を表わすビットによっ
   て指定される総ての色に対応して、前記第２のＶＲＡＭ
   の前記色情報を表わすビットによって近似する色を設定
   し、パックデータとして保存するパレット変換レジスタ
   と、 前記第１のＶＲＡＭの前記色情報を表わすビットによっ
   て対応する前記パックデータを選択するセレクタと、を
   有することを特徴とする情報処理装置。