JPH0533645U - バツテリの過放電防止回路 - Google Patents

バツテリの過放電防止回路

Info

Publication number
JPH0533645U
JPH0533645U JP8160891U JP8160891U JPH0533645U JP H0533645 U JPH0533645 U JP H0533645U JP 8160891 U JP8160891 U JP 8160891U JP 8160891 U JP8160891 U JP 8160891U JP H0533645 U JPH0533645 U JP H0533645U
Authority
JP
Japan
Prior art keywords
switching element
battery
voltage
turned
zener diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8160891U
Other languages
English (en)
Inventor
俊郎 末宗
克彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8160891U priority Critical patent/JPH0533645U/ja
Publication of JPH0533645U publication Critical patent/JPH0533645U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】 【目的】 スイッチ等を切り忘れてもバッテリを過放電
させることのない回路を得る。 【構成】 バッテリ11の電圧がツェナーダイオード1
4のツェナー電圧以上のときは、そのツェナーダイオー
ド14に逆方向電流が流れるので第1のスイッチング素
子16はオンになり、これによって第2のスイッチング
素子19もオン状態になってバッテリ11の電圧を負荷
13に印加させる。時間の経過とともにバッテリ11の
電圧がツェナー電圧以下になったときには、ツェナーダ
イオード14に逆方向電流が流れなくなるので、第1の
スイッチング素子16はオフし、これにより第2のスイ
ッチング素子19もオフとなってバッテリ11の電圧を
遮断する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、バッテリの過放電を防止する回路に関するものである。
【0002】
【従来の技術】
従来、バッテリ1を用いた回路として図5及び図6に示すものがある。図5の 場合は、スイッチ2をオンにすればバッテリ1の電圧が負荷3に印加され、スイ ッチ2をオフにしたときは負荷3への電源供給が遮断されるという構成である。 また、図6は特開昭57−69260号公報に開示されているもので、抵抗4 ,5で分割されたバッテリ1の電圧が、基準電圧であるトランジスタ6のVth (ベース・エミッタ間にあるスレツシュホールド電圧)に達すると、そのトラン ジスタ6はオフし、これにより、インバータ7の出力がHighからLowに変 わり、インバータ8はその出力を反転してHighをトランジスタ9に出力する 。このトランジスタ9は、ベースがHighになるとベース・エミッタ間の電位 が0になってオフとなるので、回路10への電源供給を遮断する。
【0003】
【考案が解決しようとする課題】
しかしながら、図5の回路では、スイッチ2を切り忘れてバッテリ1を過放電 させることがあり、この様なときにはバッテリ1が極性を転極して内部ガスが発 生し液洩れを起こすということがあった。
【0004】 また、図6に示す回路では、バッテリ1の電圧が所定の電圧に達したときには 回路10への電源供給を遮断するようになっているが、バッテリ1は抵抗4,5 と導通状態となっているので放電を継続しており、これが長期に亙って行われて いると前記のように液洩れを起こすという問題があった。
【0005】 本考案は、かかる課題を解決するためになされたもので、スイッチ等を切り忘 れてもバッテリを過放電させることのない回路を得ることを目的とする。
【0006】
【課題を解決するための手段】
本考案に係るバッテリの過放電防止回路は、バッテリの正極とカソードが接続 されるツェナーダイオードと、該ツェナーダイオードのアノードとベースが接続 され、ツェナーダイオードに逆方向電流が流れるとオンする第1のスイッチング 素子と、前記ツェナーダイオードのカソードにエミッタが接続され、前記第1の スイッチング素子のコレクタとベースが接続され、前記第1のスイッチング素子 がオンすると前記バッテリの電圧を負荷に印加させる第2のスイッチング素子と を備えたものである。
【0007】
【作用】
本考案においては、バッテリの電圧がツェナーダイオードのツェナー電圧以上 のときは、そのツェナーダイオードに逆方向電流が流れるので第1のスイッチン グ素子はオンになり、これによって第2のスイッチング素子もオン状態になって バッテリの電圧を負荷に印加させる。そして、時間の経過とともにバッテリの電 圧がツェナー電圧以下になったときには、ツェナーダイオードに逆方向電流が流 れなくなるので、第1のスイッチング素子はオフし、これにより第2のスイッチ ング素子もオフとなってバッテリの電圧を遮断する。
【0008】
【実施例】
図1は本考案の一実施例を示す回路図、図2は他の実施例を示す回路図、図3 及び図4は図2を説明するための波形図である。
【0009】 図1において、11は負荷13に電圧を供給するバッテリ、12はスイッチ、 13はツェナーダイオードで、カソードがスイッチ12に、アノードが抵抗15 の一端に接続され、バッテリ11に蓄えられている電圧がツェナー電圧以上の間 逆方向電流が流れる。
【0010】 16は例えばNPN形トランジスタからなる第1のスイッチング素子で、ベー スが前記抵抗15の他端に、コレクタが抵抗18の一端に接続され、またエミッ タが接地に接続され、ベース・エミッタ間には抵抗17が接続されている。
【0011】 19は例えばPNP形トランジスタからなる第2スイッチング素子で、エミッ タがスイッチ12とツェナーダイオード14との接続点に接続され、またベース が前記抵抗18の他端に、またコレクタが負荷13に接続され、ベース・エミッ タ間には抵抗20が接続されている。
【0012】 前記のように構成されたバッテリの過放電防止回路においては、バッテリ11 の正極側に設けられたスイッチ12をONにすると、バッテリ11の電圧がツェ ナー電圧より高いためツェナーダイオード14に逆方向電流が流れる。このとき 、第1のスイッチング素子16はベースにベース電流IB1が流れ込むのでオン になり、第2のスイッチング素子19もその第1のスイッチング素子16のオン によりベース電流IB2が流れてオンになる。このため、そのスイッチング素子 19のコレクタに接続されている負荷13にはバッテリ11の電圧が印加される 。
【0013】 負荷13への放電を長い時間に亙って継続させた場合には、バッテリ11の電 圧は負荷13により次第に低下してツェナーダイオード14のツェナー電圧より 低くなるので、そのツェナーダイオード14に電流が流れなくなる。このため、 ベース電流IB1が断たれて第1のスイッチング素子16はオフになり、第2の スイッチング素子19もオフとなって負荷13への電圧供給を遮断する。
【0014】 次に、他の実施例を説明する。前記の実施例の場合は、スイッチ12をONし たとき、第1のスイッチング素子16のコレクタ電圧が立ち下がると同時に第2 のスイッチング素子19のコレクタ電圧が立ち上がり(図3のa,bに示す)、 このとき、図3のcに示すようにその第2のスイッチング素子19のコレクタに 突入電流が発生している。このためこの実施例においては、図2に示すようにそ の突入電流を抑えるために、コンデンサ21を第1のスイッチング素子16のベ ース・エミッタ間に接続されている抵抗17に並列に設けたものである。
【0015】 この回路に設けられているスイッチ12をONにすると、コンデンサ21の時 定数により、第1のスイッチング素子16のコレクタ電圧は図4のaに示すよう にゆっくり立ち下がり、これに伴い第2のスイッチング素子19のコレクタ電圧 も同図のbに示すようにゆっくり立ち上がる波形となるので、その第2のスイッ チング素子19のコレクタには突入電流を抑えた波形の電流が流れる(図4のc に示す)。
【0016】
【考案の効果】
以上のように本考案によれば、バッテリの電圧がツェナーダイオードのツェナ ー電圧より低くなったとき、第2のスイッチング素子をオフにしてバッテリの放 電を停止させるようにしたので、バッテリの過放電による液洩れを防止できると いう効果が得られている。また、コンデンサにより第2のスイッチング素子のオ ン状態を遅らせるようにしたので、負荷への突入電流をなくすという効果が得ら れている。
【図面の簡単な説明】
【図1】本考案の一実施例を示す回路図である。
【図2】他の実施例を示す回路図である。
【図3】図2を説明するための波形図である。
【図4】図2を説明するための波形図である。
【図5】従来のバッテリ電源回路図である。
【図6】従来のバッテリ電源回路図である。
【符号の説明】
11 バッテリ 12 スイッチ 13 負荷 14 ツェナーダイオード 16 第1のスイッチング素子 19 第2のスイッチング素子 21 コンデンサ

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 バッテリの正極とカソードが接続される
    ツェナーダイオードと、 該ツェナーダイオードのアノードとベースが接続され、
    ツェナーダイオードに逆方向電流が流れるとオンする第
    1のスイッチング素子と、 前記ツェナーダイオードのカソードにエミッタが接続さ
    れ、前記第1のスイッチング素子のコレクタとベースが
    接続され、前記第1のスイッチング素子がオンすると前
    記バッテリの電圧を負荷に印加させる第2のスイッチン
    グ素子とを備えたことを特徴とするバッテリの過放電防
    止回路。
  2. 【請求項2】 前記第1のスイッチング素子のベースに
    一端が接続され、該第1のスイッチング素子のエミッタ
    に他端が接続されたコンデンサを設けたことを特徴とす
    る請求項1記載のバッテリの過放電防止回路。
JP8160891U 1991-10-08 1991-10-08 バツテリの過放電防止回路 Pending JPH0533645U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8160891U JPH0533645U (ja) 1991-10-08 1991-10-08 バツテリの過放電防止回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8160891U JPH0533645U (ja) 1991-10-08 1991-10-08 バツテリの過放電防止回路

Publications (1)

Publication Number Publication Date
JPH0533645U true JPH0533645U (ja) 1993-04-30

Family

ID=13751037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8160891U Pending JPH0533645U (ja) 1991-10-08 1991-10-08 バツテリの過放電防止回路

Country Status (1)

Country Link
JP (1) JPH0533645U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998013923A1 (en) * 1996-09-24 1998-04-02 Rohm Co., Ltd. Battery protective circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998013923A1 (en) * 1996-09-24 1998-04-02 Rohm Co., Ltd. Battery protective circuit
JPH1098832A (ja) * 1996-09-24 1998-04-14 Rohm Co Ltd リチウムイオン電池保護回路

Similar Documents

Publication Publication Date Title
US20210075312A1 (en) Power source input circuit and inverter-integrated electric compressor for vehicle comprising said circuit
JPH0533645U (ja) バツテリの過放電防止回路
JPS63272221A (ja) 誘導負荷を駆動するパワースイッチングトランジスタを通る一時的な電流再循環回路
CN111025177A (zh) 电源输入监测装置
JP2868170B2 (ja) スイッチング素子の駆動回路
JP2758613B2 (ja) バッテリー・バックアップ回路
JPH049618Y2 (ja)
JPH10257664A (ja) スタティック・アイソレータ
JPH05207647A (ja) サージ吸収回路
JPH0847158A (ja) 短絡回路
JPS6338694Y2 (ja)
JPS6330867Y2 (ja)
JPH0450660Y2 (ja)
JPS6237431Y2 (ja)
KR0129033Y1 (ko) 무선 전화기의 정전류 충전회로
JPH0229782Y2 (ja)
JPS6125324Y2 (ja)
JPH0834420B2 (ja) パワ−オン・リセツト回路
JPS5826850B2 (ja) アステ−ブルマルチバイブレ−タ
JP3009797U (ja) 電源on/off時のスピーカノイズ防止用リレードライバ回路
JPH0230786Y2 (ja)
JP3008029U (ja) ターンオフタイム改善回路
KR950002023B1 (ko) 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로
JPS591339Y2 (ja) 過放電防止回路
JPS5936766B2 (ja) メモリ電源切換回路