JPH05335432A - パッケージ構造体 - Google Patents

パッケージ構造体

Info

Publication number
JPH05335432A
JPH05335432A JP4138884A JP13888492A JPH05335432A JP H05335432 A JPH05335432 A JP H05335432A JP 4138884 A JP4138884 A JP 4138884A JP 13888492 A JP13888492 A JP 13888492A JP H05335432 A JPH05335432 A JP H05335432A
Authority
JP
Japan
Prior art keywords
lead frame
package structure
circuit board
conductor pattern
metal lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4138884A
Other languages
English (en)
Inventor
Tsunetaro Nose
恒太郎 能勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP4138884A priority Critical patent/JPH05335432A/ja
Publication of JPH05335432A publication Critical patent/JPH05335432A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、マイクロ波等の高周波信号を扱う
モノリシック集積回路,ハイブリッド集積回路等をパッ
ケージするのに適したパッケージ構造体に関し、その品
種に対応して内部の回路部分を種々に変更した場合であ
っても共通的に用いることのできる構造とする。 【構成】 金属リードフレーム52を2枚の基板54,
56で挟みそのうちの1枚に回路部品58を組立・実装
し、金属キャップ64で被冠する構造とした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パッケージ構造体に関
し、特にマイクロ波等の高周波信号を扱うモノリシック
集積回路,ハイブリッド集積回路等をパッケージするの
に適したパッケージ構造体に関する。
【0002】
【従来の技術】半導体素子の容器であるパッケージ構造
体は、電気的端子を取り出すとともに、外気と半導体素
子とを遮断して半導体素子の故障や劣化を防ぐこと等を
目的としている。このようなパッケージ構造体には、従
来例えば図3,図4に示されたものがある。
【0003】図3(A) は、メタルキャンハーメチック
パッケージと呼ばれるものであり、半導体素子が固定さ
れたセラミック基板(図示せず) がベース10上に載置
され、円周上に並ぶ端子と半導体素子とがボンディング
等により接続され、メタルキャップ16が被冠されて気
密封止される。また図3(B) は、メタルデュアルイン
ラインパッケージ(DIP) と呼ばれるものであり、セ
ラミック基板22上に半導体素子が固定され、この半導
体素子が固定されたセラミック基板22がベース20上
に載置され、2列に並ぶ端子24と半導体素子とがボン
ディング等により接続され、メタルキャップ26が被冠
されて気密封止される。
【0004】これら図3(A) ,(B) に示す構造のパ
ッケージは、表面実装用ではなく、端子が下に出ている
ため、図3(C) に示すように、プリント回路基板30
に孔をあけて端子14,24を挿入して半田することに
より実装接続される。図4は、モノリシック集積回路の
表面実装用の樹脂モールドパッケージを示した図であ
る。(A) は外観図、(B) は内部構造がわかるように
その表面の樹脂を取り除いて示した図、(C) は実装の
状態を示した図である。
【0005】図4(B) に示すように半導体素子30が
メタルフレーム32上に固定され、この半導体素子30
と端子34とがワイヤボンディング等により接続され、
図4(A) に示すように端子34のみを突出させた状態
に樹脂モールドされる。このパッケージは、端子が側方
に出ているため、図4(C) に示すように基板40上に
表面実装される。
【0006】
【発明が解決しようとする課題】従来より上記のような
各種のパッケージが用いられているが、従来は回路構成
や品種毎にその品種専用のパッケージを作る必要があ
り、高価なパッケージとなってしまっていた。また図4
に示す樹脂モールドタイプの場合、複数の半導体チップ
の組合せからなる回路を1つのパッケージ内に実装する
のは困難であるという問題もある。
【0007】本発明は、上記事情に鑑み、マイクロ波帯
域の信号を取扱うのに適し、かつその品種に対応して内
部の回路部分を種々に変更した場合であっても共通的に
用いることのできる、表面実装用のパッケージ構造体を
提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
の本発明のパッケージ構造体は、 (1) グランドプレーンとリードからなる金属リードフ
レーム (2) 表面に上記金属リードフレームの形状に対応した
形状の導体パターンが形成された、該表面が上記金属リ
ードフレームの裏面に接着されてなる絶縁基板 (3) 表面に回路部分が搭載されるとともに裏面に上記
金属リードフレームの形状に対応した形状の導体パター
ンが形成され、表面に搭載された回路部品で構成される
回路のグランド及び端子がスルーホール内の導体を経由
して裏面に形成された導体パターンと接続された、該裏
面が上記金属リードフレームの表面に接着されてなる回
路基板 (4) 該回路基板を覆う金属キャップ を備えたことを特徴とするものである。
【0009】ここで、上記絶縁基板を、該絶縁基板の裏
面にグランド用導体パターンを形成し、該グランド用導
体パターンを該絶縁基板に形成されたスルーホール内の
導体を経由して該絶縁基板の表面に形成されたグランド
用の導体パターンと接続した構成としてもよい。
【0010】
【作用】金属フレームは、その裏面に絶縁基板、その表
面に回路基板が固定されるため、金属フレームのリード
は、絶縁基板上の導体パターンもしくは回路基板上の導
体パターンと組合せてマイクロストリップまたはストリ
ップ伝送経路を形成することができ、また横モードにつ
いてコプレーナー線路を形成することもできる。したが
って、これらにより、マイクロ波等の高周波であっても
その特性インピーダンスを例えば50Ω等に調整するこ
とができる。このリードは、絶縁基板と回路基板とに挟
まれて横に出すことができ、したがって表面実装するこ
とができる。
【0011】また、内部の回路は回路基板上に形成され
ており、この回路基板上でも導体パターンをマイクロス
トリップやコプレーナー線路として形成することがで
き、またこの回路基板に設けられたスルーホール内の導
体を経由して上記リードへ最短距離で接続することがで
きる。この回路基板上のパターンは品種毎に自由に設
計,製作されるが、このパッケージ構造体は、回路基板
のみの変更により多数の品種に亘って共通的に使用する
ことができる。
【0012】金属リードフレームの裏面には絶縁基板が
接着されており、この絶縁基板の裏面全面をグランド用
導体パターンとし、このグランド用導体パターンと、絶
縁基板の表面に形成されたグランド用導体パターン、即
ちこの絶縁基板の表面と接着された金属リードフレーム
のグランドプレーンとの間を、絶縁基板に形成されたス
ルーホール内の導体を経由して接続するように構成する
と、グランドが強化される。この絶縁基板としてBeO
やAlN等を材料とする基板を利用すると放熱効果も期
待できる。一方、このパッケージ構造体をプリント基板
等に表面実装する場合において、このパッケージ構造体
に、裏面に導体パターンが形成されず、かつスルーホー
ルも形成されない絶縁基板を用いた場合は、多層プリン
ト基板を用いたり、プリント基板上の配線パターンをわ
ざわざ回り道させることなく、このパッケージ構造体の
下をプリント基板上の配線パターンを通過させることが
できる。
【0013】
【実施例】以下、本発明の実施例について説明する。図
1は、本発明の一実施例に係るパッケージ構造体の分解
斜視図である。絶縁基板と回路基板については表裏の両
面が描かれている。グランドプレーン52aとリード5
2bとからなるコバール製の金属リードフレーム52の
下面に、絶縁基板54が接着されている。この絶縁基板
54の表面54aには、金属リードフレーム52の形状
に対応した形状の導体パターンが形成され、裏面54b
にはグランド用の導体パターンが全面に形成され、この
裏面54bのグランド用導体パターンは、絶縁基板54
に穿設されたスルーホール54c内の導体を経由して、
表面54aの導体パターンのうちのグランド用の導体パ
ターンと接続されている。ここで金属リードフレーム5
2としては、コバール(Fe−Ni−Co)の他Cu−
W,Cu−Mo−Cu等を用いることができる。絶縁基
板54としてはAlN,Al2 3 ,BeO等のセラミ
ックス基板を用いることができ、またセラミック基板以
外に樹脂基板を用いることもできる。またこの絶縁基板
54の表面54a,裏面54bの導体パターンは厚膜で
も薄膜でもよい。また金属リード52と絶縁基板54
は、Au−Ge,Au−Sn等の蝋材のほかAg蝋,S
n−Pb半田を用いて接着してもよく、導電性接着剤を
用いて接着してもよい。
【0014】金属リードフレーム52の上面には、回路
基板56が接着される。この回路基板56の表面56a
には、その品種に対応した回路構成に適合する導体パタ
ーンが形成され、その表面56a上には回路部品58が
搭載されている。この回路部品は、ボンディングワイヤ
60及び回路基板56に穿設されたスルーホール62内
の導体を経由してリード52bと接続されている。また
この回路基板56の裏面56bには金属リードフレーム
52の形状に対応した形状の導体パターンが形成されて
いる。この回路基板56の材料や回路基板56と金属リ
ードフレーム52との接着等については絶縁基板54の
場合と同様である。
【0015】この回路基板56には金属キャップ64が
被せられて封止される。この封止はパラレルシーム(コ
ールドウェルド) により行なってもよく、半田付けで行
ってもよく、接着剤を用いても行ってよいが、乾燥N2
ガスまたは不活性ガス雰囲気中で行なうことが好まし
い。このようなパッケージ構造体は、1GHz以上の高
周波帯域でも利用することができる。
【0016】図2は、図1に示すパッケージ構造体の組
立工程図である。この図において図1に示すパッケージ
構造体の各構成要素と対応する構成要素には図1に付し
た番号と同一の番号を付して示してある。絶縁基板とな
るべき基板にレーザ加工によりスルーホールを形成し、
この基板をスクライブラインに沿って切断する(工程
(a) ) 。その後スルーホール内を含めこの基板の両面
に導体パターンを形成し(工程(b) ) 、これにより絶
縁基板54が製作される。一方、金属板が打ち抜かれ、
これにより金属リードフレームのパターンが繰り返し連
続する金属板が形成され(工程(c) ) 、この金属板の
裏面に絶縁基板54が接着されるとともにこの金属板が
1つの金属リードフレーム52毎に切断される(工程
(d) ) 。一方、回路基板となるべき基板にレーザ加工
によりスルーホールを形成し、この基板を切断し(工程
(e) ) 、その両面に導体パターンを形成し(工程
(f) ) 、これにより回路基板56が製作される。この
回路基板56は、金属リードフレーム52の表面に接着
され(工程(g) ) 、その後この回路基板56上に回路
部品が搭載され組立・実装される(工程(h) ) 。その
後金属キャップ64を被せ、コールドウェルド,接着剤
等により封止される(工程(i))。
【0017】尚、ここでは、回路基板56を金属リード
フレーム52に接着した後回路部品を搭載すると説明し
たが、回路基板56上に回路部品を組立・実装した後に
この回路基板56を金属リードフレーム52に接着して
もよい。
【0018】
【発明の効果】以上説明したように、本発明のパッケー
ジ構造体は、マイクロ波帯域等の高周波帯域でも利用可
能な表面実装型パッケージ構造体であり、しかも品種に
応じて回路基板のみを変更すればよく、複数の半導体チ
ップを実装することも容易であり、多数の品種に共通的
に使用できるためローコストとなる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るパッケージ構造体の分
解斜視図である。
【図2】図1に示すパッケージ構造体の組立工程図であ
る。
【図3】従来のパッケージ構造体の例を示す図である。
【図4】樹脂モールドタイプのパッケージを示す図であ
る。
【符号の説明】
52 金属リードフレーム 54 絶縁基板 56 回路基板 58 回路部品 64 金属キャップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 グランドプレーンとリードからなる金属
    リードフレーム、 表面に前記金属リードフレームの形状に対応した形状の
    導体パターンが形成された、該表面が前記金属リードフ
    レームの裏面に接着されてなる絶縁基板、 表面に回路部品が搭載されるとともに裏面に前記金属リ
    ードフレームの形状に対応した形状の導体パターンが形
    成され、前記回路部品で構成される回路のグランド及び
    端子がスルーホール内の導体を経由して該裏面に形成さ
    れた導体パターンと接続された、該裏面が前記金属リー
    ドフレームの表面に接着されてなる回路基板、および該
    回路基板を覆う金属キャップを備えたことを特徴とする
    パッケージ構造体。
  2. 【請求項2】 前記絶縁基板の裏面にグランド用導体パ
    ターンが形成され、該グランド用導体パターンが、該絶
    縁基板に形成されたスルーホール内の導体を経由して、
    該絶縁基板の表面に形成されたグランド用の前記導体パ
    ターンと接続されてなることを特徴とする請求項1記載
    のパッケージ構造体。
JP4138884A 1992-05-29 1992-05-29 パッケージ構造体 Withdrawn JPH05335432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4138884A JPH05335432A (ja) 1992-05-29 1992-05-29 パッケージ構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4138884A JPH05335432A (ja) 1992-05-29 1992-05-29 パッケージ構造体

Publications (1)

Publication Number Publication Date
JPH05335432A true JPH05335432A (ja) 1993-12-17

Family

ID=15232372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4138884A Withdrawn JPH05335432A (ja) 1992-05-29 1992-05-29 パッケージ構造体

Country Status (1)

Country Link
JP (1) JPH05335432A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668408A (en) * 1996-04-12 1997-09-16 Hewlett-Packard Company Pin grid array solution for microwave multi-chip modules

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668408A (en) * 1996-04-12 1997-09-16 Hewlett-Packard Company Pin grid array solution for microwave multi-chip modules

Similar Documents

Publication Publication Date Title
US6455925B1 (en) Power transistor package with integrated flange for surface mount heat removal
US5075759A (en) Surface mounting semiconductor device and method
JPH07193187A (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
US5852391A (en) Microwave/millimeter-wave functional module package
AU625196B2 (en) A method and circuit board for mounting a semiconductor component
US6140698A (en) Package for microwave and mm-wave integrated circuits
JPH05335432A (ja) パッケージ構造体
JP2000294892A (ja) 半導体モジュ−ル
JPH0897320A (ja) 電子部品用メタルパッケージ
JP2004319650A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4206185B2 (ja) 高周波半導体装置
JP2529967B2 (ja) 半導体集積回路装置
KR102648997B1 (ko) 가이드 타입 플랜지 패키지 및 가이드 타입 플랜지 패키지를 제조하기 위한 방법
JPH04287950A (ja) 半導体装置用パッケージ
US20030094694A1 (en) High frequency ic package, high frequency unit using high frequency ic package, and manufacturing method thereof
JPH06104641A (ja) 表面実装型発振器
JP3507746B2 (ja) 半導体パッケージ、半導体装置及びフィルム基板
JP3553349B2 (ja) 高周波用の半導体パッケージと半導体装置
JPH05166965A (ja) パッケージ構造体
JPH0126109Y2 (ja)
JPH04216653A (ja) 半導体集積回路用パッケージおよびその実装方法
JP2004055834A (ja) 混成集積回路装置
JPH04129402A (ja) マイクロ波回路用パッケージ
JPH0427170Y2 (ja)
JP2002305262A (ja) 半導体素子実装用パッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803