JPH05334182A - データ転送システム - Google Patents

Abstract

(57)【要約】 【目的】 本発明は中央制御装置とメモリ間でデータの
転送を行う場合におけるデータ転送システムに関し、バ
スのデータ転送効率を向上させることができるデータ転
送システムを提供することを目的としている。 【構成】 中央制御装置１とメモリ管理装置１０間、及
びメモリ管理装置１０とメモリ３とが制御バス２０，ア
ドレスバス２１及びデータバス２２を介して相互接続さ
れ、中央制御装置１とメモリ３間でデータ転送を行うシ
ステムにおいて、前記メモリ管理装置１０内に、中央制
御装置１から送られてくるデータ転送要求の種類を判別
すると共に、全体の動作を制御するコントローラ１１
と、メモリ３から中央制御装置１に対してデータのバー
スト転送を行う時にメモリ３に対するアドレスを発生さ
せるアドレスカウンタ１２と、データを一時的に保持す
るデータバッファ１３を設けて構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は中央制御装置とメモリ間
でデータの転送を行う場合におけるデータ転送システム
に関する。

【０００２】近年、コンピュータの中央制御装置は、パ
イプライン処理を行っていたり、内部にキャッシュメモ
リを搭載するものが多くなっている。パイプライン処理
を行う中央制御装置は、その処理開始時と処理プログラ
ムが分岐した場合、パイプラインの段数分の連続したア
ドレスのデータを要求してくる。

【０００３】また、キャッシュメモリを搭載したものに
ついても、キャッシングの方式により、数ワードの連続
したアドレスのデータを要求してくる。更に、通常のイ
ンストラクションフェッチは連続であることが多い。

【０００４】このような要求に応えるため、連続アドレ
ス（になる確率の高い）メモリ要求と、その他の要求を
区別し、メモリアクセスの効率を上げる必要がある。

【０００５】

【従来の技術】図４は従来システムの概念図である。１
は中央制御装置（ＣＰＵ）、２は該中央制御装置１と接
続され、メモリの管理を行うメモリ管理装置、３は該メ
モリ管理装置２と接続されるメモリである。このように
構成されたシステムの動作を図５のタイムチャートを参
照して説明する。図５において、（ａ）はデータ転送要
求信号、（ｂ）は要求受付信号、（ｃ）は転送データを
それぞれ示している。

【０００６】先ず、中央制御装置１からデータ転送要求
信号Ｒ１が出力される。この場合に、中央制御装置１は
メモリ３のアドレスも付加して出力する。このデータ転
送要求は、メモリ管理装置２に与えられる。メモリ管理
装置２は、このデータ転送要求を受け付けると、中央制
御装置１に対して要求受付信号Ａ１を返し、次に受け取
ったメモリアドレスでメモリ３をアクセスしてデータＤ
１を読出し、読出したデータＤ１を中央制御装置１に転
送する。

【０００７】次に、中央制御装置１からデータ転送要求
信号Ｒ２が出力される。このデータ転送要求は、メモリ
管理装置２に与えられる。メモリ管理装置２は、このデ
ータ転送要求を受け付けると、中央制御装置１に対して
要求受付信号Ａ２を返し、次に受け取ったメモリアドレ
スでメモリ３をアクセスしてデータＤ２を読出し、読出
したデータＤ２を中央制御装置１に転送する。以下、同
様である。

【０００８】

【発明が解決しようとする課題】従来システムでは、前
述したようにインストラクションフェッチ（連続データ
転送要求）とパラメータフェッチ（個別データ転送要
求）が同じ扱いで、１個のデータ転送要求には必ずそれ
に対応したアドレスが付加され、メモリ管理装置２はそ
のアドレスを受け取ってからメモリ３に対するメモリア
クセスを行っている。

【０００９】また、インストラクションフェッチを数ワ
ード（例えば４ワード）の連続転送を行っているシステ
ムでも、１ワード目のインストラクション動作で必要と
なるパラメータフェッチは、連続データ転送が終了する
まで待たなければならず、バスのデータ転送効率が悪か
った。

【００１０】本発明はこのような課題に鑑みてなされた
ものであって、バスのデータ転送効率を向上させること
ができるデータ転送システムを提供することを目的とし
ている。

【００１１】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図４と同一のものは、同一の符号を付し
て示す。図に示すシステムは、中央制御装置１とメモリ
管理装置１０間、及びメモリ管理装置１０とメモリ３と
が制御バス２０，アドレスバス２１及びデータバス２２
を介して相互接続され、中央制御装置１とメモリ３間で
データ転送を行うシステムを構成している。

【００１２】前記メモリ管理装置１０内には、中央制御
装置１から送られてくるデータ転送要求の種類を判別す
ると共に、全体の動作を制御するコントローラ１１と、
メモリ３から中央制御装置１に対してデータのバースト
転送を行う時にメモリ３に対するアドレスを発生させる
アドレスカウンタ１２と、データを一時的に保持するデ
ータバッファ１３が設けられている。

【００１３】

【作用】メモリ管理装置１０は、中央制御装置１からの
データ転送要求が連続データ転送（バーストデータ転
送）要求であるか、個別データ転送要求であるかを判別
し、連続データ転送要求である場合には、アドレスカウ
ンタ１２を順次更新してメモリ３にアクセスしてデータ
を読出す。そして、その間に個別データ転送要求があっ
た場合には連続データ転送を一時中断して個別データの
転送を行う。そして、個別データの転送が終了したら、
連続データ転送に戻って連続データ転送を行う。このよ
うなシーケンスをとることにより、バスのデータ転送効
率を向上させることができる。

【００１４】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図２は本発明の一実施例を示す構成ブロッ
ク図である。図１と同一のものは、同一の符号を付して
示す。メモリ管理装置１０において、１１は制御バス２
０を介して中央制御装置１と接続され、中央制御装置１
からの各種コマンド及びタイミング信号を受け、コマン
ドを解析して内部の各構成要素を制御するコントローラ
である。具体的には、コマンドがインストラクションか
それ以外であるかを判別し、判別結果に応じた制御を行
う。また、コントローラ１１はメモリ３に対しては制御
バス２０′を介してメモリコントロールを行う。

【００１５】１２は連続データ転送要求である場合に、
メモリ３のアドレスを自動生成するアドレスカウンタ、
１４はアドレスバス２１を介して送られてくるアドレス
とアドレスカウンタ１２から出力されるアドレスを受け
て、そのうちのいずれか一方をセレクトするセレクタで
ある。該セレクタ１４の出力はメモリアドレス２１′に
接続される。

【００１６】１３はメモリ３のデータを連続転送（バー
スト転送）する時に、メモリ３の内容を一時保持するデ
ータバッファ、１５はデータバス２２及びデータバッフ
ァ１３と接続され、そのうちのいずれか一方をセレクト
するセレクタ、１６は中央制御装置１からメモリ３にデ
ータを書込む時に、その書込み用データを一時的に保持
するデータバッファ、１７は該データバッファ１６及び
データバス２２と接続され、そのうちのいずれか一方を
セレクトするセレクタである。このように構成されたシ
ステムの動作を図３に示すタイムチャートを参照しつつ
説明すれば、以下のとおりである。

【００１７】図３において、（ａ）は個別データ転送要
求信号、（ｂ）は連続データ転送要求信号、（ｃ）は要
求受付信号、（ｄ）は転送データをそれぞれ示してい
る。この実施例では、個別データ転送要求信号と連続デ
ータ転送要求信号とは、それぞれ別の制御信号線を介し
てコントローラ１１に通知されるものとする。

【００１８】先ず、中央制御装置１から連続データ転送
要求＊Ｒ１が発生したものとする。このコマンド信号は
制御バス２０を介してコントローラ１１に通知される。
コントローラ１１は、この連続転送要求信号を受けとる
と、その時のメモリアドレスをアドレスカウンタ１２に
設定する。以後、このアドレスカウンタは１ずつ更新さ
れ、セレクタ１４を介してメモリ３に与えられる。

【００１９】それと同時に、コントローラ１１は制御バ
ス２０を介して中央制御装置１に要求受付信号＊Ａ１を
返す。そして、アドレスバス２１′によりアクセスされ
た番地に格納されているデータを読出し、データバス２
２′を介してデータバッファ１３に保持する。以後、ア
ドレスカウンタ１２は１だけ更新され、そのアドレスで
アクセスされた番地のデータは順次データバッファ１６
に転送される。以下、同様にして、１バースト分のデー
タがデータバッファ１３に順次保持されていく。

【００２０】データバッファ１３に保持されたデータ
は、セレクタ１５を介してデータバス２２から中央制御
装置１にデータ＊Ｄ１として転送される。＊Ｄ１のデー
タ転送が終了したら、コントローラ１１は（ｃ）に示す
ように次の要求受付信号＊Ａ２を中央制御装置１に通知
し、データバッファ１３に保持されている次のデータ＊
Ｄ２を中央制御装置１に転送する。

【００２１】一方、この連続データ転送途中で、（ａ）
に示すように中央制御装置１から個別データ転送要求の
コマンドＲ２が発行されたものとする。コントローラ１
１はこのコマンドＲ２を解析して、個別データ転送であ
ることを判別すると、セレクタ１４をアドレスバス２１
側に切換える。この結果、メモリ３には中央制御装置１
から与えられるアドレスが入力される。また、セレクタ
１５と１７をデータバス２２，２２′側に設定する。

【００２２】コントローラ１１は、この個別データ転送
を判別したら、（ｃ）に示すように＊Ａ２の後に要求受
付信号Ａ２を出力する。その後、メモリ３から個別に読
出されたデータＤ２を（ｄ）に示すようにデータバス２
２を介して中央制御装置１に転送する。

【００２３】以下、連続データ転送中に個別データ転送
要求がきたら、連続データ転送を一時中断して個別デー
タを転送するシーケンスを行う。このようなシーケンス
により、バスのデータ転送効率を向上させることができ
る。

【００２４】図３のデータ転送タイムチャートと図５の
タイムチャートを比較すれば分かるとおり、データバス
２２上のデータの数は本発明の方が増えており、バスを
有効に利用していることが分かる。実際のメモリ（ＤＲ
ＡＭ）の場合には、高速ページモードで使用するので、
もっと高速なデータ転送が可能となる。また、メモリ３
が奇数アドレス用，偶数アドレス用と多バンクに分かれ
ている場合には、＊Ａ１と＊Ａ２のメモリアクセスは同
時に行えるので、更に高速になる（但し、高速に送られ
たデータを中央制御装置１が有効に利用できることが前
提となる）。

【００２５】なお、インストラクションのアドレスが連
続でない場合には、通常のアクセスと同様になるだけ
で、メモリアクセスの速度が下がることはない。上述の
説明では連続転送するものとしてインストラクションを
用いた場合を例にとった。しかしながら、連続転送する
のはインストラクションのみに限るものではない。シス
テムによっては、その他の例えばキャッシュメモリが連
続にデータを要求する場合等、連続転送の効果が上がる
もの全てに適用できる。

【００２６】また、連続データ転送を行うワード数は、
システムによって最適と思われるものを選択する必要が
ある。ワード数は４ワードの場合もあるし、それ以上の
場合も有りうる。

【００２７】

【発明の効果】以上、詳細に説明したように、本発明に
よれば連続データ転送モード中に個別データ転送要求が
発生した場合には、連続データ転送を一時中断して個別
データの転送を行い、個別データの転送が終了したら連
続データ転送モードに戻るようにすることにより、バス
のデータ転送効率を向上させることができるデータ転送
システムを提供することができる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例を示す構成ブロック図であ
る。

【図３】本発明の動作を示すタイムチャートである。

【図４】従来システムの概念図である。

【図５】従来システムの動作を示すタイムチャートであ
る。

【符号の説明】

１ 中央制御装置 ３ メモリ １０ メモリ管理装置 １１ コントローラ １２ アドレスカウンタ １３ データバッファ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 中央制御装置（１）とメモリ管理装置
   （１０）間、及びメモリ管理装置（１０）とメモリ
   （３）とが制御バス（２０），アドレスバス（２１）及
   びデータバス（２２）を介して相互接続され、中央制御
   装置（１）とメモリ（３）間でデータ転送を行うシステ
   ムにおいて、 前記メモリ管理装置（１０）内に、中央制御装置（１）
   から送られてくるデータ転送要求の種類を判別すると共
   に、全体の動作を制御するコントローラ（１１）と、 メモリ（３）から中央制御装置（１）に対してデータの
   バースト転送を行う時にメモリ（３）に対するアドレス
   を発生させるアドレスカウンタ（１２）と、 データを一時的に保持するデータバッファ（１３）を設
   けたことを特徴とするデータ転送システム。
2. 【請求項２】 中央制御装置（１）から送出される個別
   データ転送要求と連続データ転送要求をメモリ管理装置
   （１０）側で判別して、連続データ転送の間に個別デー
   タ転送要求が入った時には、連続データ転送を一時中断
   して当該個別データを挿入する形でデータ転送を行うよ
   うにしたことを特徴とする請求項１記載のデータ転送シ
   ステム。
3. 【請求項３】 前記メモリ（３）を少なくとも２個以上
   のバンクに分割し、インストラクションの場合にそれぞ
   れのバンクを同時アクセスするようにしたことを特徴と
   する請求項１記載のデータ転送システム。