JPH0532953B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デイジタルビデオ信号の再生装置又
は記録再生装置に関する。

背景技術とその問題点 デイジタルVTRにおいては、フイールドスチ
ル又はフレームスチル再生を行う場合には、スチ
ル再生用のフイールドメモリー又はフレームメモ
リーに一旦再生データを書込んだ後、これらのメ
モリーの内容を繰返して読出してスチルビデオ信
号を得ている。この場合、アナログVTRのよう
に同一トラツクから再生信号を繰返して取り出さ
なくてよいから、非常に高画質のスチル画像が得
られる。しかしフイールドスチル又はフレームス
チル専用のメモリーが必要となり、極めて高価な
装置となる。

発明の目的 本発明は上述の問題にかんがみてなされたもの
であつて、変速再生専用のメモリーを使用せずに
高画質の変速再生映像を得ることを目的とする。

発明の概要 本発明のデイジタルビデオ再生装置は、デイジ
タルビデオ信号を符号化するとともにインターリ
ーブ回路によりデータの並べ変えをしたのち記録
手段により記録した記録媒体から、再生手段によ
りデイジタルデータを再生しデ・インターリーブ
回路において並べ直すとともにデコーダ回路によ
り誤り検出訂正を行いビデオ信号を導出するデイ
ジタル信号再生装置において、通常再生モードと
変速再生モードに応じて上記デ・インターリーブ
回路の動作を切り換えるデ・インターリーブ回路
制御手段を具えるとともに、上記デ・インターリ
ーブ回路は、１フイールドまたは１フレーム分の
容量を持つメモリーと、デイジタルデータが書き
込まれるアドレスを上記メモリーに供給する書き
込みアドレス発生回路と、上記メモリーから書き
込みと異なるアドレス順序で上記デイジタデータ
が読み出されるアドレスを上記メモリーに供給す
る読み出しアドレス発生回路からなり、通常再生
モード時、上記デ・インターリーブ回路は上記デ
イジタルデータを上記メモリーの上記書き込みア
ドレス発生回路からのアドレスに書き込み、上記
読み出しアドレス発生回路からのアドレスから読
み出すことにより上記デイジタルデータをデ・イ
ンターリーブし、変速再生モード時、上記デ・イ
ンターリーブ回路は上記メモリーに、１フイール
ドまたは１フレーム分のデイジタルデータを書き
込み、次いで上記メモリーに上記読み出しアドレ
ス発生回路から繰り返して読み出しアドレスを供
給して変速再生ビデオ信号を得るようにしたもの
である。

本発明のデイジタルビデオ記録再生装置は、デ
イジタルビデオ信号を符号化するとともにインタ
ーリーブ回路によりデータの並べ変えをしたのち
記録手段により記録媒体に記録し、該記録媒体か
ら再生手段によりデイジタルデータを再生し、再
生されたデイジタルデータをデ・インターリーブ
回路において並べ直すとともにデコーダ回路によ
り誤り検出訂正を行いビデオ信号を導出するデイ
ジタル記録再生装置において、通常再生モードと
変速再生モードに応じて上記インターリーブ回路
または上記デ・インターリーブ回路の動作を切り
換える制御手段を具えるとともに、上記インター
リーブ回路及びデ・インターリーブ回路の少なく
とも一方は、１フイールドまたは１フレーム分の
容量を持つメモリーと、デイジタルデータが書き
込まれるアドレスを上記メモリーに供給する書き
込みアドレス発生回路と、上記メモリーから書き
込みと異なるアドレス順序で上記デイジタルデー
タが読み出されるアドレスを上記メモリーに供給
する読み出しアドレス発生回路からなり、通常記
録モード時、上記インターリーブ回路は上記デイ
ジタルデータを上記メモリーの上記書き込みアド
レス発生回路からのアドレスに書き込み、上記読
み出しアドレス発生回路からのアドレスから読み
出すことにより上記デイジタルデータをインター
リーブし、通常再生モード時、上記デ・インター
リーブ回路は上記デイジタルデータを上記メモリ
ーの上記書き込みアドレス発生回路からのアドレ
スに書き込み、上記読み出しアドレス発生回路か
らのアドレスから読み出すことにより上記デイジ
タルデータをデ・インターリーブし、変速再生モ
ード時、上記インターリーブ回路及びデ・インタ
ーリーブ回路の双方または一方は上記メモリー
に、１フイールドまたは１フレーム分のデイジタ
ルデータを書き込み、次いで上記メモリーに上記
読み出しアドレス発生回路から繰り返して読み出
しアドレスを供給して変速再生ビデオ信号を得る
ようにしたものである。

実施例 以下本発明を実施例に基いて説明する。

第１図は本発明の第１の実施例を示すデイジタ
ルVTRの要部ブロツク図で、第２図は第１図の
デ・インターリーブ回路の詳細ブロツク図であ
る。

入力ビデオ信号は、Ａ／Ｄ変換器１でデイジタ
ル信号に変換され、符号化回路２においてパリテ
イ付加などの符号化が行われ、次にインターリー
ブ回路３にて、データインターリーブが行われ
る。インターリーブ回路３は、バースト誤りデー
タやランダム誤りデータが再生時に分散されるよ
うにデータの並び換えをするブロツクで、これに
よつて再生側復号器における誤り訂正能力が高め
られる。インターリーブされたデータはＰ／Ｓ変
換器４でパラレルデータからシリアルデータに変
換され、記録アンプ５、回転ヘツド６を介して磁
気テープ７に記録される。

再生側では、再生されたデータは再生アンプ８
を通り、Ｓ／Ｐ変換器９にてパラレルデータに変
換され、タイムベースコレクタ１０で時間軸補正
の後、デ・インターリーブ回路１１においてデー
タの並べ直しが行われる。その後、デコーダ１２
で誤り検出訂正が行われ、通常再生時には切換ス
イツチ１３のノーマル端子ＮよりＤ／Ａ変換器１
４を通つてアナログビデオ信号として導出され
る。

従来の構成では、フイールドスチル再生時に
は、デコーダ１２の出力がフイールドメモリー１
５に一旦記憶される。そしてフイールドスチル釦
２０を操作したときにタイミングコントローラ１
９から発生されるスチルコントロール信号FSCに
よつて、フイールドメモリー１５からスチルビデ
オデータがフイールドごとに誤り返して読み出さ
れ、Ｙ／Ｃ分離回路１６によつて輝度信号Ｙとク
ロマ信号Ｃとに分離される。クロマ信号について
は、移相器１７にてフイールドごとに位相反転さ
れ、加算器１８にて輝度信号と再合成され、合成
出力は切換スイツチ１３のスチル端子Ｓを経て
Ｄ／Ａ変換器１４からスチルビデオ信号として導
入される。

第１図のデ・インターリーブ回路１１では、第
２図に示すように1/2フイールドメモリー２２，
２３を並列２段用意し、通常再生では再生データ
の書込み、読出しを交互に行つて連続したデ・イ
ンターリーブ処理を行つている。本実施例におい
ては、これらの1/2フイールドメモリー２２，２
３を用いてフイールドスチル再生が行わるように
している。

第２図において、通常再生時には、タイミング
コントローラ２４からのライト／リード（Ｗ／
Ｒ）指令を受けて、スイツチ２５，２６がアドレ
スカウンタ２７の出力の書込みアドレス及びデ・
インターリーブ・アドレスデータROM２８の出
力の読出しアドレスを1/2フイールド交互に1/2フ
イールドメモリー２２，２３に導出し、入力デー
タの書込み／読出しによつてデ・インターリーブ
処理が行われる。なおスイツチ２５，２６は逆相
で動作し、データをリアルタイム処理するために
１／２フイールドメモリー２２，２３が交互に書込
み／読出し動作する。

フイールドスチル再生時には、タイミングコン
トローラ２４にフイールドスチルコントロールパ
ルスFSCが加えられ、このコントローラ２４の制
御により、１フイールド分のデータが1/2フイー
ルドメモリー２２，２３に順次書込まるように、
スイツチ２５，２６が1/2フイールドごとにアド
レスカウンタ２７の出力を順次1/2フイールドメ
モリー２２，２３に導出する。

１フイールド分のデータが書込まると、タイミ
ングコントローラ２４からのライトイネーブル指
令WEが禁止され、またスイツチ２５，２６を
デ・インターリーブ・アドレスデータROM２８
の出力側に切換えるリード指令が出力される。こ
れによつてメモリー２２，２３内の１フイールド
データが毎フイールド連続して読出され、スチビ
デオ信号が得られる。なおこの場合も、前述した
ように第１図の移相器１７によつてフイールドご
とのクロマ位相の不連続が修正される。

なお上述の実施例においては、インターリーブ
長が1/2フイールドの場合を説明したが、別の時
間長のインターリーブを行つている場合でも、
デ・インターリーブ回路のメモリーを用いてスチ
ール再生を行うことができる。この場合、インタ
リーブメモリー及びデ・インターリーブメモリー
は２以上の約数で分割した構成となる。またこの
実施例のフイールドスチル再生を利用してコマ落
し（スロー）再生を行うこともできる。

次に第３図は本発明の第２の実施例を示すデイ
ジタルVTRの要部ブロツク図で、第４図は第３
図のインターリーブ回路３及びデ・インターリー
ブ回路１１の詳細ブロツク図である。この実施例
においては、記録側のデータインターリーブ用メ
モリーをも再生時のスチル画用メモリーに用い
て、フレームスチル画像が得られるようにしてい
る。なお第１図及び第２図と同一部分には同じ符
号を付して説明を省略する。

第３図に示すように、記録側のインターリーブ
回路３の入力には、記録／再生の切換スイツチ３
１が設けられていて、再生時には再生側のタイム
ベースコレクタ１０の出力がPB接点を経てイン
ターリーブ回路３に与えられ、インターリーブ用
メモリーに一方のフイールドデータが書込まれ
る。また再生側のデ・イターリーブ回路１１の
デ・インターリーブ用メモリーには他方のフイー
ルドデータが書込まれ、切換スイツチ３９でイン
ターリーブ回路３とデ・インターリーブ回路１１
のフイールドスチルビデオ出力を毎フイールド交
互に切換えて、フレームスチル映像が得られるよ
うになつている。

第４図に示すように、インターリーブ回路３
は、1/2フイールドメモリー３２，３３を備えて
いて、これらにはスイツチ４０，４１を介してア
ドレスカウンタ３７及びインターリーブアドレス
データROM３８から書込みアドレス及び読出し
アドレスが1/2フイールド交互に供給され、交互
の書込み、読出し動作によりデータインターリー
ブが行われる。インターリーブアドレスデータ
ROM３８は、既述のデ・インターリーブアドレ
スデータROM２８とは逆のアドレス順序を有し
ている。

フレームスチル再生時には、第３図のフレーム
スチル釦３０を操作すると、フレームスチルコン
トロールパルスFSCがデ・インターリーブ回路１
１のタイミングコントローラ２４に加えられ、こ
のコントローラ２４の制御により、最初の１フイ
ールド分のデータがデ・インターリーブ回路１１
の1/2フイールドメモリー２２，２３に書き込ま
れる。書込みアドレスはアドレスカウンタ２７か
らスイツチ２５，２６を介して1/2フイールド交
互に与えられる。

次の１フイールド分のデータはインターリーブ
回路３の1/2フイールドメモリー３２，３３に書
込まれる。このとき書込みアドレスは、デ・イン
ターリーブ側のアドレスカウンタ２７からスイツ
チ３５，３６を介して与えられる。これらのスイ
ツチ３５，３６は再生時には、PB接点側に接続
されている。なおスイツチ４２，４３もPB接点
側に切換えられ、ライトネーブル指令WEがタイ
ミングコントローラ３４の出力からタイミングコ
ントローラ２４の出力に切換えられている。

１フレーム分のデータが1/2フイールドメモリ
ー２２，２３，３２，３３に書込まれると、タイ
ミングコントローラ２４からのライトイネーブル
指令WEが禁止され、またスイツチ２５，２６が
デ・インターリーブアドレスデータROM２８の
出力側に切換えるリード指令が出される。スイツ
チ２５，２６からの読出しアドレスデータは、ス
イツチ３５，３６を通じてインターリーブ回路３
の1/2フイールドメモリー３２，３３にも与えら
れる。そしてデ・インターリーブ回路１１及びイ
ンターリーブ回路３に書込まれた１フイールドず
つのデータが、第３図の切換スイツチ３９で交互
に出力され、フレームスチルビデオ信号が得られ
る。

なお第１実施例と同様に、フレームスチルビデ
オ信号のクロマ位相の連続を保つために移相器１
７によるフイールドごとの移相シフトが行われ
る。

発明の効果 本発明の第１の発明は、上述したようにデ・イ
ンターリーブ用メモリーを用いてフイールド又は
フレームの変速再生ビデオ信号を得るようにした
もので、変速再生専用のメモリーが不要となり、
高画質の変速再生画像を高価なメモリー部品を増
設せずに得ることができる。

本発明の第２の発明は、少なくともインターリ
ーブ用メモリーを用いてフイールド又はフレーム
の変速再生ビデオ信号を得るようにしたので、第
１発明と同様の効果が得られると共に、インター
リーブ用メモリー及びデ・インターリーブ用メモ
リーの双方を変速再生用に利用することで、メモ
リーの効率利用が図れ、より高画質の変速再生画
像が得られる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すデイジタ
ルVTRの要部ブロツク図、第２図は第１図の
デ・インターリーブ回路の詳細ブロツク図、第３
図は本発明の第２の実施例を示すデイジタル
VTRの要部ブロツク図で、第４図は第３図のイ
ンターリーブ回路３及びデ・インターリーブ回路
１１の詳細ブロツク図である。 なお、図面に用いられた符号において、３……
インターリーブ回路、６……回転ヘツド、７……
磁気テープ、１１……デ・インターリブ回路、２
２，２３……1/2フイールドメモリー、２７……
アドレスカウンタ、２８……デ・インターリー
ブ・アドレスデータROM、３２，３３……1/2
フイールドメモリー、３７……アドレスカウン
タ、３８……インターリーブアドレスデータ
ROMである。

Claims (1)

1. 【特許請求の範囲】 １ デイジタルビデオ信号は符号化するとともに
   インターリーブ回路によりデータの並べ変えをし
   たのち記録手段により記録した記録媒体から、再
   生手段によりデイジタルデータを再生しデ・イン
   ターリーブ回路において並べ直すとともにデコー
   ダ回路により誤り検出訂正を行いビデオ信号を導
   出するデイジタル信号再生装置において、 通常再生モードと変速再生モードに応じて上記
   デ・インターリーブ回路の動作を切り換えるデ・
   インターリーブ回路制御手段を具えるとともに、 上記デ・インターリーブ回路は、１フイールド
   または１フレーム分の容量を持つメモリーと、デ
   イジタルデータが書き込まれるアドレスを上記メ
   モリーに供給する書き込みアドレス発生回路と、
   上記メモリーから書き込みと異なるアドレス順序
   で上記デイジタデータが読み出されるアドレスを
   上記メモリーに供給する読み出しアドレス発生回
   路からなり、 通常再生モード時、上記デ・インターリーブ回
   路は上記デイジタルデータを上記メモリーの上記
   書き込みアドレス発生回路からのアドレスに書き
   込み、上記読み出しアドレス発生回路からのアド
   レスから読み出すことにより上記デイジタルデー
   タをデ・インターリーブし、 変速再生モード時、上記デ・インターリーブ回
   路は上記メモリーに、１フイールドまたは１フレ
   ーム分のデイジタルデータを書き込み、次いで上
   記メモリーに上記読み出しアドレス発生回路から
   繰り返して読み出しアドレスを供給して変速再生
   ビデオ信号を得るようにしたデイジタルビデオ再
   生装置。 ２ デイジタルビデオ信号を符号化するとともに
   インターリーブ回路によりデータの並べ変えをし
   たのち記録手段により記録媒体に記録し、該記録
   媒体から再生手段によりデイジタルデータを再生
   し、再生されたデイジタルデータをデ・インター
   リーブ回路において並べ直すとともにデコーダ回
   路により誤り検出訂正を行いビデオ信号を導出す
   るデイジタル記録再生装置において、 通常再生モードと変速再生モードに応じて上記
   インターリーブ回路または上記デ・インターリー
   ブ回路の動作を切り換える制御手段を具えるとと
   もに、 上記インターリーブ回路及びデ・インターリー
   ブ回路の少なくとも一方は、１フイールドまたは
   １フレーム分の容量を持つメモリーと、デイジタ
   ルデータが書き込まれるアドレスを上記メモリー
   に供給する書き込みアドレス発生回路と、上記メ
   モリーから書き込みと異なるアドレス順序で上記
   デイジタルデータが読み出されるアドレスを上記
   メモリーに供給する読み出しアドレス発生回路か
   らなり、 通常記録モード時、上記インターリーブ回路は
   上記デイジタルデータを上記メモリーの上記書き
   込みアドレス発生回路からのアドレスに書き込
   み、上記読み出しアドレス発生回路からのアドレ
   スから読み出すことにより上記デイジタルデータ
   をインターリーブし、 通常再生モード時、上記デ・インターリーブ回
   路は上記デイジタルデータを上記メモリーの上記
   書き込みアドレス発生回路からのアドレスに書き
   込み、上記読み出しアドレス発生回路からのアド
   レスから読み出すことにより上記デイジタルデー
   タをデ・インターリーブし、 変速再生モード時、上記インターリーブ回路及
   びデ・インターリーブ回路の双方または一方は上
   記メモリーに、１フイールドまた１フレーム分の
   デイジタルデータを書き込み、次いで上記メモリ
   ーに上記読み出しアドレス発生回路から繰り返し
   て読み出しアドレスを供給して変速再生ビデオ信
   号を得るようにしたデイジタルビデオ記録再生装
   置。