JPH05326696A

JPH05326696A - 半導体ウエハー

Info

Publication number: JPH05326696A
Application number: JP4132494A
Authority: JP
Inventors: Yukihiro Takao; 幸弘高尾
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1992-05-25
Filing date: 1992-05-25
Publication date: 1993-12-10

Abstract

(57)【要約】【目的】スクライブ領域内にアライメント・マーク等
のマーク類を形成した半導体ウエハーにおいて、集積回
路チップの理論収量を減少させることなく、大型のマー
ク類をスクライブ領域内に配置する。【構成】集積回路チップ領域（１３）側のボンディン
グ・パッド（１５）間の空き領域を利用し、この空き領
域にスクライブ領域（１１）の一部を拡張し、該拡張さ
れたスクライブ領域（１１）にマーク類（１６）を形成
する。マーク類（１６）が形成されないスクライブ領域
（１１ｂ）の幅は、スクライブ工程において、必要最小
限の幅に設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体ウエハーに関
し、さらに詳しく言えばスクライブ領域内にアライメン
ト・マークあるいはテスト・エレメント・グループ
（Ｔ．Ｅ．Ｇ.）を形成した半導体ウエハ−に関する。

【０００２】

【従来の技術】半導体集積回路の大規模化および高集積
化に伴い、その製造工程において使用される各種のアラ
イメント・マークあるいは複数の特性モニター素子から
構成されるテスト・エレメント・グループ（Ｔ．Ｅ．
Ｇ.）も大型化する傾向にある。特に、ステッパー用の
アライメント・マークには、１００ミクロン角以上の大
きさのものがあり、半導体集積回路のチップ・パターン
内に設けるとチップサイズが相当増大するという問題が
ある。そこで、これらのアライメント・マークあるいは
テスト・エレメント・グループ（以下、マーク類とい
う。）については、スクライブ工程後において使用する
必要がないことから、スクライブ領域内に形成すること
が一般に行われている。

【０００３】図２は、従来例の半導体ウエハ−のスクラ
イブ領域を示す平面図である。スクライブ領域（１）
は、半導体ウエハーを被覆する保護膜を一部除去するこ
とによって形成された、２本の平行なスクライブ溝
（２）の間の領域として定義される。このスクライブ溝
（２）は、スクライブ領域（１）の中心に沿って半導体
ウエハ−をスクライブする際に、集積回路チップ領域
（３）の保護膜等にクラックが発生するのを防止するも
のである。そして、スクライブ領域（１）にはマーク類
（４）が配置されている。（５）は、集積回路チップ領
域（３）の周辺に形成されたボンディング・パッドであ
る。

【０００４】

【発明が解決しようとする課題】しかしながら、マーク
類（４）のパターン・サイズが大きいとスクライブ領域
（１）の幅Ｗをこれに合わせて、１００ミクロン〜１５
０ミクロンと広く形成する必要があった。これに伴なっ
て、半導体ウエハー上のチップ・パターン領域（３）が
狭くなり、依って１ウエハー当り得られる集積回路チッ
プの理論収量が減少するという問題があった。

【０００５】本発明は、本来スクライブ領域（１）の幅
は、スクライブ工程においては６０ミクロン程度あれば
足りるのであり、且つチップ領域の周辺のボンディング
・パッド間の領域を有効利用できる点に着眼して為され
たものであり、集積回路チップの理論収量を減少するこ
となく、大型のマーク類（４）をスクライブ領域（１）
に配置した半導体ウエハーを提供することを目的として
いる。

【０００６】

【課題を解決するための手段】本発明の半導体ウエハー
は、集積回路チップ領域（１３）側の空き領域を利用し
て、この空き領域にスクライブ領域（１１）の一部を拡
張し、該拡張されたスクライブ領域（１１ａ）にマーク
類（１５）を形成したことを特徴としている。集積回路
チップ領域（１３）側の空き領域としては、例えばボン
ディング・パッド間に生じる空き領域が利用可能であ
る。

【０００７】

【作用】上述の手段によれば、１００ミクロン角以上の
大型のマーク類（１５）を拡張されたスクライブ領域
（１１ａ）内に形成できるとともに、マーク類（１５）
が形成されないスクライブ領域（１１ｂ）の幅について
は、本来スクライブ工程で必要とされる最小幅である６
０ミクロン程度に狭くできるので、スクライブ領域（１
１）の幅を従来例よりも実質的に４０ミクロン〜９０ミ
クロン程度縮小できる。これにより、１ウエハー当り得
られる集積回路チップの理論収量が従来例に比べて大幅
に増加する。

【０００８】

【実施例】次に本発明の実施例を図面を参照して説明す
る。図１は、本発明の実施例に係る半導体ウエハ−のス
クライブ領域を示す平面図である。図において、（１
１）はスクライブ領域、（１２）はスクライブ領域（１
１）と集積回路チップ領域（１３）との境界に刻まれた
スクライブ溝である。（１４）は、集積回路チップ領域
（１３）の周辺に形成されたワイヤーボンディングのた
めのボンディング・パッドである。

【０００９】本発明の特徴とする点は、集積回路チップ
領域（１３）側の空き領域を利用して、この空き領域に
スクライブ領域（１１）の一部を拡張し、該拡張された
スクライブ領域（１１ａ）にマーク類（１５）を形成し
たことである。集積回路チップ領域（１３）側の空き領
域としては、集積回路パターンが形成されていない領域
であればどこでも利用できるが、図に示すようにボンデ
ィング・パッド（１４）の間の空き領域が最も適当であ
る。

【００１０】なお、マーク類にはアライメント・マーク
あるいはテスト・エレメント・グループ等が含まれる
が、図においては簡単のためアライメント・マークのみ
を図示した。また、一般に使用されるマーク類（１５）
は複数個あるので、拡張されたスクライブ領域（１１
ａ）はこれに対応して複数の場所に形成される。上述し
た構成によれば、スクライブ領域（１１）の一部を集積
回路チップ領域（１３）側に拡張しているので、１００
ミクロン角以上の大型のマーク類（１６）を拡張された
スクライブ領域（１１ａ）内に形成できるとともに、マ
ーク類（１５）が形成されないスクライブ領域（１１
ｂ）の幅については、本来スクライブ工程で必要とされ
る最小幅である６０ミクロン程度に狭くできるので、ス
クライブ領域（１１）の幅を従来例よりも実質的に４０
ミクロン〜９０ミクロン程度縮小できる。

【００１１】これにより、例えば５ミクロン角の集積回
路チップを形成した直径５インチの半導体ウエハーに本
発明を適用した場合について、集積回路チップの理論収
量は次式に従うと、従来例と比べ約７個〜１５個の増加
となる。５インチウエハーの理論収量＝（８３３／(Ｓ)
^0．5 −１０）²×π／１９６ここで、Ｓは集積回路チッ
プの面積（ｍｍ²）である。

【００１２】

【発明の効果】本発明の半導体ウエハーによれば、スク
ライブ領域（１１）の一部を集積回路チップ側に拡張し
た領域（１１ａ）にマーク類（１５）を形成し、マーク
類（１６）を形成しないスクライブ領域（１１ｂ）の幅
については、スクライブ工程において必要最小限の幅に
設定したことにより、スクライブ領域（１１）の幅を従
来例よりも実質的に狭くできる。これにより、１ウエハ
ー当りの集積回路チップの理論収量を大幅に増加でき
る。

【００１３】さらに、本発明によれば、集積回路チップ
側の空き領域の有効利用を図れるという利点を有する。

【図面の簡単な説明】

【図１】本発明の実施例に係る半導体ウエハ−のスクラ
イブ領域を示す平面図である。

【図２】従来例に係る半導体ウエハ−のスクライブ領域
を示す平面図である。

Claims

【特許請求の範囲】

【請求項１】スクライブ領域内にマーク類が形成され
た半導体ウエハーにおいて、前記スクライブ領域の一部
を集積回路チップ側の空き領域に拡張し、該拡張された
スクライブ領域部分に前記マーク類を形成したことを特
徴とする半導体ウエハー。
【請求項２】前記集積回路チップ側の空き領域がボン
ディング・パッド間の空き領域であることを特徴とする
請求項１記載の半導体ウエハー。