JPH08186064A - 半導体ウエハおよび半導体ペレットの分割方法 - Google Patents

半導体ウエハおよび半導体ペレットの分割方法

Info

Publication number
JPH08186064A
JPH08186064A JP32757794A JP32757794A JPH08186064A JP H08186064 A JPH08186064 A JP H08186064A JP 32757794 A JP32757794 A JP 32757794A JP 32757794 A JP32757794 A JP 32757794A JP H08186064 A JPH08186064 A JP H08186064A
Authority
JP
Japan
Prior art keywords
semiconductor
pellets
semiconductor wafer
pellet
semiconductor pellets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32757794A
Other languages
English (en)
Other versions
JP2604563B2 (ja
Inventor
On Sutanrii
スタンリー・オン
Tetsuo Okamura
哲生 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP32757794A priority Critical patent/JP2604563B2/ja
Publication of JPH08186064A publication Critical patent/JPH08186064A/ja
Application granted granted Critical
Publication of JP2604563B2 publication Critical patent/JP2604563B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】異なる大きさの半導体ペレットを配置すること
により利用効率を向上させ、かつこれら半導体ペレット
を容易に分割することができる半導体ウエハ半導体ペレ
ットの分割方法を提供する。 【構成】半導体ウエハ100の中央部20に大型の複数
の第1の半導体ペレット21がたがいに第1の分割領域
22を介して配列形成され、周辺部30に小型の複数の
第2の半導体ペレット31がたがいに第2の分割領域3
2を介して配列形成され、中央部20と周辺部30との
間には幅が広い分離領域12が形成されている。この半
導体ウエハ100から半導体ペレット21,31を個々
の半導体ペレット21,31に分割するに際し、まず中
央部20と周辺部30とをダイシング法により分離し、
しかる後、中央部および周辺部内の半導体ペレットの分
割をそれぞれ別に行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体ウエハおよび半導
体ペレットの分割方法に係わり、特に異なる大きさの半
導体ペレットが形成された半導体ウエハおよびこれら半
導体ペレットを個々に分割する方法に関する。
【0002】
【従来の技術】集積回路を形成する半導体ペレットの寸
法、すなわちペレットサイズは処理データの増大、高速
化の要求を実現するために大型化している。
【0003】図5は通常の方法で半導体ウエハ200に
大型半導体ペレット21を個々に切断分割する分割領域
22を介してマトリックス状に配置した平面図である。
【0004】
【発明が解決しようとする課題】しかしながら大型半導
体ペレットを所定の大きさの半導体ウエハに配置する
と、半導体ウエハの外周部分の未使用領域(図5で右上
がりのハッチングで示す)210が大きくなり、半導体
ウエハ200の利用効率が悪くなる。
【0005】一方、半導体ウエハの外周部分の上記未使
用領域に小型半導体ペレットを配置することを考慮して
も、半導体ウエハ内に形成されている複数の大型半導体
ペレットおよび複数の小型半導体ペレットをそれぞれの
半導体ペレットに分割することが困難となり、さらにX
方向およびY方向のいずれにおいても大型半導体ペレッ
トの寸法が小型半導体ペレットの寸法の整数倍になって
いない場合にはこれら半導体ペレットをそれぞれ分割す
ることは実際上不可能となる。
【0006】したがって本発明の目的は、異なる大きさ
の半導体ペレットを配置することにより利用効率を向上
させ、かつこれら半導体ペレットを容易に分割すること
ができる半導体ウエハを提供することである。
【0007】本発明の他の目的は、異なる大きさの半導
体ペレットを配置することにより利用効率を向上させた
半導体ウエハからこれら半導体ペレットを容易に個々の
半導体ペレットに分割することが可能な半導体ペレット
の分割方法を提供することである。
【0008】
【課題を解決するための手段】本発明の特徴は、中央部
に複数の第1の半導体ペレットがたがいに第1の分割領
域を介して配列形成され、前記中央部を囲む周辺部に前
記第1の半導体ペレットより小型の複数の第2の半導体
ペレットがたがいに第2の分割領域を介して配列形成さ
れ、前記中央部と前記周辺部との間には前記第1および
第2の分割領域のいずれより幅が広い分離領域が形成さ
れている半導体ウエハにある。
【0009】本発明の他の特徴は、中央部に複数の第1
の半導体ペレットが配列形成され、前記中央部を囲む周
辺部に前記第1の半導体ペレットより小型の複数の第2
の半導体ペレットが配列形成された半導体ウエハからこ
れら半導体ペレットを個々の半導体ペレットに分割する
に際し、まず前記中央部と前記周辺部とをダイシング法
により分離し、しかる後、前記中央部内の前記第1の半
導体ペレットの分割および前記周辺部内の前記第2の半
導体ペレットの分割をそれぞれ行う半導体ペレットの分
割方法にある。
【0010】
【作用】このように本発明では、半導体ウエハの中央部
に複数の第1の半導体ペレットが配列形成され、中央部
を囲む周辺部に小型の複数の第2の半導体ペレットが配
列されているから、半導体ウエハの利用効率を向上させ
ることができる。
【0011】また中央部と周辺部との間に幅広の分離領
域が設けられているから、第2の半導体ペレットに損傷
を与えることなくダイシングで中央部を切り離すことが
でき、中央部の第1の半導体ペレットの分割と周辺部の
第2の半導体ペレットの分割とを別々に行うことができ
る。これによりXもしくはY方向における第1の半導体
ペレットの寸法を第2の半導体ペレットの寸法の整数倍
にしてYもしくはX方向に延在する両者の一部の分割領
域(スクライブ領域)どうしを一致させる等の考慮は不
必要となる。したがって大型の第1の半導体ペレットも
小型の第2の半導体ペレットもそれぞれに要求される性
能に応じてその大きさを自由に設定することができる。
【0012】
【実施例】以下図面を参照して本発明を説明する。
【0013】図1は本発明の実施例の半導体ウエハ10
0を示す図であり、(A)は平面図、(B),(C)お
よび(D)はそれぞれ(A)のB−B部、C−C部およ
びD−D部を拡大して示した断面図である。
【0014】図1(A)において、半導体ウエハ100
の中央部20に複数(図では4個)の大型の第1の半導
体ペレット21がマトリックス状に配列形成され、それ
ぞれの第1の半導体ペレット21はX方向およびY方向
に延びる第1の分割領域22により囲まれている。ま
た、この中央部20を囲む周辺部30に、第1の半導体
ペレット21より小さい、複数(図では47個)の小型
の第2の半導体ペレット31がマトリックス状に配列形
成され、それぞれの第2の半導体ペレット31はX方向
およびY方向に延びる第2の分割領域32により囲まれ
ている。
【0015】このように大型の第1の半導体ペレット2
1だけでなく小型の第2の半導体ペレット31も配列形
成しているから、半導体ウエハ100の未使用領域(図
1(A)で左上がりのハッチングで示す)110は、従
来の未使用領域210(図5)よりはるかに小となり半
導体ウエハ100の利用効率は良好となっている。
【0016】そして第1の半導体ペレット21の群が形
成された中央部20と第2の半導体ペレット31の群が
形成された周辺部30との間には、第1および第2の分
割領域22,32のいずれより幅が広い分離領域12が
形成され、X方向およびY方向に延びこの分離領域12
により中央部20が囲まれている。
【0017】第1の分割領域22の幅W1 (図1
(C))及び第2の分割領域32の幅W2(図1
(D))は、そこで大型半導体ペレット21どうし又は
小型半導体ペレット31どうしを分割することから、ダ
イシングの際の切断刃の幅を基に定められ、通常は例え
ば50μmまたは100μmの値となっている。
【0018】しかしながら分離領域12の幅W0 (図1
(B))は、そこを切断する際に、そのX方向およびY
方向のそれぞれの延長線上に位置する小型の第2の半導
体ペレット31が回転する切断刃で損傷しないように配
慮する必要がある。
【0019】すなわちX方向を切断する際にX方向の延
長線上に位置する小型の第2の半導体ペレット31に回
転切断刃が入り込まないために、Y方向を延在する分離
領域12の幅W0 を広くしておく必要がある。同様に、
Y方向を切断する際にY方向の延長線上に位置する小型
の第2の半導体ペレット31に回転切断刃が入り込まな
いためにX方向の分離領域12の幅W0 を広くしておく
必要がある。
【0020】具体的に後から図4を参照して説明する
が、分離領域12の幅W0 は例えば約5mmとする。
【0021】次に本発明の実施例の半導体ペレットの分
割方法を説明する。
【0022】まず中央部を囲む分離領域12を回転切断
刃により切断し中央部20と周辺部30とを分離する。
【0023】図2(A)は周辺部30から分離された半
導体ウエハ100の中央部20を示す平面図である。こ
の後、X方向およびY方向に延びる第1の分割領域22
を回転切断刃で切断するダイシング法あるいはスクライ
ブ法を用いて分割して、図2(B)に示すように個々の
大型半導体ペレット21を得る。図2(A)の状態では
同じ半導体ペレットのみの配列であるから通常のダイシ
ング法あるいはスクライブ法を用いることができる。
【0024】同様に、図3(A)は中央部20を分離除
去した半導体ウエハ100の周辺部30を示す平面図で
ある。この後、X方向およびY方向に延びる第2の分割
領域32を回転切断刃で切断するダイシング法あるいは
スクライブ法を用いて分割して、図3(B)に示すよう
に個々の小型半導体ペレット31を得る。図3(A)の
状態では同じ半導体ペレットのみの配列であるから通常
のダイシング法あるいはスクライブ法を用いることがで
きる。
【0025】次に図4を参照して本発明の分離領域12
の幅W0 の必要寸法について説明する。尚、図4(A)
は平面図、図4(B)は図4(A)のB−B部の断面図
である。
【0026】図4において、加工ステージ43上に載置
固定された半導体ウエハ100のX方向に延在する分離
領域12を、回転軸41に取付けられ回転する切断刃4
2により、分離領域12の幅中心より中央部20に寄っ
た箇所46を切断する。
【0027】回転しながら、半導体ウエハ100を固定
した加工ステージ43に対して相対的に図で左から右に
移動しながら、加工ステージ43に表面から切込み43
Aを入れて半導体ウエハの分離領域12に切断箇所12
Aを形成して切断している切断刃42の中心が半導体ウ
エハの中央部20と分離領域12との境界線X1 に達し
た際の状態が図4である。
【0028】ここで切断刃42の半径R,半導体ウエハ
100の厚さT,切込み深さAとすると、境界線X1
ら半導体ウエハの上面と切断刃とが接する箇所との距離
Lおよび境界線X1 から半導体ウエハの下面と切断刃と
が接する箇所との距離Mはそれぞれ次のようになる。
【0029】L={R2 −(R−T−A)2 1/2 M={R2 −(R−A)2 1/2 したがって切断刃の半径R=27.75mm,半導体ウ
エハの厚さT=0.3mm,切込み深さA=0.01m
mの場合は、L≒4.14mm,M≒0.74mmとな
る。
【0030】すなわち、境界線X1 から0.74mmだ
けY方向を延在する分離領域12内に入った箇所まで半
導体ウエハをその下面まで切断し、境界線X1 から4.
14mmだけY方向を延在する分離領域12内に入った
箇所まで半導体ウエハの上面を切断刃42により切断す
る。
【0031】切断を確実にするためには切断刃の中心を
境界線X1 よりさらにマージンとしてΔX1 移動(図で
右方向に移動)させる必要がある。一方、回転切断刃4
2による第2の半導体ペレット31の上面の損傷防止を
確実にするために分離領域12の幅W0 (図4の場合は
Y方向に延在する分離領域12の幅W0 )は計算された
回転切断刃42の位置よりさらにマージンとしてΔX2
だけ大きくする必要がある。したがって分離領域12の
幅W0 はL+ΔX1 +ΔX2 となり、ΔX1 ,ΔX2
どの程度にするかは切断作業精度等から決定される。上
記の場合はLが4.14mmであるから分離領域12の
幅W0 は例えば5mmとする。このように図4でX方向
に延在する分離領域12の切断箇所46の切断が完了し
たら、半導体ウエハの下面まで切断された場所からY方
向に延在する分離領域12の中央部20に寄った側の切
断箇所47の切断を行ない、4本の分離領域の切断によ
り半導体ウエハの中央部20を周辺部30から分離して
取り出す。
【0032】
【発明の効果】上記本発明によれば、半導体ウエハの中
央部に第1の分割領域に囲まれた大型の第1の半導体ペ
レットの複数が配列形成され、中央部を囲む周辺部に第
2の分割領域に囲まれた小型の第2の半導体ペレットの
複数が配列形成されているから、円板の一部に直線のオ
リエンテーションフラットを形成した半導体ウエハの利
用効率を向上させることができる。
【0033】また中央部と周辺部との間に幅広の分離領
域が設けられているから、第2の半導体ペレットに損傷
を与えることなくダイシングで第1の半導体ペレット群
が形成された中央部を切り離すことができ、中央部の第
1の半導体ペレットの分割と周辺部の第2の半導体ペレ
ットの分割とを別々に行うことができる。
【0034】したがってXもしくはY方向における第1
の半導体ペレットの寸法を第2の半導体ペレットの寸法
の整数倍にしてYもしくはX方向に延在する両者の一部
の分割領域(スクライブ領域)どうしを一致させる等の
考慮は不必要となり、これにより大型の第1の半導体ペ
レットも小型の第2の半導体ペレットもそれぞれに要求
される性能に応じてその大きさを自由に設計することが
できる。
【図面の簡単な説明】
【図1】本発明の実施例の半導体ウエハを示す図であ
り、(A)は平面図、(B),(C)および(D)はそ
れぞれ(A)のB−B部、C−C部およびD−D部を拡
大して示した断面図である。
【図2】本発明の実施例の半導体ペレットの分割方法を
説明する図であり、(A)は半導体ウエハの分離された
中央部を示す平面図、(B)は分割された大型半導体ペ
レットを示す平面図である。
【図3】本発明の実施例の半導体ペレットの分割方法を
説明する図であり、(A)は半導体ウエハの分離された
周辺部を示す平面図、(B)は分割された小型半導体ペ
レットを示す平面図である。
【図4】本発明の実施例における分離状態および分離領
域の幅W0 を説明する図であり、(A)は平面図、
(B)は(A)のB−B部の断面図である。
【図5】従来技術の半導体ウエハを示す平面図である。
【符号の説明】
12 分離領域 20 半導体ウエハの中央部 21 第1の半導体ペレット 22 第1の分割領域 30 半導体ウエハの中央部 31 第2の半導体ペレット 32 第2の分割領域 41 回転軸 42 切断刃 43 加工ステージ 100,200 半導体ウエハ 110,210 半導体ウエハの未使用領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 中央部に複数の第1の半導体ペレットが
    たがいに第1の分割領域を介して配列形成され、前記中
    央部を囲む周辺部に前記第1の半導体ペレットより小型
    の複数の第2の半導体ペレットがたがいに第2の分割領
    域を介して配列形成され、前記中央部と前記周辺部との
    間には前記第1および第2の分割領域のいずれより幅が
    広い分離領域が形成されていることを特徴とする半導体
    ウエハ。
  2. 【請求項2】 中央部に複数の第1の半導体ペレットが
    配列形成され、前記中央部を囲む周辺部に前記第1の半
    導体ペレットより小型の複数の第2の半導体ペレットが
    配列形成された半導体ウエハからこれら半導体ペレット
    を個々の半導体ペレットに分割するに際し、まず前記中
    央部と前記周辺部とをダイシング法により分離し、しか
    る後、前記中央部内の前記第1の半導体ペレットの分割
    および前記周辺部内の前記第2の半導体ペレットの分割
    をそれぞれ行うことを特徴とする半導体ペレットの分割
    方法。
JP32757794A 1994-12-28 1994-12-28 半導体ウエハおよび半導体ペレットの分割方法 Expired - Lifetime JP2604563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32757794A JP2604563B2 (ja) 1994-12-28 1994-12-28 半導体ウエハおよび半導体ペレットの分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32757794A JP2604563B2 (ja) 1994-12-28 1994-12-28 半導体ウエハおよび半導体ペレットの分割方法

Publications (2)

Publication Number Publication Date
JPH08186064A true JPH08186064A (ja) 1996-07-16
JP2604563B2 JP2604563B2 (ja) 1997-04-30

Family

ID=18200619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32757794A Expired - Lifetime JP2604563B2 (ja) 1994-12-28 1994-12-28 半導体ウエハおよび半導体ペレットの分割方法

Country Status (1)

Country Link
JP (1) JP2604563B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060514A1 (ja) * 2007-11-06 2009-05-14 Fujitsu Microelectronics Limited 半導体装置の製造方法、ウエハおよびウエハの製造方法
CN106952986A (zh) * 2017-05-26 2017-07-14 厦门市东太耀光电子有限公司 一种led晶元切割方法
CN113960708A (zh) * 2021-10-26 2022-01-21 苏州众为光电有限公司 一种窄带滤光片的切割方法
US11747738B2 (en) * 2016-07-19 2023-09-05 Asml Netherlands B.V. Determining the combination of patterns to be applied to a substrate in a lithography step

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060514A1 (ja) * 2007-11-06 2009-05-14 Fujitsu Microelectronics Limited 半導体装置の製造方法、ウエハおよびウエハの製造方法
US11747738B2 (en) * 2016-07-19 2023-09-05 Asml Netherlands B.V. Determining the combination of patterns to be applied to a substrate in a lithography step
CN106952986A (zh) * 2017-05-26 2017-07-14 厦门市东太耀光电子有限公司 一种led晶元切割方法
CN113960708A (zh) * 2021-10-26 2022-01-21 苏州众为光电有限公司 一种窄带滤光片的切割方法

Also Published As

Publication number Publication date
JP2604563B2 (ja) 1997-04-30

Similar Documents

Publication Publication Date Title
US5872025A (en) Method for stacked three dimensional device manufacture
US5637912A (en) Three-dimensional monolithic electronic module having stacked planar arrays of integrated circuit chips
EP0228863B1 (en) Method of dividing a substrate into a plurality of substrate portions
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
US5716889A (en) Method of arranging alignment marks
US7563694B2 (en) Scribe based bond pads for integrated circuits
US7618877B2 (en) Semiconductor wafer, method of manufacturing the same, and method of manufacturing a semiconductor device
US6734040B2 (en) Method of manufacturing semiconductor devices
US8030180B2 (en) Method of manufacturing a semiconductor device
US7601051B2 (en) Grinding machine having grinder head and method of manufacturing semiconductor device by using the grinding machine
US20040185580A1 (en) Method for dicing semiconductor wafer
JP2604563B2 (ja) 半導体ウエハおよび半導体ペレットの分割方法
US7033914B2 (en) Method of making a package structure by dicing a wafer from the backside surface thereof
JPH09330891A (ja) 半導体チップおよび半導体チップの製造方法
JPH05267449A (ja) 半導体装置及びその製造方法
US6005294A (en) Method of arranging alignment marks
JPS61267343A (ja) 半導体装置の製造方法
JPS61149316A (ja) 圧力センサウエハの切断方法
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
JPH05326696A (ja) 半導体ウエハー
JPH10217094A (ja) 半導体ウエハ組立体切断法及び半導体ウエハ用ワイヤソー切断機
JP2009283524A (ja) 半導体ウェハ
JPS58137209A (ja) 半導体装置の製造方法
JPH04287369A (ja) 半導体集積回路装置の製造方法
JPH03139862A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961210