JPH05324516A - 速度変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 エラスティックストアを用いて特定タイムス
ロットのデータと連続データとの速度変換を行う回路に
関し、ハードウエア規模を小さくすることを目的とす
る。 【構成】 一面構成のエラスティックストアを用い、位
相制御回路によりフレームタイミングに基づいて１フレ
ーム毎に交互にライトリセット信号とリードリセット信
号とを生成してエラスティックストアに与えることによ
りエラスティックストアのライトとリードを１フレーム
タイミングだけずらして衝突しないように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は速度変換回路に関し、特
にエラスティックストアを用いて特定タイムスロットの
データとシリアルデータ（連続データ）との速度変換を
行う回路に関するものである。

【０００２】一般的な伝送路は、複数の端末から６４Kb
psの伝送速度を有するデータをタイムスロット単位に多
重化して一周期が１２５μs となる数のタイムスロット
を有している。従って、この伝送路を使用して通信を行
う端末は、自局に必要なタイムスロットのみを使用する
為、タイムスロットのデータをシリアルデータに速度変
換する必要がある。

【０００３】

【従来の技術】図４は、従来の速度変換回路を示したも
ので、３１〜３４はエラスティックストア（ＥＳ）を示
しており、このうちエラスティックストア３１及び３２
は伝送路からのデータを受信する為に２面構成されてお
り、エラスティックストア３３及び３４は、端末（図示
せず）側からのシリアルデータを伝送路に送信する為に
２面構成されている。これらのエラスティックストア３
１〜３４はそれぞれ、ライト（書込）リセット端子ＷＲ
と、ライトカウンタ歩進禁止端子ＷＩと、ライトクロッ
ク端子ＷＣと、ライトデータ入力端子ＷＤと、リード
（読出）リセット端子ＲＲと、リードカウンタ歩進禁止
端子ＲＩと、リードクロック端子ＲＣと、リードデータ
出力端子ＲＤとを備えている。

【０００４】また、４１はフレームタイミングをＪ端子
及びＫ端子に共通に入力して、セット側（“１”側）端
子がＡＮＤゲート（エッジ検出部）４２とエラスティッ
クストア３１のリードカウンタ歩進禁止端子ＲＩとエラ
スティックストア３３のライトカウンタ歩進禁止端子Ｗ
Ｉとに接続され、リセット側（“０”側）端子がＡＮＤ
ゲート４３及びエラスティックストア３２のリードカウ
ンタ歩進禁止端子ＲＩとエラスティックストア３４のラ
イトカウンタ歩進禁止端子ＷＩとに接続されたＪ−Ｋフ
リップフロップである。

【０００５】上記のＡＮＤゲート４２及び４３は共にも
う一方の入力端子にタイムスロット指定信号を共通入力
しており、この内、ＡＮＤゲート４２の出力信号は、エ
ラスティックストア３２の端子ＷＩとエラスティックス
トア３４の端子ＲＩとに送られ、ＡＮＤゲート４３の出
力信号は、エラスティックストア３１の端子ＷＩとエラ
スティックストア３３の端子ＲＩとに送られるようにな
っている。

【０００６】また、フレームタイミングはエラスティッ
クストア３１〜３４のリセット端子ＷＲ及びＲＲにも共
通に与えられている。

【０００７】更に、伝送路からのデータは、エラスティ
ックストア３１及び３２の端子ＷＤに与えられ、また、
伝送路クロックはエラスティックストア３１及び３２の
端子ＷＣに与えられると共にエラスティックストア３３
及び３４の端子ＲＣに与えられている。そして、エラス
ティックストア３１及び３２には端末からのシリアルデ
ータクロックが端子ＲＣに与えられ、端子ＲＤよりシリ
アルデータが出力されるようなっている。

【０００８】また、エラスティックストア３３及び３４
の端子ＷＣにもシリアルデータクロックが与えられ、端
子ＷＤに端末からのシリアルデータが与えられたとき、
それぞれ端子ＲＤより伝送路データとしてリードされる
ように成っている。

【０００９】図４に示した従来例の動作を図５のタイミ
ングチャートを参照して説明する。なお、この図５のタ
イミングチャートはエラスティックストア３１及び３２
による受信動作のみを示したものである。

【００１０】先ず、図５に示すような伝送路データがエ
ラスティックストア３１及び３２の端子ＷＤに与えられ
たとき、ＡＮＤゲート４３及び４２は図５に示すような
ライト禁止信号を発生してこのライト禁止信号がＨレベ
ルの時のみ伝送路データをエラスティックストア３１又
は３２にライトさせる事とし、伝送路データ中の所定の
タイムスロットデータを２つのエラスティックストア３
１及び３２に交互にライトするようにしている。その
為、ＡＮＤゲート４３及び４２はタイムスロット指定信
号を共通に受け、フーレムタイミングを受ける度にセッ
ト状態とリセット状態とが交互に切り替わるＪ−Ｋフリ
ップフロップ４１の出力信号をそれぞれ受けることによ
りエラスティックストア３１及び３２の端子ＷＩに対す
るライト禁止信号を生成している。

【００１１】そして、リード時に置いてはフレームタイ
ミングを受ける度にエラスティックストア３１及び３２
はリードリセットが掛かるが、Ｊ−Ｋフリップフロップ
４１の出力により図５に示したようなライト禁止信号に
対応するリード禁止信号（図示せず）が端子ＲＩに交互
に与えられるため、端末側のシリアルデータクロックに
従って端子ＲＤから図５に示すようなシリアルデータが
読み出される事となる。

【００１２】以上はエラスティックストア３１及び３２
を用いた伝送路データを受信する場合についての説明で
あるが、端末からのシリアルデータを伝送路に送出する
場合もこれと丁度逆の形で速度変換することができる。

【００１３】

【発明が解決しようとする課題】このように従来の技術
においては伝送路データにおける特定タイムスロットと
シリアルデータとの間で変換を行う時のデータの欠落を
避けるために２面構成のエラスティックストアを用い、
１周期毎にエラスティックストアを切り替えることによ
りリードとライトを同時に行う様にしているが、ハード
ウエア規模が大きくなってしまうという問題点があっ
た。

【００１４】従って本発明は、エラスティックストアを
用いて特定タイムスロットのデータと連続データとの速
度変換を行う回路において、ハードウエア規模を小さく
することを目的とする。

【００１５】

【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る速度変換回路においては、図１に原理
的に示すように、ライトクロック及びタイムスロット指
定信号により特定タイムスロットのデータをライトする
と共にリードクロックにより該ライトしたデータをシリ
アルデータとしてリードする１面構成のエラスティック
ストア１と、フレームタイミングに基づいてそれぞれ１
フレーム毎に交互にライトリセット信号及びリードリセ
ット信号を該エラスティックストア１に与える位相制御
回路２とを備えている。

【００１６】また本発明では、図１の場合と逆に、ライ
トクロックによりシリアルデータをライトすると共にリ
ードクロックにより該ライトしたデータをリードクロッ
ク及びタイムスロット指定信号によりリードする１面構
成のエラスティックストア１と、フレームタイミングに
基づいてそれぞれ１フレーム毎に交互にライトリセット
信号及びリードリセット信号を該エラスティックストア
１に与える位相制御回路２とで構成するようにしてもよ
い。

【００１７】上記の場合、位相制御回路２は、エラステ
ィックストア１の初期化時にそのライト側からリセット
信号を発生するものとしてもよい。

【００１８】

【作用】図１に示した本発明に係る速度変換回路の動作
を図５に対応して受信時のタイミングチャートを示す図
２を参照して以下に説明する。

【００１９】先ずエラスティックストア１にはタイムス
ロット指定信号が図２に示すような形で与えられるの
で、このタイムスロット指定信号（ライト禁止信号）が
Ｈレベルの時にはライトデータ（伝送路データ）の所定
のタイムスロットを指定する事となり、このタイムスロ
ット指定信号によって指定された有効データがエラステ
ィックストア１にライトされる。

【００２０】この時、位相制御回路２はフレームタイミ
ングに基づいてライトリセット信号をフレームタイミン
グの一つ置きに対応して発生しエラスティックストア１
に与えるようにしているので、このライトリセット信号
の間においてエラスティックストア１はタイムスロット
指定信号が二つ存在することによりライトデータにおけ
る特定タイムスロットの有効データを二つ分ライトする
こととなる。

【００２１】一方、位相制御回路２はやはりフレームタ
イミングの一つ置きに発生され且つライトリセット信号
と交互に発生されるようになっているリードリセット信
号を発生してエラスティックストア１に与えるので、図
２に示す様にリードデータはリードクロックに従ってラ
イト時より一つのフレームタイミング分だけ遅れてデー
タをリードすることとなり、ライト時とリード時の間に
一定の位相差が保たれるためライトとリードが同時に行
われることが無くなる。

【００２２】以上は、データをシリアルデータとして取
り込む場合についての説明であるが、逆にシリアルデー
タを伝送路に送出する場合もこれと丁度逆の形で速度変
換することができる。

【００２３】更に、本発明においては位相制御回路２と
して、エラスティックストア１を初期化する時にライト
リセット信号がリードリセット信号より先に発生する様
なものとすれば、最初のリードデータが無意味になる状
態を防ぐことが出来る。

【００２４】この様にして従来の２面構成の物に比べて
半分の回路規模で速度変換を実現することが出来る。

【００２５】

【実施例】図３は、本発明に係る速度変換回路の実施例
を示したもので、この実施例では、受信した伝送路デー
タを端末用のシリアルデータに変換するためのエラステ
ィックストア１１と、端末からのシリアルデータを速度
変換して伝送路データとして送信する為のエラスティッ
クストア１２とを示しており、受信及び送信においてそ
れぞれ一面構成のエラスティックストアが使用されてい
る。

【００２６】また、エラスティックストア１１の端子Ｗ
Ｄには伝送路データが入力され、エラスティックストア
１２の端子ＷＤにはシリアルデータが入力されると共
に、エラスティックストア１１の端子ＲＤからシリアル
データがリードされ、エラスティックストア１２の端子
ＲＤから伝送路データがリードされる様になっている。
また、伝送路クロックはエラスティックストア１１の端
子ＷＣに与えられると共にエラスティックストア１２の
端子ＲＣに与えられ、端末側のシリアルデータクロック
はエラスティックストアの端子ＲＣとエラスティックス
トア１２の端子ＷＣとに与えられるようになっている。

【００２７】更に、タイムスロット指定信号はエラステ
ィックストア１１の端子ＷＩとエラスティックストア１
２の端子ＲＩとに与えられ、エラスティックストア１１
の端子ＲＩとエラスティックストア１２の端子ＷＩは共
に“Ｈ”レベルに固定されてリード禁止をしない様にし
ている。

【００２８】また、図１に示した位相制御回路２は、フ
レームタイミングを受けてセット状態とリセット状態と
を交互に反転するＪ−Ｋフリップフロップ２１と、この
Ｊ−Ｋフリップフロップ２１のセット出力とフレームタ
イミングとを入力するＡＮＤゲート２２と、Ｊ−Ｋフリ
ップフロップ２１のリセット端子の出力信号とフレーム
タイミングとを入力するＡＮＤゲート２３とで構成され
ており、ＡＮＤゲート２２の出力信号はエラスティック
ストア１１及び１２の端子ＷＲに与えられるライトリセ
ット信号となり、ＡＮＤゲート２３の出力信号はエラス
ティックストア１１及び１２の端子ＲＲに与えられるリ
ードリセット信号となっている。

【００２９】尚、Ｊ−Ｋフリップフロップ２１のセット
端子Ｓには電源ＯＮリセット部２４が接続されており、
この速度変換回路の電源を投入したときにはＪ−Ｋフリ
ップフロップ２１を図示のようなセット状態に設定する
ようになっている。

【００３０】上記の実施例の動作を図２に示したタイミ
ングチャート（受信時）を参照して以下に説明する。

【００３１】まず、電源を投入すると、電源ＯＮリセッ
ト部２４からセット信号がＪ−Ｋフリップフロップ２１
に与えられるので先ずセット端子が図示のように“１”
となりフレームタイミングの時点でＡＮＤゲート２２よ
りエラスティックストア１１の端子ＷＲににライトリセ
ット信号が与えられる。

【００３２】すると、その後、図２に示すようにタイム
スロット指定信号（ライト禁止信号）がエラスティック
ストア１１の端子ＷＩに与えられるので、このタイムス
ロット指定信号がＨレベルの時に伝送路クロックにより
伝送路データがエラスティックストア１１の端子ＷＤか
らライトされることとなる。

【００３３】但し、上記のライトリセット信号はフレー
ムタイミングの一つ置きに発生されるので、ライトリセ
ット信号は２フレーム毎にしか発生されないこととな
り、この間エラスティックストア１１はタイムスロット
指定信号を二つ受けることにより伝送路データを特定タ
イムスロットに関して二個分タイムエラスティックスト
ア１１にライトすることとなる。

【００３４】ライトリセット信号がＡＮＤゲート２２か
ら発生された後、次のフレームタイミングではＪ−Ｋフ
リップフロップ２１のリセット端子からリセット信号が
発生されてＡＮＤゲート２３に与えられることにより、
このＡＮＤゲート２３からは図２に示すように次のフレ
ームタイミングに一致したリードリセット信号がエラス
ティックストア１１の端子ＲＲに与えられるので、この
時点よりエラスティックストア１１は端子ＲＣに与えら
れるシリアルデータクロックに従い先にライトしたデー
タ（図２に示すライトデータ）をリードし、一定の歩
進カウントがされた時点で次のデータ（図示のデータ
）を読み出すこととなる。

【００３５】このようにして、一面構成のエラスティッ
クストア１１により伝送路データ中の特定タイムスロッ
トのデータを速度変換した形で端末にシリアルデータを
転送することが出来る。

【００３６】同様にしてエラスティックストア１２にお
いても端末からのシリアルデータをＡＮＤゲート２２及
び２３からのリードリセット信号及びタイムスロット指
定信号に基づき特定タイムスロットにデータを挿入して
伝送路データとすることが出来る。

【００３７】

【発明の効果】以上説明したように本発明に係る速度変
換回路によれば、一面構成のエラスティックストアを用
い、位相制御回路によりフレームタイミングに基づいて
１フレーム毎に交互にライトリセット信号とリードリセ
ット信号とを生成してエラスティックストアに与えるこ
とによりエラスティックストアのライトとリードを１フ
レームタイミングだけずらして衝突しないように構成し
たので、従来のものに比べて２分の１の回路規模で速度
変換を行うことが出来る。

【図面の簡単な説明】

【図１】本発明に係る速度変換回路を原理的に示したブ
ロック図である。

【図２】本発明に係る速度変換回路の動作（受信時）を
説明するためのタイミングチャート図である。

【図３】本発明に係る速度変換回路の実施例を示したブ
ロック図である。

【図４】従来の速度変換回路を示すブロック図である。

【図５】従来例の動作（受信時）を説明するためのタイ
ミングチャート図である。

【符号の説明】

１，１１，１２ エラスティックストア（ＥＳ） ２ 位相制御回路 ２１ Ｊ−Ｋ フリップフロップ ２２，２３ ＡＮＤゲート ２４ 電源ＯＮリセット部 図中、同一符号は同一又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ライトクロック及びタイムスロット指定
   信号により特定タイムスロットのデータをライトすると
   共にリードクロックにより該ライトしたデータをシリア
   ルデータとしてリードする１面構成のエラスティックス
   トア(1) と、 フレームタイミングに基づいてそれぞれ１フレーム毎に
   交互にライトリセット信号及びリードリセット信号を該
   エラスティックストア(1) に与える位相制御回路(2)
   と、 を備えたことを特徴とする速度変換回路。
2. 【請求項２】 ライトクロックによりシリアルデータを
   ライトすると共にリードクロックにより該ライトしたデ
   ータをリードクロック及びタイムスロット指定信号によ
   りリードする１面構成のエラスティックストア(1) と、 フレームタイミングに基づいてそれぞれ１フレーム毎に
   交互にライトリセット信号及びリードリセット信号を該
   エラスティックストア(1) に与える位相制御回路(2)
   と、 を備えたことを特徴とする速度変換回路。
3. 【請求項３】 該位相制御回路(2) が、該エラスティッ
   クストア(1) の初期化時にそのライト側からリセット信
   号を発生することを特徴とした請求項１又は２に記載の
   速度変換回路。