JPH05324342A - プログラムロード方法 - Google Patents
プログラムロード方法Info
- Publication number
- JPH05324342A JPH05324342A JP4123699A JP12369992A JPH05324342A JP H05324342 A JPH05324342 A JP H05324342A JP 4123699 A JP4123699 A JP 4123699A JP 12369992 A JP12369992 A JP 12369992A JP H05324342 A JPH05324342 A JP H05324342A
- Authority
- JP
- Japan
- Prior art keywords
- program
- system control
- control unit
- blocks
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
に対して行う初期プログラムのロード時間を短縮し、シ
ステム効率を向上する。 【構成】システム制御部1はワークステーション31 か
らDLL要求があると、初期プログラムを5つのブロッ
クに分割するとともにその各ブロックにロードアドレス
を付してプログラムブロックとしてワークステーション
に順次繰り返し送信する。各ワークステーション31 〜
33 はシステム制御部にDLL要求を送信した後のブロ
ックを受信する。そして5つのブロックが揃うとシステ
ム制御部にDLL完了を送信する。システム制御部は全
てのワークステーションからDLL完了を受信すると初
期プログラムのロード制御を終了する。
Description
数台のワークステーションに対してワークステーション
立ち上げのための初期プログラムの初期ロードを行う場
合のプログラムロード方法に関する。
ワークステーションが接続されたシステムにおいて、シ
ステム制御部から各ワークステーションに対してワーク
ステーション立ち上げのための初期プログラムの初期ロ
ードを行う場合は、ある1台のワークステーションの電
源が立ち上げられると、そのワークステーションのRO
M等の不揮発性メモリに格納されている初期プログラム
によりシステム制御部にダウン・ライン・ロード(以
下、DLLと称する。)要求を送信する。これによりシ
ステム制御部は図8に示すように、初期プログラムを複
数のブロックに分割してプログラムブロックとして対応
するワークステーションに順次送信する。そしてワーク
ステーションでは初期プログラムを構成するすべてのプ
ログラムブロックを受信するとシステム制御部に対して
DLL完了を送信する。以降ワークステーションでは受
信した初期プログラムによって動作を開始するようにな
っている。
ムロードを行っている最中に他のワークステーションの
電源が立ち上げられてシステム制御部にDLL要求があ
ると、システム制御部はプログラムロードを行っている
最中のワークステーションに対するプログラムロードが
完了した後に他のワークステーションに対するプログラ
ムロードを開始し、前記同様、すなわち図8に示すプロ
グラムロード処理を行うようになっている。
部は各ワークステーションに対して電源が立ち上げられ
た順番にワークステーション毎にプログラムロードを行
う方法であった。
グラムロード方法では、1台のワークステーションに対
してプログラムロード時間がT時間かかるとm台のワー
クステーションではT×m時間かかることになり、シス
テム制御部がプログラムロードのために使用する時間が
長くなる問題があった。このことはシステム制御部によ
って動作する業務がある場合には、その業務の遅延を招
き機能が低下することになる。
ンが使用する初期プログラムが格納されているメモリ領
域についてもワークステーションに対するプログラムロ
ードを行っている期間は使用できなくなるため、システ
ム制御部で動作している他の業務の遅延を防止するには
別のメモリ領域を使用して動作しなければならなくな
り、その結果メモリ容量不足による機能低下も招く虞が
あった。
のワークステーションに対して行う初期プログラムのロ
ード時間を短縮でき、これによりシステム制御部により
動作される業務の遅延を極力防止してシステム効率を向
上できるプログラムロード方法を提供しようとするもの
である。
ム制御部から複数台のワークステーションに対してワー
クステーション立ち上げのための初期プログラムの初期
ロードを行う場合に、システム制御部は、各ワークステ
ーションの少なくとも1つからプログラムロード要求が
あると、初期プログラムを複数のブロックに分割すると
ともにその各ブロックに識別情報を付してプログラムブ
ロックとして各ワークステーションに順次繰り返し送信
し、すべてのワークステーションからプログラムロード
完了を受信するとプログラムブロックの送信を終了し、
各ワークステーションは、システム制御部にプログラム
ロード要求を送信した後、そのシステム制御部からのプ
ログラムブロックを順次受信してメモリに展開し、受信
すべき初期プログラムの全てのブロックが揃ったときシ
ステム制御部にプログラムロード完了を送信することに
ある。
テーションに対してプログラムロードを行っている最中
に他のワークステーションからプログラムロード要求が
あるとシステム制御部はあるワークステーションととも
に他のワークステーションに対してもプログラムブロッ
クの送信を行い、各ワークステーションはそのプログラ
ムブロックを受信するとそのブロックに付された識別情
報によりどのブロックか判断する。こうして各ワークス
テーションではどのプログラムブロックを受信してもブ
ロックの区別ができるのですべてのプログラムブロック
が揃ったときシステム制御部にプログラムロード完了を
送信する。
する。
システム制御部1に制御線2を介して複数台のワークス
テーション31 ,32 ,33 ,…が接続されている。前
記システム制御部1にはハードディスク装置やフロッピ
ディスク装置等の補助記憶装置4が接続されている。こ
の補助記憶装置4には前記システム制御部1が各ワーク
ステーション31 ,…にロードすべき初期プログラム等
が格納されている。
に、制御部本体を構成するCPU(中央処理装置)1
1、このCPU11が各種制御を行うためのプログラム
データが格納されたROM(リード・オンリー・メモ
リ)12、データ処理のための各種メモリや前記各ワー
クステーション31 ,…を管理するための情報を格納す
るメモリ等が設けられたRAM(ランダム・アクセス・
メモリ)13及び前記各ワークステーション31 ,…と
データの送受信制御を行うインターフェース14等で構
成されている。ワークステーションの管理情報としては
例えばワークステーションの台数やワークステーション
の状態等がある。
に示すように、制御部本体を構成するCPU(中央処理
装置)31、このCPU31がプログラ初期制御を行う
ための初期プログラムや各種制御を行うためのプログラ
ムデータが格納されたROM(リード・オンリー・メモ
リ)32、データ処理のための各種メモリが設けられた
RAM(ランダム・アクセス・メモリ)33、キーボー
ド34を制御するキーボードコントローラ35、CRT
ディスプレイ36を制御するCRTコントローラ37及
び前記システム制御部1とデータの送受信制御を行うイ
ンターフェース38等で構成されている。
4に示す初期プログラムロード制御を行うようにプログ
ラム設定されている。先ずDLL要求の受信待ちとな
り、RAM13内に設けられたファイルポインタを
「0」にする。そして前記補助記憶装置4から初期ロー
ドすべき初期プログラムの一定の長さ分、すなわち1ブ
ロック分を読み出し、そのブロックがロードされるべき
アドレスを付加する。
レベル・データ・リンク・コントロール)手順情報を付
加する。こうして図6に示すような情報フレームが作成
される。この情報フレームは、フラグF、すべてのワー
クステーションを対象にしたアドレスA、制御フィール
ドC、初期プログラムの1ブロックの長さLを示す情報
(2バイト)、識別情報である4バイト構成の1ブロッ
ク分の初期プログラムのロードアドレスADDR、1ブ
ロック分の初期プログラムI、フィールドチェックシー
ケンスFCS、フラグFによって構成されている。
クステ−ション31 ,…からのDLL要求の受信、DL
L完了の受信をチェックし、DLL要求の受信があれ
ば、またDLL完了の受信が無ければ、再度前記補助記
憶装置4から初期ロードすべき初期プログラムの一定の
長さ分を読み出し、そのブロックがロードされるべきア
ドレスを付加して次のブロックの送信のための処理を行
う。またDLL完了の受信があってもそれが最後のワー
クステーションからのDLL完了の受信で無ければ再度
前記補助記憶装置4から初期ロードすべき初期プログラ
ムの一定の長さ分を読み出し、そのブロックがロードさ
れるべきアドレスを付加して次のブロックの送信のため
の処理を行う。
ークステーションからのDLL完了の受信であればこの
制御を終了する。
U31は図5に示す初期プログラムロード時の受信制御
を行うようにプログラム設定されている。先ず前記シス
テム制御部1に対してDLL要求を送信する。そして前
記システム制御部1からのブロックを受信し、RAM3
3に展開する。そして全てのブロックについて受信が完
了したか否かをチェックし、受信が完了していなければ
次のブロックの受信を行い、また全てのブロックについ
て受信が完了していれば前記システム制御部1に対して
DLL完了を送信してこの制御を終了する。
て述べる。
ステーション31 ,32 ,33 に初期プログラムを5ブ
ロックに分割して送信する場合について述べる。今ワー
クステーション31 からDLL要求があると、システム
制御部1は図7に示すように1番目のブロックをHDL
C手順の情報フレームとして送信する。この1番目のブ
ロックはワークステーション31 により受信されRAM
13に展開される。このとき付加されているロードアド
レスADDRに基づいてメモリ領域の所定の位置に展開
される。
クを送信する。この2番目のブロックはワークステーシ
ョン31 により受信されRAM13に展開される。この
ときも付加されているロードアドレスADDRに基づい
てメモリ領域の所定の位置に展開される。
LL要求が送信される。システム制御部1は次のブロッ
クである3番目のブロックを送信する。この3番目のブ
ロックはワークステーション31 及び32 により受信さ
れRAM13に展開される。このときも付加されている
ロードアドレスADDRに基づいてメモリ領域の所定の
位置に展開される。
クを送信する。この4番目のブロックはワークステーシ
ョン31 及び32 により受信されRAM13に展開され
る。このときも付加されているロードアドレスADDR
に基づいてメモリ領域の所定の位置に展開される。
LL要求が送信される。システム制御部1は次のブロッ
クである5番目のブロックを送信する。この5番目のブ
ロックはワークステーション31 ,32 及び33 により
受信されRAM13に展開される。このときも付加され
ているロードアドレスADDRに基づいてメモリ領域の
所定の位置に展開される。
ークステーション31 は全てのブロックを受信したこと
になるのでワークステーション31 からシステム制御部
1にDLL完了が送信される。
いて再度1番目のブロックを送信する。この1番目のブ
ロックはワークステーション32 及び33 により受信さ
れRAM13に展開される。このときも付加されている
ロードアドレスADDRに基づいてメモリ領域の所定の
位置に展開される。
クを送信する。この2番目のブロックはワークステーシ
ョン32 及び33 により受信されRAM13に展開され
る。このときも付加されているロードアドレスADDR
に基づいてメモリ領域の所定の位置に展開される。
ークステーション32 は全てのブロックを受信したこと
になるのでワークステーション32 からシステム制御部
1にDLL完了が送信される。
クを送信する。この3番目のブロックはワークステーシ
ョン33 により受信されRAM13に展開される。この
ときも付加されているロードアドレスADDRに基づい
てメモリ領域の所定の位置に展開される。
クを送信する。この4番目のブロックはワークステーシ
ョン33 により受信されRAM13に展開される。この
ときも付加されているロードアドレスADDRに基づい
てメモリ領域の所定の位置に展開される。
ークステーション33 は全てのブロックを受信したこと
になるのでワークステーション33 からシステム制御部
1にDLL完了が送信される。
,33 の全てからDLL完了を受信することによりシ
ステム制御部1は各ワークステーションへの初期プログ
ラムの送信制御を終了する。
うことによりシステム制御部1は合計9ブロックの送信
で制御を終了することができ、時間の短縮化を図ること
ができる。この点従来の送信制御では15ブロック送信
しなければならなくなり時間がかかる。
務があっても初期プログラムの送信制御による遅延時間
が減少するので、機能低下を極力防止することができ、
システム効率を向上できる。
ステム制御部が複数台のワークステーションに対して行
う初期プログラムのロード時間を短縮でき、これにより
システム制御部により動作される業務の遅延を極力防止
してシステム効率を向上できるプログラムロード方法を
提供できるものである。
ク図。
ロック図。
ログラムのロード制御を示す流れ図。
期プログラムの受信制御を示す流れ図。
る情報フレームの構成を示す図。
ケンスを示す図。
す図。
ン。
Claims (1)
- 【請求項1】 システム制御部から複数台のワークステ
ーションに対してワークステーション立ち上げのための
初期プログラムの初期ロードを行う場合に、 前記システム制御部は、前記各ワークステーションの少
なくとも1つからプログラムロード要求があると、初期
プログラムを複数のブロックに分割するとともにその各
ブロックに識別情報を付してプログラムブロックとして
前記各ワークステーションに順次繰り返し送信し、すべ
てのワークステーションからプログラムロード完了を受
信するとプログラムブロックの送信を終了し、 前記各ワークステーションは、前記システム制御部にプ
ログラムロード要求を送信した後、そのシステム制御部
からのプログラムブロックを順次受信してメモリに展開
し、受信すべき初期プログラムの全てのブロックが揃っ
たとき前記システム制御部にプログラムロード完了を送
信することを特徴とするプログラムロード方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4123699A JPH05324342A (ja) | 1992-05-15 | 1992-05-15 | プログラムロード方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4123699A JPH05324342A (ja) | 1992-05-15 | 1992-05-15 | プログラムロード方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05324342A true JPH05324342A (ja) | 1993-12-07 |
Family
ID=14867155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4123699A Pending JPH05324342A (ja) | 1992-05-15 | 1992-05-15 | プログラムロード方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05324342A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002116932A (ja) * | 2000-10-05 | 2002-04-19 | Sanyo Electric Co Ltd | データ配信方法 |
JP2019008449A (ja) * | 2017-06-22 | 2019-01-17 | コニカミノルタ株式会社 | 画像形成装置の管理装置、画像形成装置の管理方法、画像形成装置管理用プログラム、および、画像形成システム |
-
1992
- 1992-05-15 JP JP4123699A patent/JPH05324342A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002116932A (ja) * | 2000-10-05 | 2002-04-19 | Sanyo Electric Co Ltd | データ配信方法 |
JP4623810B2 (ja) * | 2000-10-05 | 2011-02-02 | 三洋電機株式会社 | データ配信方法 |
JP2019008449A (ja) * | 2017-06-22 | 2019-01-17 | コニカミノルタ株式会社 | 画像形成装置の管理装置、画像形成装置の管理方法、画像形成装置管理用プログラム、および、画像形成システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5129085A (en) | Computer network with shared memory using bit maps including flags to indicate reserved memory areas and task status | |
JPH086796A (ja) | ダウンロード方法、そのネットワークシステム、及びデータファイル更新方法 | |
US6952793B2 (en) | Computer system and methods for acquiring dump information and system recovery | |
US20020194532A1 (en) | Communication control device and control method | |
US5699512A (en) | Software analysis protection method for changing the software pattern on the memory of a user terminal | |
US6944649B1 (en) | Electronic control unit having single non-volatile memory for multiple central processing units and data retrieval method | |
US4719564A (en) | Interpreter linkage system for linking extension interpreters to a basic interpreter | |
JPH05324342A (ja) | プログラムロード方法 | |
JP7216559B2 (ja) | 電子制御装置及び不揮発性メモリの使用方法 | |
EP1143332A1 (en) | Software rewriting method and software rewriting device | |
JPS58149528A (ja) | プログラムロ−デイング方式 | |
JPS58175037A (ja) | プログラムロ−ド方式 | |
JP3412342B2 (ja) | イメージ描画装置及びデータ伸長方法 | |
JPH0895614A (ja) | 制御装置 | |
JPH01118956A (ja) | データ処理装置 | |
JPH05204816A (ja) | 連結テーブル内の格納データへの高効率アクセス方法 | |
US7529268B1 (en) | Multi-point electronic control system protocol | |
JP2000353096A (ja) | プログラムダウンロード方式および方法 | |
US20030172137A1 (en) | Communication controlling device, communication controlling method and image forming system | |
JPH04266145A (ja) | 情報処理システム内の副ステーションを初期設定する方法。 | |
JP3317342B2 (ja) | クライアント・サーバ試験システム | |
JPS59226945A (ja) | プログラム選択方式 | |
JPH06295289A (ja) | 複数計算機におけるブート方法 | |
JP2000010784A (ja) | ファ−ムウェアのダウンロ−ド装置 | |
JPH09190354A (ja) | ダウンラインロード方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050418 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20071022 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A02 | Decision of refusal |
Effective date: 20080617 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080819 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20081021 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20111031 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20111031 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20111031 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20121031 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20121031 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20131031 |
|
LAPS | Cancellation because of no payment of annual fees |