JPH05322997A - 論理回路のテスト回路 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコードにより内部回路の制御を行う
論理回路のテスト回路において、通常動作時とテスト時
のマイクロコードの切り換えを自動的に行う。 【構成】 マイクロコードを格納するＲＯＭ１と、外部
より設定する複数のマイクロコードを保持するレジスタ
群４０と、外部から設定したＲＯＭアドレスを保持する
アドレスレジスタ４１と、ＲＯＭ１からのマイクロコー
ドとレジスタ群４０からのマイクロコードとを切り換え
て出力するセレクタ５と、アドレスレジスタ４１の値と
ＲＯＭ１の入力アドレスとを比較する比較器４２と、比
較器４２の出力よりセレクタ５の制御信号を生成する制
御回路４３から構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＲＯＭに書き込まれたマ
イクロコードで動作する論理回路のテスト回路に関する
ものである。

【０００２】

【従来の技術】近年、半導体素子はますます高機能化、
高集積化されてきている。それに伴い、半導体基板上に
組み込まれた論理回路のテスト回路もますますその重要
性を増してきている。

【０００３】以下、従来の論理回路のテスト回路につい
て説明する。図２は従来の論理回路のテスト回路のブロ
ック図を示すものである。

【０００４】図２において、通常動作を制御するマイク
ロコードはＲＯＭ１に格納されている。第１のセレクタ
２は、後述する第２の保持回路６からのマイクロコード
のフィードバックアドレスと、他のブロックから設定さ
れるアドレスと、インクリメンタ３から出力されるアド
レスの中からいずれかひとつを選択し、そのアドレスを
ＲＯＭ１に入力する。インクリメンタ３は、第１のセレ
クタ２の出力すなわちＲＯＭ１の入力アドレスに”１”
を加えて、再び第１のセレクタ２に入力する。レジスタ
で構成される第１の保持回路４は、外部から設定される
マイクロコードを保持する。第２のセレクタ５は、制御
信号にしたがってＲＯＭ１からのマイクロコードか、あ
るいは第１の保持レジスタ４からのマイクロコードかの
いずれかを選択し出力する。レジスタで構成される第２
の保持回路６は、クロックにしたがって第２のセレクタ
５から出力されるマイクロコードを保持する。第１の制
御回路７は、第２の保持回路６の値をデコードし、他の
ブロックを制御するための信号を出力する。第２の制御
回路８は、第２の保持回路６の値をデコードし、第１の
セレクタ２の制御信号を出力する。

【０００５】以上のように構成された従来の論理回路の
テスト回路について、以下その動作を説明する。

【０００６】まず、テストモードでない通常モード時に
は、第２のセレクタ５は制御信号にしたがってＲＯＭ１
からのマイクロコードを選択する。ＲＯＭ１からのマイ
クロコードは、クロックにしたがって、あるタイミング
で第２の保持レジスタ６に保持される。第２の保持回路
６に保持されたマイクロコードは、第１の制御回路７、
でデコードされて他のブロックを制御するとともに、第
２の制御回路８でデコードされて第１のセレクタ２を制
御する。

【０００７】第１のセレクタ２は、第２の制御回路８か
ら出力される制御信号にしたがって、第２の保持回路６
から出力されるマイクロコードのフィードバックアドレ
スか、他のブロックからのアドレスか、インクリメンタ
３からのアドレスかを選ぶ。

【０００８】以上のように、通常モード時は、ＲＯＭ１
から出力されるマイクロコードによって他のブロックの
制御信号を生成すると同時に、ＲＯＭ１の次のアドレス
もＲＯＭ１からの出力により決定される。

【０００９】次にテストモード時の動作を説明する。テ
ストを行うときは、ＲＯＭ１に書き込まれたマイクロコ
ードを用いずに、外部よりマイクロコードを設定して、
そのマイクロコードによって内部回路を動作させる。

【００１０】テストモード時には、制御信号にしたがっ
て第２のセレクタ５が第１の保持回路４の出力を選択す
る。第１の保持回路４には、あらかじめ外部から別のマ
イクロコードがロードされている。したがって、テスト
モード時には、ＲＯＭ１に書き込まれたマイクロコード
とは無関係に、外部から設定されたマイクロコードによ
って内部回路を動作させ、論理回路のテストを実施する
ことができる。

【００１１】このように外部からロードしたマイクロコ
ードで論理回路のテストを行えば、次のような効果が得
られる。 （１）マイクロコードを外部より任意に設定できるた
め、マイクロコードにより制御される他のブロックの機
能テストが容易に行える。 （２）ＲＯＭ１に書き込まれているマイクロコードの内
容が正しくない場合に、外部よりマイクロコードを設定
することにより、正しいマイクロコードを読み込むこと
ができ、それにより正しいマイクロコードによる検証を
行うことができる。

【００１２】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、外部より設定したマイクロコードによっ
てある処理を実行しようとした場合、通常モードから一
旦テストモードに切り換え、その後再び通常モードに戻
るという動作が必要となる。

【００１３】本発明は上記従来の問題を解決する論理回
路のテスト回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、第１のマイク
ロコードを格納するＲＯＭと、論理回路の外部より設定
される複数の第２のマイクロコードを保持するレジスタ
群と、論理回路の外部より設定されるＲＯＭアドレスを
保持するアドレスレジスタと、ＲＯＭから出力される第
１のマイクロコードとレジスタ群から出力される第２の
マイクロコードとを切り換えて出力するセレクタと、Ｒ
ＯＭの入力アドレスとアドレスレジスタに保持されたＲ
ＯＭアドレスとを比較する比較器と、比較器の出力より
前記セレクタの制御信号を生成する制御回路とを備えた
ものである。

【００１５】

【作用】この構成によって、ＲＯＭのアドレスが外部よ
り設定したアドレスになったとき、ＲＯＭからのマイク
ロコードに代えて、自動的にレジスタ群にロードされて
いるマイクロコードを出力することができる。そしてレ
ジスタ群にある有効なマイクロコードがなくなったと
き、再びＲＯＭからのマイクロコード出力に戻ることが
できる。

【００１６】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の一実施例における論
理回路のテスト回路のブロック図を示すものである。

【００１７】図１において、通常動作を制御するマイク
ロコードはＲＯＭ１に格納されている。第１のセレクタ
２は、後述する第２の保持回路６からのマイクロコード
のフィードバックアドレスと、他のブロックから設定さ
れるアドレスと、インクリメンタ３から出力されるアド
レスの中からいずれかひとつを選択し、そのアドレスを
ＲＯＭ１に入力する。インクリメンタ３は、第１のセレ
クタ２の出力すなわちＲＯＭ１の入力アドレスに”１”
を加えて、再び第１のセレクタ２に入力する。レジスタ
で構成される第１の保持回路４は、外部から設定される
マイクロコードを保持する。第２のセレクタ５は、制御
信号にしたがってＲＯＭ１からのマイクロコードか、あ
るいは第１の保持レジスタ４からのマイクロコードかの
いずれかを選択し出力する。レジスタで構成される第２
の保持回路６は、クロックにしたがって第２のセレクタ
５から出力されるマイクロコードを保持する。第１の制
御回路７は、第２の保持回路６の値をデコードし、他の
ブロックを制御するための信号を出力する。第２の制御
回路８は、第２の保持回路６の値をデコードし、第１の
セレクタ２の制御信号を出力する。ここまでは図２に示
した従来例と同一である。

【００１８】次に、従来例と異なる部分について説明す
る。レジスタ群４０は外部より設定される複数のマイク
ロコードを保持する。アドレスレジスタ４１は、外部よ
り設定されるＲＯＭアドレスを保持する。比較器４２は
第１のセレクタ２の出力すなわちＲＯＭ１に入力される
アドレスと、アドレスレジスタ４１に保持されている外
部から設定されたＲＯＭアドレスを比較し、その結果を
出力する。第３の制御回路４３は、比較器４２の出力と
第２の保持回路６に供給されるクロックにもとづいて第
２のセレクタ５の制御信号を生成する。

【００１９】以上のように構成された本実施例の論理回
路のテスト回路について、以下その動作を説明する。

【００２０】まず、テストモードでない通常モード時
は、従来と同様に動作する。すなわち、第２のセレクタ
５は制御信号にしたがってＲＯＭ１からのマイクロコー
ドを選択する。ＲＯＭ１からのマイクロコードは、クロ
ックにしたがって、あるタイミングで第２の保持レジス
タ６に保持される。第２の保持回路６に保持されたマイ
クロコードは、第１の制御回路７でデコードされて他の
ブロックを制御するとともに、第２の制御回路８でデコ
ードされて第１のセレクタ２を制御する。

【００２１】第１のセレクタ２は、第２の制御回路８か
ら出力される制御信号にしたがって第２の保持回路６か
ら出力されるマイクロコードのフィードバックアドレス
か、他のブロックからのアドレスか、インクリメンタ３
からのアドレスかを選ぶ。

【００２２】以上のように、通常モード時は、ＲＯＭ１
から出力されるマイクロコードによって他のブロックの
制御信号を生成すると同時に、ＲＯＭ１の次のアドレス
もＲＯＭ１からの出力により決定される。

【００２３】次にテストモード時の動作を説明する。ア
ドレスレジスタ４１には、あらかじめ外部より入力され
たマイクロコードの先頭アドレスを設定しておく。また
レジスタ群４０には、外部よりマイクロコードそのもの
をロードし、その最後にＲＯＭ１の戻りアドレスにジャ
ンプするマイクロコードをロードしておく。

【００２４】この後テストモードにして、回路を動作さ
せる。最初は通常モードと同様にＲＯＭ１から出力され
るマイクロコードにより次のＲＯＭ１のアドレスが決定
される。すなわち第１のセレクタ２の出力するアドレス
をインクリメンタ３でインクリメントしながらＲＯＭ１
のアドレスを進める。

【００２５】比較器４２は、ＲＯＭ１の入力すなわち第
１のセレクタ２から出力されるアドレスとアドレスレジ
スタ４１の値を比較し、第１のセレクタ２から出力され
るアドレスが、あらかじめアドレスレジスタ４１に設定
されている値と同じになると、その出力で第３の制御回
路４３より出力される制御信号を変化させる。

【００２６】このようにして、第２のセレクタ５の出力
が、ＲＯＭ１の出力からレジスタ群４０の出力に切り換
わる。すなわち、ＲＯＭ１からのマイクロコードに代わ
ってレジスタ群４０からのマイクロコードが選択され、
クロックにしたがって第２の保持回路６に保持されるタ
イミングでレジスタ群４０に蓄えられているマイクロコ
ードが出力され、このマイクロコードによって他のブロ
ックの回路を制御する。

【００２７】そしてレジスタ群４０にロードされている
最後のマイクロコードが出力されると、そのマイクロコ
ードにはＲＯＭ１の戻りアドレスが書かれているため、
この戻りアドレスを第２の制御回路８によりデコードし
て、ＲＯＭ１の次のアドレスを決定する。

【００２８】その結果、第１のセレクタ２から出力され
るアドレスが、アドレスレジスタ４１に設定されている
先頭アドレスとは異なるアドレスになる。このため、比
較器４２の出力が変化し、第３の制御回路４３の出力も
変化する。第３の制御回路４３からの制御信号の変化に
よって、第２のセレクタ５が再びＲＯＭ１からのマイク
ロコードを選択する状態になり、第２の保持回路６がＲ
ＯＭ１からのマイクロコードを出力し、通常モードと同
様の動作を行う。

【００２９】

【発明の効果】以上のように本発明によれば、マイクロ
コードを格納するＲＯＭと、外部から入力するマイクロ
コードを保持するレジスタ群と、外部から入力するマイ
クロコードのアドレスを設定するアドレスレジスタと、
ＲＯＭのアドレスとアドレスレジスタのアドレスとを比
較する比較器と、比較器の出力で制御される制御回路
と、制御回路からの制御信号によってＲＯＭからのマイ
クロコードとレジスタ群からのマイクロコードを切り換
えるセレクタを設けることにより、通常モードからテス
トモードに移行し、再び通常モードに戻る動作が可能に
なる。

【図面の簡単な説明】

【図１】本発明の一実施例における論理回路のテスト回
路のブロック図

【図２】従来の論理回路のテスト回路のブロック図

【符号の説明】

１ ＲＯＭ ２ 第１のセレクタ ３ インクリメンタ ４ 第１の保持レジスタ ５ 第２のセレクタ ６ 第２の保持回路 ７ 第１の制御回路 ８ 第２の制御回路 ４０ レジスタ群 ４１ アドレスレジスタ ４２ 比較器 ４３ 第３の制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１のマイクロコードを格納するＲＯＭ
   と、論理回路の外部より設定される複数の第２のマイク
   ロコードを保持するレジスタ群と、論理回路の外部より
   設定されるＲＯＭアドレスを保持するアドレスレジスタ
   と、前記ＲＯＭから出力される第１のマイクロコードと
   前記レジスタ群から出力される第２のマイクロコードと
   を切り換えて出力するセレクタと、前記ＲＯＭの入力ア
   ドレスと前記アドレスレジスタに保持されたＲＯＭアド
   レスとを比較する比較器と、前記比較器の出力より前記
   セレクタの制御信号を生成する制御回路とを備えた論理
   回路のテスト回路。