JPH05315382A - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法

Info

Publication number
JPH05315382A
JPH05315382A JP4142152A JP14215292A JPH05315382A JP H05315382 A JPH05315382 A JP H05315382A JP 4142152 A JP4142152 A JP 4142152A JP 14215292 A JP14215292 A JP 14215292A JP H05315382 A JPH05315382 A JP H05315382A
Authority
JP
Japan
Prior art keywords
resin
sealing
semiconductor device
semiconductor element
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4142152A
Other languages
English (en)
Inventor
Hiroki Ito
浩樹 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4142152A priority Critical patent/JPH05315382A/ja
Publication of JPH05315382A publication Critical patent/JPH05315382A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体素子搭載厚０．６ｍｍ以下の高信頼な
樹脂封止型半導体装置を得る。 【構成】 半導体素子１は、バンプ４により板材として
のリード３に接続してある。スクリーン印刷法により上
側，下側の両面から熱硬化性エポキシ系樹脂を塗布し、
封止樹脂５，封止樹脂６を得る。これらを加熱硬化する
ことで封止樹脂形状とする。この方法により、離型剤を
添加していない封止樹脂を用いて低圧樹脂を行い、封止
信頼性の高い薄型樹脂封止型半導体装置を得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
の製造方法に関し、特にその樹脂封止方法に関する。
【０００２】
【従来の技術】従来、この種の樹脂封止型半導体装置の
製造方法としては、図３に示すものがある。図３におい
て、半導体素子１は、バンプ４を介してリード３に固着
されている。そして移送成型法により半導体素子１とベ
ースフィルム２上のバンプ４を含むリード３が封止樹脂
１０によって封止されている。
【０００３】ベースフィルム２上のリード３の間の溝が
ソルダレジスト９で生められているのは、ソルダレジス
ト９によりリード３の上面を平坦にして成形用金型とリ
ード３の隙間をなくし、移送成型法による樹脂封止時の
樹脂バリの発生を防止するためである。
【０００４】
【発明が解決しようとする課題】この従来の移送成型法
による樹脂封止方法は、成形用金型を用いて封止するた
め、成形完了後に成形用金型から封止樹脂８が離型しや
すいように封止樹脂８にはワックス等の離型剤が添加さ
せてある。
【０００５】そのため、封止樹脂８と半導体素子１，リ
ード３及びベースフィルム２との密着力が低下し、耐湿
性試験において短時間で腐食が起きやすい。
【０００６】また成形用金型に封止樹脂を圧入する時、
半導体素子１が樹脂の金型への流入圧力により移動して
しまうという問題があり、この問題に対処するために、
半導体素子１が移動しても封止樹脂表面に露出しないよ
うに封止樹脂を厚くする必要があり、その厚さは現在最
小のもので１ｍｍである。
【０００７】本発明の目的は、半導体素子搭載厚０．６
ｍｍ以下の高信頼な樹脂封止型半導体装置を得る製造方
法を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る樹脂封止型半導体装置の製造方法は、
板材に搭載された半導体素子の周囲を樹脂にて封止する
樹脂封止型半導体装置の製造方法であって、板材の表面
と裏面とにそれぞれ封止樹脂をスクリーン印刷法によっ
て塗布し、その塗布された封止樹脂にて半導体素子を封
止するものである。
【０００９】
【作用】半導体素子が搭載された板材の表面と裏面とに
分けて封止樹脂をスクリーン印刷法により塗布し、その
封止樹脂を用いて半導体素子を封止する。
【００１０】
【実施例】以下、本発明の実施例を図により説明する。
【００１１】（実施例１）図１は、本発明の実施例１に
係る樹脂封止型半導体装置を示す断面図である。
【００１２】図１において、ＴＡＢ技術によってボンデ
ィングを行った半導体装置を対象とするものであり、半
導体素子１はバンプ４により板材としてのリード３に接
続実装したものである。２はベースフィルムである。
【００１３】ボンディングが完了した状態で、スクリー
ン印刷法により先ず上側に熱硬化性エポキシ系樹脂を塗
布する。これにより封止樹脂５を得る。
【００１４】続いて下側にも同じくスクリーン印刷法に
より熱硬化性エポキシ系樹脂を塗布し、封止樹脂６を得
る。
【００１５】最後に加熱することで、封止樹脂５，６を
硬化させ、本実施例の封止樹脂形状が得られる。
【００１６】（実施例２）図２は、本発明の実施例２に
係る樹脂封止型半導体装置を示す断面図である。
【００１７】図２において、アイランド８上に接着され
た半導体素子１はワイヤー７によりリード３に接続され
ている。ここにアイランド８及び３は板材をなすもので
ある。その板材の上側と下側に、スクリーン印刷法によ
り熱硬化性エポキシ系樹脂を塗布し、封止樹脂５及び封
止樹脂６を得る。その後、封止樹脂５，６を加熱硬化さ
せ、実施例２の封止樹脂形状になる。
【００１８】
【発明の効果】以上説明したように本発明は、スクリー
ン印刷法により上側と下側の両面から樹脂封止すること
により、封止樹脂に離型剤を添加させる必要がなくな
り、封止樹脂の密着力を低下させずにすむ。
【００１９】また封止樹脂を塗布する時、半導体素子に
かかる圧力が低いので、封止樹脂に押されて半導体素子
が移動することはない。また樹脂バリの発生もないの
で、ソルダレジストの必要がなくなる。
【００２０】これによりリードより上の部分、そして半
導体素子より下の封止樹脂の厚さを従来品と比べて３０
％以下に、全体の厚さでは４０％以上薄くできる。従来
の構造では封止樹脂の厚さを１ｍｍ以下にするのは非常
に困難であったのに対し、０．６ｍｍ以下という封止樹
脂の厚さを容易に実現することができるという効果を有
する。
【図面の簡単な説明】
【図１】本発明の実施例１を示す縦断面図である。
【図２】本発明の実施例２を示す縦断面図である。
【図３】従来例を示す縦断面図である。
【符号の説明】 １ 半導体素子 ２ ベースフィルム ３ リード ４ バンプ ５ 封止樹脂 ６ 封止樹脂 ７ ワイヤー ８ アイランド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 板材に搭載された半導体素子の周囲を樹
    脂にて封止する樹脂封止型半導体装置の製造方法であっ
    て、 板材の表面と裏面とにそれぞれ封止樹脂をスクリーン印
    刷法によって塗布し、 その塗布された封止樹脂にて半導体素子を封止すること
    を特徴とする樹脂封止型半導体装置の製造方法。
JP4142152A 1992-05-07 1992-05-07 樹脂封止型半導体装置の製造方法 Pending JPH05315382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4142152A JPH05315382A (ja) 1992-05-07 1992-05-07 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4142152A JPH05315382A (ja) 1992-05-07 1992-05-07 樹脂封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05315382A true JPH05315382A (ja) 1993-11-26

Family

ID=15308575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4142152A Pending JPH05315382A (ja) 1992-05-07 1992-05-07 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05315382A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58204547A (ja) * 1982-05-25 1983-11-29 Citizen Watch Co Ltd Ｉｃの封止方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58204547A (ja) * 1982-05-25 1983-11-29 Citizen Watch Co Ltd Ｉｃの封止方法

Similar Documents

Publication Publication Date Title
JP3255646B2 (ja) 樹脂封止型半導体装置の製造方法
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
KR960043137A (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의 제조방법
JP2001274316A (ja) 半導体装置及びその製造方法
JP3606078B2 (ja) 半導体装置およびその製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JPH05315382A (ja) 樹脂封止型半導体装置の製造方法
JPH0345542B2 (ja)
JP3443406B2 (ja) 樹脂封止型半導体装置
JP2954118B2 (ja) 半導体装置及びその製造方法
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JP3335562B2 (ja) 半導体チップ接続バンプ形成方法
JP2824175B2 (ja) 半導体装置及びその製造方法
JP3642545B2 (ja) 樹脂封止型半導体装置
JP2555931B2 (ja) 半導体装置の製造方法
JP2000012741A (ja) 半導体装置及びその製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JPH10223700A (ja) 樹脂封止半導体装置及びその製造方法
JP3514516B2 (ja) 半導体装置の製造方法
TW495942B (en) Semiconductor packaging device of chip base with opening and its manufacturing method
TWI343098B (en) Window-type bga semiconductor package and halftone printing structure applied thereto
JPS6214698Y2 (ja)
JP2002057265A (ja) 半導体装置およびその製造方法
JPH06318609A (ja) 樹脂封止型半導体装置およびその製造方法