JPH05313954A - マルチプロセッサおよびその情報採取とメモリ操作方法 - Google Patents

Abstract

(57)【要約】 【目的】 サブプロセッサ専用のハ−ドウェア（例え
ば、ＳＶＰ）を使用せずに、サブプロセッサのデバグ状
態の監視、エラ−情報の採取等を行うことができ、コス
トパフォ−マンスの向上と治具の有効活用を図ることに
ある。 【構成】 サブプロセッサ内に保守装置エミュレ−タを
設け、サブプロセッサから保守装置に出力されたデ−タ
を受けて、保守装置エミュレ−タが保守装置と全く同じ
ような動作を行う。メインプロセッサから保守装置エミ
ュレ−タに対してＩ／Ｏ命令を発行することにより、保
守装置エミュレ−タが保守装置と同じ動作を行って、得
た結果をメインプロセッサに返送する。メインプロセッ
サは受け取ったデ−タを入出力専用バスのＣＲＴに出力
することにより、サブプロセッサのメインメモリのデ−
タを表示することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メインプロセッサと複
数のサブプロセッサからなるマルチプロセッサ、および
サブプロセッサのエラ−情報の採取と、サブプロセッサ
のメインメモリの操作方法に関する。

【０００２】

【従来の技術】従来より、マルチプロセッサにおいて、
メインプロセッサおよびサブプロセッサのエラ−情報を
採取する場合や、メインメモリの操作を遠隔地より行う
場合には、メインプロセッサの入出力専用のバスに特別
な機能を持つハ−ドウェア等、例えばサ−ビスプロセッ
サ（ＳＶＰ）を接続することにより、このＳＶＰの制御
により行っていた。なお、ＳＶＰを用いる方式として
は、例えば、特開平３−３６６５８号公報および特開平
２−９３８５６号公報等がある。前者の方式では、共通
バスを介して各サブプロセッサからの障害情報を管理プ
ロセッサでロギングし、それらの障害情報をそこで解析
および管理している。また、後者の方式でも、共通バス
にメインテナンスプロセッサを設けて、各サブプロセッ
サの監視情報をメインテナンスプロセッサから一定間隔
で読み出し、障害の発生を検出して障害回復の処理を行
っている。

【０００３】

【発明が解決しようとする課題】上述のように、従来で
は、マルチプロセッサのデバッグ、状態の監視、および
エラ−の情報の採取を、メインプロセッサとは別個のハ
−ドウェア（例えば、ＳＶＰ）あるいは治具を用いて行
っていたので、コストパフォ−マンスの面や治具の有効
利用という面で問題があった。すなわち、サ−ビスプロ
セッサを備える必要もない小形機で構成されたマルチプ
ロセッサシステムにおいて、デバッグ、状態監視、およ
びエラ−情報の採取等を行う場合には、メインプロセッ
サは勿論のこと、サブプロセッサ毎にそれぞれ１個ずつ
入出力専用のバスに保守装置用アダプタと保守装置とを
設ける必要がある。小形機で構成されるマルチプロセッ
サで、このように特別のハ−ドウェアを設けるときに
は、コストアップを招くことになる。本発明の目的は、
これら従来の課題を解決し、コストパフォ−マンスの向
上および治具の有効活用により、サブプロセッサのエラ
−情報を採取し、かつメモリを遠隔操作することが可能
なマルチプロセッサおよびそのエラ−情報採取とメモリ
操作方法を提供することにある。

【０００４】

【課題を解決するための手段】上記目的を達成するた
め、本発明のマルチプロセッサは、（イ）専用の保守装
置を具備したメインプロセッサおよび専用の保守装置を
具備しない複数のサブプロセッサからなるマルチプロセ
ッサにおいて、サブプロセッサ内に、専用の保守装置の
Ｉ／Ｏアドレスを判別するアドレスデコ−ダと、アドレ
スデコ−ダに識別されることにより、メインプロセッサ
からの採取すべきメインメモリのアドレスを格納するキ
−コ−ドデ−タ格納レジスタと、キ−コ−ドデ−タ格納
レジスタ内のデ−タがデフォルト値以外のとき、サブプ
ロセッサに割り込みを発生する割り込み発生回路と、割
り込みを受けることにより、サブプロセッサがキ−コ−
ドデ−タ格納レジスタの内容により読み取ったメインメ
モリのデ−タを格納する表示デ−タ格納レジスタとを具
備した保守装置エミュレ−タを設け、保守装置エミュレ
−タを介してメインプロセッサからサブプロセッサのメ
インメモリを操作し、かつエラ−情報を採取することを
特徴としている。また、（ロ）保守装置エミュレ−タ
は、メインプロセッサの入出力専用バスに接続され、か
つ保守装置エミュレ−タ内の割り込み発生回路は、割り
込みを受けた演算装置からデフォルト値を受けることに
より、その割り込み発生信号をリセットすることも特徴
としている。また、本発明のマルチプロセッサにおける
エラ−情報採取とメインメモリ操作方法は、（ハ）メイ
ンプロセッサのみが入出力専用バスに保守装置を具備し
たマルチプロセッサにおいて、各サブプロセッサに専用
の保守装置をエミュレ−トする機能を持たせ、エミュレ
−ト機能はメインプロセッサからのＩ／Ｏ命令により動
作し、かつサブプロセッサから保守装置に出力する各種
デ−タを受け取って、それらのデ−タを格納しておき、
メインプロセッサからの操作により格納されているデ−
タが読み出された後、メインプロセッサで編集される
か、あるいは読み出されたデ−タのままで入出力専用バ
スに接続されたＣＲＴディスプレイに出力されることを
特徴としている。

【０００５】

【作用】本発明においては、各サブプロセッサ内にサブ
プロセッサがあたかもメインプロセッサと同等の保守装
置を具備するが如く動作可能で、かつメインプロセッサ
から操作可能な保守装置エミュレ−タを設け、この保守
装置エミュレ−タを介することによりサブプロセッサの
エラ−情報の採取、およびメインメモリの遠隔操作をメ
インプロセッサにより行うことができる。すなわち、サ
ブプロセッサに内蔵された保守装置エミュレ−タは、サ
ブプロセッサから保守装置に出力される各種デ−タを受
け取って、これらを格納し、保守装置エミュレ−タに書
き込まれたデ−タに基づいて、サブプロセッサの保守装
置が操作された場合と同じような動作を行う。この保守
装置エミュレ−タは、メインプロセッサの入出力専用バ
スに接続されており、メインプロセッサから操作が可能
である。従って、保守装置エミュレ−タが格納している
デ−タを読み出すことにより、サブプロセッサの情報等
の採取と、保守装置エミュレ−タにデ−タを書き込むこ
とにより、サブプロセッサへのデ−タの書き込みを行う
ことができる。これにより、サブプロセッサは独自の保
守装置を入出力専用バスに持っている場合と同じ動作が
可能であり、かつ保守装置エミュレ−タはメインプロセ
ッサからのＩ／Ｏ命令により動作することができるの
で、メインプロセッサからのＩ／Ｏ命令により操作で保
守装置を使用して行う処理は全て実行することができ
る。すなわち、メインプロセッサ用の治具を共用するこ
とにより、効率的に動作することができる。また、メイ
ンプロセッサで、サブプロセッサのエラ−情報を編集す
ることにより、それを用いて種々のテストを実行するこ
とも可能である。

【０００６】

【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明の一実施例を示すマルチプロ
セッサシステムの全体構成図である。図１において、１
０６はメインプロセッサ、１０１はサブプロセッサ、１
１４は入出力専用バスである。実際には、サブプロセッ
サ１０１は複数台接続されているが、ここではその中の
１台だけを示している。メインプロセッサ１０６には、
演算装置１０９とメインメモリ１０７とメインメモリバ
ス制御回路１０８とが設けられている。また、サブプロ
セッサ１０１には、演算装置１０２とメインメモリ１０
３とメインメモリバス制御回路１０４の他に、本発明で
新たに保守装置エミュレ−タ１０５が設けられる。保守
装置エミュレ−タ１０５は、メインプロセッサ１０６の
入出力専用バス１１４に接続される。このため、保守装
置エミュレ−タ１０５は、メインプロセッサ１０６によ
り操作が可能である。メインプロセッサ１０６のエラ−
情報の採取や、メインメモリ１０７の操作は、入出力専
用バス１１４に接続された保守装置用アダプタ１１２と
保守装置１１３により行われる。これに対して、サブプ
ロセッサ１０１は独自の保守装置用アダプタおよび保守
装置を持っていない。そこで、本実施例では、保守装置
エミュレ−タ１０５を介してメインプロセッサ１０６か
らエラ−情報の採取およびメインメモリ１０３の操作を
行うようにしている。サブプロセッサ１０１の演算装置
１０２は、保守装置エミュレ−タ１０５によりＩ／Ｏ命
令が保守装置からのエラ−情報採取命令またはメインメ
モリ操作命令等に変換されてくるので、あたかも独自の
保守装置が接続されている場合と同じように、保守装置
に状態表示するためのデ−タをメインメモリバス制御回
路１０４を介して出力する。保守装置エミュレ−タ１０
５は、サブプロセッサ１０１の演算装置１０２から保守
装置に出力されたデ−タを取り込み、本来サブプロセッ
サ１０１の独自の保守装置に表示すべきデ−タを格納す
る。

【０００７】また、保守装置エミュレ−タ１０５は、メ
インプロセッサ１０６の演算装置１０９からサブプロセ
ッサ１０１の状態デ−タ要求が出力されて、それを受け
取った場合、そのデ−タを解析した後、格納してあるサ
ブプロセッサ１０１の状態デ−タをメインプロセッサ１
０６に出力する。メインプロセッサ１０６は、保守装置
エミュレ−タ１０５から受け取ったデ−タを入出力専用
バス１１４に送出し、バス１１４に接続されている入出
力用アダプタ１１０を介してＣＲＴディスプレイ１１５
等の出力装置に結果を出力する。次に、サブプロセッサ
１０１のエラ−情報を採取する場合と、メインメモリ１
０３を操作する場合には、メインプロセッサ１０６から
保守装置エミュレ−タ１０５に対して保守装置にキ−を
入力する場合と同じキ−コ−ドを出力する。例えば、メ
インプロセッサ１０６からサブプロセッサ１０１のメイ
ンメモリ１０３の内容を採取したい場合には、メインプ
ロセッサ１０６から保守装置エミュレ−タ１０５に対し
てリ−ドのキ−コ−ドＸ‘０５’（１６進コ−ド）を書
き込むことにより、保守装置エミュレ−タ１０５は演算
装置１０２に対して割り込みを発生させる。演算装置１
０２は、保守装置エミュレ−タ１０５を意識することな
く、あたかも自分の保守装置からのメモリリ−ド要求が
あったかの如く動作して、メインメモリ１０３の内容を
保守装置に出力する。保守エミュレ−タ１０５は、演算
装置１０２から保守装置に出力されたデ−タを保持し、
メインプロセッサ１０６から読み出しにより保持してい
た内容をメインプロセッサ１０６に出力する。このよう
にして、メインプロセッサ１０６からサブプロセッサ１
０１のメインメモリ１０３の内容が読み出されることに
なる。

【０００８】図２は、図１における保守装置エミュレ−
タの詳細ブロック図である。保守装置エミュレ−タ１０
５は、図２に示すように、アドレスデコ−ダ２０２，２
０３、制御回路２０４、表示デ−タ格納レジスタ２０
５、キ−コ−ドデ−タ格納レジスタ２０６、および割り
込み発生回路２０７から構成される。右側は、アドレス
バスとデ−タバス１１４を介してメインプロセッサ１０
６に接続され、左側は、アドレスバスとデ−タバス２０
１を介して演算装置１０２に接続されている。先ず、保
守装置エミュレ−タ１０５の動作のうち、サブプロセッ
サ１０１のメインメモリ１０３のＸ‘１００’番地の内
容を読み出す場合を例にして説明する。メインプロセッ
サ１０６は、メインプロセッサ１０６のアドレスバス１
１４に保守装置エミュレ−タ１０５内のキ−コ−ド格納
レジスタ２０６のＩ／Ｏアドレス（例えば、Ｘ‘０３８
０’）と、デ−タバス１１４に読み出したいメインメモ
リ１０３の番地（例えば、Ｘ‘０１００’）を出力す
る。一方、保守装置エミュレ−タ１０５内のアドレスデ
コ−ダ２０３は、メインプロセッサ１０６のアドレスバ
ス１１４を常時監視しており、自分のＩ／ＯアドレスＸ
‘０３８０’（保守装置エミュレ−タ）が到来したなら
ば、デ−タバス１１４のデ−タＸ‘０１００’を取り込
んで、キ−コ−ドデ−タ格納レジスタ２０６に格納す
る。次に、割り込み発生回路２０７は、キ−コ−ドデ−
タ格納レジスタ２０６内のデ−タがデフォルト値（Ｘ
‘ＦＦＦＦ’）以外のとき、サブプロセッサ１０１に対
して割り込みライン２０８を介して割り込みを行う。デ
フォルト値（Ｘ‘ＦＦＦＦ’）がセットされたならば、
割り込みライン２０８に発生している割り込み信号をリ
セットする。

【０００９】すなわち、割り込み発生回路２０７は、キ
−コ−ドデ−タ格納レジスタ２０６の内容がデフォルト
値以外のとき、キ−コ−ドデ−タ格納レジスタ２０６に
デ−タの書き込みが行われたものと認識して、サブプロ
セッサ１０１に対して割り込みを発生させる。保守装置
エミュレ−タ１０５から割り込みを受けたサブプロセッ
サ１０１の演算装置１０２は、自分自身が保持している
保守装置からの割り込みであると識別して、保守装置の
キ−入力コ−ドを読み出すため、サブプロセッサ１０１
のアドレスバス２０１に保守装置のキ−コ−ドデ−タ格
納レジスタ２０６のアドレス（例えば、Ｘ‘０２Ｅ
０’）を出力する。この場合、保守装置エミュレ−タ１
０５はサブプロセッサ１０１のアドレスバス２０１も常
時監視しており、サブプロセッサ１０１が自分自身で保
持していると認識している保守装置のＩ／Ｏアドレスが
到来したとき（ここでは、Ｘ‘０２Ｅ０’）、保守装置
エミュレ−タ１０５内に格納されているキ−コ−ドデ−
タ格納レジスタ２０６の内容をサブプロセッサ１０１の
デ−タバス２０１に出力する。このように、保守装置エ
ミュレ−タ１０５は、サブプロセッサが持つ保守装置の
キ−コ−ドと、実際のキ−コ−ドデ−タ格納レジスタ２
０６あるいは表示デ−タ格納レジスタ２０５のＩ／Ｏア
ドレスとの変換処理を行う。

【００１０】サブプロセッサ１０１の演算装置１０２
は、保守装置エミュレ−タ１０５からのデ−タを受け取
る。ここでは、受け取ったデ−タがメインメモリ１０３
のＸ‘０１００’番地のデ−タリ−ドであるため、演算
装置１０２はサブプロセッサ１０１のメインメモリ１０
３のＸ‘０１００’番地の内容（例えば、Ｘ‘１２３
４’）を読み出す。演算装置１０２は、読み出したデ−
タを自分自身が持つ保守装置の表示レジスタに出力させ
るために、アドレスバス２０１には保守装置の表示レジ
スタのＩ／Ｏアドレスを出力し、デ−タバス２０１には
メインメモリ１０３の内容を出力する。ここでは、アド
レスバス２０１にＸ‘０２Ｅ２’（保守装置の表示レジ
スタのアドレス）を、デ−タバス２０１にＸ‘１２３
４’を出力する。このようにして、あたかも保守装置の
表示レジスタに出力するかの如く動作する。一方、保守
装置エミュレ−タ１０５は、保守装置の表示レジスタの
Ｉ／Ｏアドレスがアドレスバス２０１に出力されている
ため、サブプロセッサ側のアドレスデコ−ダ２０２を通
してデ−タバス２０１上のデ−タを表示デ−タ格納レジ
スタ２０５に取り込む。次に、サブプロセッサ１０１の
演算装置１０２は、表示デ−タを保守装置の表示レジス
タに出力した後、保守装置からの割り込みをリセットす
るために、保守装置へ割り込みリセットコマンド（例え
ば、Ｘ‘０２Ｅ４’）を発行する。

【００１１】保守装置エミュレ−タ１０５は、サブプロ
セッサ１０１から保守装置に出力されたリセットコマン
ドのデ−タ（Ｘ‘０２Ｅ４’）を取り込み、キ−コ−ド
デ−タ格納レジスタ２０６の内容をデフォルト値Ｘ‘Ｆ
ＦＦＦ’にセットするとともに、割り込み発生回路２０
７がキ−コ−ドデ−タ格納レジスタ２０６の内容がデフ
ォルト値になったことを検知して、サブプロセッサ１０
１の演算装置１０２への割り込みを解除する。次に、メ
インプロセッサ１０６から保守装置エミュレ−タ１０５
に格納されている採取デ−タを取り込む方法を説明す
る。メインプロセッサ１０６から表示デ−タ格納レジス
タ２０５のＩ／Ｏアドレス（ここでは、Ｘ‘０３８
２’）で読み出しを行う。保守装置エミュレ−タ１０５
のアドレスデコ−ダ２０３は、このＩ／Ｏアドレスをデ
コ−ドすることにより、表示デ−タ格納レジスタ２０５
を選択し、この表示デ−タ格納レジスタ２０５の内容を
デ−タバス１１４を介してメインプロセッサ１０６に出
力する。メインプロセッサ１０６は、送られてきたデ−
タを受け取り、入出力専用バス１１４を介してＣＲＴ１
１５等の出力装置に出力する。このような方法により、
メインプロセッサ１０６からサブプロセッサ１０１のメ
インメモリ１０３を操作することが可能となり、エラ−
等の情報も採取することができる。その場合に、サブプ
ロセッサ専用の保守装置は不要であり、その代りにサブ
プロセッサ内に保守装置エミュレ−タを内蔵する必要が
ある。

【００１２】図３は、本発明におけるサブプロセッサの
保守装置Ｉ／Ｏアドレスマップを示す図である。保守装
置エミュレ−タ１０５の両アドレスデコ−ダ２０２，２
０３は、これらの保守装置Ｉ／Ｏアドレスを識別するこ
とにより、それぞれ表示デ−タ格納レジスタ２０５、キ
−コ−ドデ−タ格納レジスタ２０６、および割り込み発
生回路２０７をアクセスする。表示デ−タ格納レジスタ
２０５のＩ／ＯアドレスはＸ‘０２Ｅ２’であり、サブ
プロセッサ１０１から表示デ−タを出力する場合には、
アドレスバス２０１にＸ‘０２Ｅ２’が出力されること
になる。また、キ−コ−ドデ−タ格納レジスタ２０６の
Ｉ／ＯアドレスはＸ‘０２Ｅ０’であって、サブプロセ
ッサ１０１からこのアドレスで読み出しを行うことによ
り、キ−コ−ドデ−タを読み出すことができる。また、
割り込み発生回路２０７のＩ／ＯアドレスはＸ‘０２Ｅ
４’であり、サブプロセッサ１０１からこのアドレスで
アクセスすることにより、割り込み発生回路２０７はサ
ブプロセッサ１０１に対しての割り込みをリセットす
る。このサブプロセッサ１０１自身が保持する保守装置
のＩ／Ｏアドレスと同じＩ／Ｏアドレスを、保守装置エ
ミュレ−タ１０５の持つ各レジスタ２０５，２０６また
は回路２０７に割り当てることにより、サブプロセッサ
１０１側からはあたかも自分自身の保守装置を保持して
いるかの如く動作することができる。

【００１３】

【発明の効果】以上説明したように、本発明によれば、
（イ）サブプロセッサ専用の保守装置を必要とせずに、
サブプロセッサの採取したエラ−情報等をメインプロセ
ッサを介して採取することができる。また、（ロ）サブ
プロセッサの持つメインメモリをメインプロセッサから
のＩ／Ｏ命令により操作することができるので、専用の
保守装置が不要であり、コストパフォ−マンスの向上を
図ることができる。さらに、（ハ）メインプロセッサか
らのＩ／Ｏ命令によりサブプロセッサのメインメモリを
操作できるので、メインプロセッサ専用の保守装置のみ
を使用して、サブプロセッサ専用の保守装置がある場合
と同じような処理を行うことができ、かつサブプロセッ
サから採取したデ−タをメインプロセッサで編集するこ
とができるので、治具の有効活用が可能である。

【００１４】

【図面の簡単な説明】

【図１】本発明の一実施例を示すマルチプロセッサのブ
ロック図である。

【図２】図１における保守装置エミュレ−タの内部構成
図である。

【図３】サブプロセッサ保守装置のＩ／Ｏアドレスマッ
プを示す図である。

【符号の説明】

１０１ サブプロセッサ １０６ メインプロセッサ １０２，１０９ 演算装置 １０３，１０７ メインメモリ １０４，１０８ メインメモリバス制御回路 １１４ 入出力専用バス １１０ 入出力用アダプタ １１５ ＣＲＴディスプレイ １１２ 保守装置用アダプタ １１３ 保守装置 １０５ 保守装置エミュレ−タ ２０２，２０３ アドレスデコ−ダ ２０４ 制御回路 ２０５ 表示デ−タ格納レジスタ ２０６ キ−コ−ドデ−タ格納レジスタ ２０７ 割り込み発生回路 ２０８ 割り込みライン ２０１，１１４ アドレスバス・デ−タバス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神保 ひとみ 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム設計開発セ ンタ内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 専用の保守装置を具備したメインプロセ
   ッサおよび専用の保守装置を具備しない複数のサブプロ
   セッサからなるマルチプロセッサにおいて、上記サブプ
   ロセッサ内に、専用の保守装置のＩ／Ｏアドレスを判別
   するアドレスデコ−ダと、該アドレスデコ−ダに識別さ
   れることにより、上記メインプロセッサからの採取すべ
   きメインメモリのアドレスを格納するキ−コ−ドデ−タ
   格納レジスタと、該キ−コ−ドデ−タ格納レジスタ内の
   デ−タがデフォルト値以外のとき、上記サブプロセッサ
   に割り込みを発生する割り込み発生回路と、割り込みを
   受けることにより、該サブプロセッサが上記キ−コ−ド
   デ−タ格納レジスタの内容により読み取ったメインメモ
   リのデ−タを格納する表示デ−タ格納レジスタとを具備
   した保守装置エミュレ−タを設け、該保守装置エミュレ
   −タを介して上記メインプロセッサから該サブプロセッ
   サのメインメモリを操作し、かつエラ−情報を採取する
   ことを特徴とするマルチプロセッサ。
2. 【請求項２】 上記保守装置エミュレ−タは、メインプ
   ロセッサの入出力専用バスに接続され、かつ該保守装置
   エミュレ−タ内の割り込み発生回路は、割り込みを受け
   た演算装置からデフォルト値を受けることにより、その
   割り込み発生信号をリセットすることを特徴とする請求
   項１に記載のマルチプロセッサ。
3. 【請求項３】 メインプロセッサのみが入出力専用バス
   に保守装置を具備したマルチプロセッサの情報採取およ
   びメモリ操作方法において、各サブプロセッサに専用の
   保守装置をエミュレ−トする機能を持たせ、該エミュレ
   −ト機能は上記メインプロセッサからのＩ／Ｏ命令によ
   り動作し、かつ該サブプロセッサから保守装置に出力す
   る各種デ−タを受け取って、それらのデ−タを格納して
   おき、上記メインプロセッサからの操作により格納され
   ているデ−タが読み出された後、上記メインプロセッサ
   で編集されるか、あるいは読み出されたデ−タのままで
   上記入出力専用バスに接続されたＣＲＴディスプレイに
   出力されることを特徴とするマルチプロセッサの情報採
   取およびメモリ操作方法。