JPH05304476A - Ｃｍｉ符号信号のクロック抽出回路 - Google Patents
Ｃｍｉ符号信号のクロック抽出回路Info
- Publication number
- JPH05304476A JPH05304476A JP8379492A JP8379492A JPH05304476A JP H05304476 A JPH05304476 A JP H05304476A JP 8379492 A JP8379492 A JP 8379492A JP 8379492 A JP8379492 A JP 8379492A JP H05304476 A JPH05304476 A JP H05304476A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- clock
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】ＣＣＩＴＴで規定されているＡＩＳ信号が入力
した場合でも、安定に動作させる。 【構成】電圧制御発振器１は、制御電圧Ｖｃに応じて発
振してＣＭＩ符号のクロック周波数の発振信号Ｓｃ１を
出力する。分周回路４は、電圧制御発振器１が出力する
発振信号Ｓｃ１の周波数を１／２分周して信号Ｓｃ２と
してフリップフロップ回路２のタイミング端子Ｃに出力
する。フリップフロップ回路２は、信号Ｓｃ２に同期し
てＣＭＩ符号化された入力信号Ｓ１をサンプリングす
る。低域フィルタ３は、フリップフロップ回路のサンプ
リング出力Ｓ２に含まれる不要周波数成分を除去して制
御電圧Ｖｃとして電圧制御発振器１へ送出する。
した場合でも、安定に動作させる。 【構成】電圧制御発振器１は、制御電圧Ｖｃに応じて発
振してＣＭＩ符号のクロック周波数の発振信号Ｓｃ１を
出力する。分周回路４は、電圧制御発振器１が出力する
発振信号Ｓｃ１の周波数を１／２分周して信号Ｓｃ２と
してフリップフロップ回路２のタイミング端子Ｃに出力
する。フリップフロップ回路２は、信号Ｓｃ２に同期し
てＣＭＩ符号化された入力信号Ｓ１をサンプリングす
る。低域フィルタ３は、フリップフロップ回路のサンプ
リング出力Ｓ２に含まれる不要周波数成分を除去して制
御電圧Ｖｃとして電圧制御発振器１へ送出する。
Description
【０００１】
【産業上の利用分野】本発明はＣＭＩ符号信号のクロッ
ク抽出回路に関し、特にＣＭＩ符号化された入力信号か
らクロック信号を抽出するＣＭＩ符号信号のクロック抽
出回路に関する。
ク抽出回路に関し、特にＣＭＩ符号化された入力信号か
らクロック信号を抽出するＣＭＩ符号信号のクロック抽
出回路に関する。
【０００２】
【従来の技術】ＣＭＩ（Ｃｏｄｅｄ Ｍａｒｋ Ｉｎｖ
ｅｒｓｉｏｎ）符号は、直流平衡がよくタイミング情報
が消失しないように構成されたＮＲＺ伝送符号である。
すなわち、図２に示すように、情報ビット「０」を２倍
のビットレートの２つの符号「０，１」に対応させ、ま
た、情報ビット「１」を「１，１」または「０，０」の
いずれかに交互に対応させる２値ＮＲＺ符号である。従
って、情報ビットが「０」または「１」の連続であって
も、情報ビットレートのクロック情報を伝送できるの
で、受信側では常にクロック信号を再生できるという利
点がある。このため、伝送帯域に余裕のある光伝送路や
中小容量のディジタル伝送において広く使用されるよう
になっている。
ｅｒｓｉｏｎ）符号は、直流平衡がよくタイミング情報
が消失しないように構成されたＮＲＺ伝送符号である。
すなわち、図２に示すように、情報ビット「０」を２倍
のビットレートの２つの符号「０，１」に対応させ、ま
た、情報ビット「１」を「１，１」または「０，０」の
いずれかに交互に対応させる２値ＮＲＺ符号である。従
って、情報ビットが「０」または「１」の連続であって
も、情報ビットレートのクロック情報を伝送できるの
で、受信側では常にクロック信号を再生できるという利
点がある。このため、伝送帯域に余裕のある光伝送路や
中小容量のディジタル伝送において広く使用されるよう
になっている。
【０００３】従来、受信したＣＭＩ符号信号からクロッ
ク信号を抽出する回路としては、図３に示すように、制
御電圧Ｖｃに応じて発振してＣＭＩ符号のクロック周波
数の発振信号Ｓｃを出力できる電圧制御発振器（ＶＣ
Ｏ）１と、発振信号Ｓｃに同期してＣＭＩ符号化された
入力信号Ｓ１をサンプリングするフリップフロップ回路
２と、このフリップフロップ回路が出力するサンプリン
グ信号Ｓ２に含まれる不要周波数成分を除去して制御電
圧Ｖｃとして出力する低域フィルタ３とを備えている。
ク信号を抽出する回路としては、図３に示すように、制
御電圧Ｖｃに応じて発振してＣＭＩ符号のクロック周波
数の発振信号Ｓｃを出力できる電圧制御発振器（ＶＣ
Ｏ）１と、発振信号Ｓｃに同期してＣＭＩ符号化された
入力信号Ｓ１をサンプリングするフリップフロップ回路
２と、このフリップフロップ回路が出力するサンプリン
グ信号Ｓ２に含まれる不要周波数成分を除去して制御電
圧Ｖｃとして出力する低域フィルタ３とを備えている。
【０００４】次に動作を説明する。
【０００５】図２（ａ）に示したように、ＣＭＩ符号信
号の情報ビット「０」では、タイムスロットＴの中間点
ｔｃにおいて必ず「０」から「１」に変化している。従
って、フリップフロップ回路２のタイミング端子Ｃに電
圧制御発振器１の発振信号Ｓｃを供給したとき、発振信
号Ｓｃの位相がタイムスロットＴの中間点ｔｃよりも進
んでいて、サンプリング時点がｔ１になると、情報ビッ
ト「０」に対するフリップフロップ回路のサンプリング
出力は「１」となる。逆に、発振信号Ｓｃの位相がタイ
ムスロットＴの中間点ｔｃよりも遅れて、サンプリング
時点がｔ２になると、フリップフロップ回路のサンプリ
ング出力は「０」となる。
号の情報ビット「０」では、タイムスロットＴの中間点
ｔｃにおいて必ず「０」から「１」に変化している。従
って、フリップフロップ回路２のタイミング端子Ｃに電
圧制御発振器１の発振信号Ｓｃを供給したとき、発振信
号Ｓｃの位相がタイムスロットＴの中間点ｔｃよりも進
んでいて、サンプリング時点がｔ１になると、情報ビッ
ト「０」に対するフリップフロップ回路のサンプリング
出力は「１」となる。逆に、発振信号Ｓｃの位相がタイ
ムスロットＴの中間点ｔｃよりも遅れて、サンプリング
時点がｔ２になると、フリップフロップ回路のサンプリ
ング出力は「０」となる。
【０００６】いま、フリップフロップ回路のサンプリン
グ出力が「１」のとき、制御電圧Ｖｃが増大して発振信
号Ｓｃの周波数が低くなる（位相を遅らせる）ように、
また、フリップフロップ回路のサンプリング出力が
「０」のとき、制御電圧Ｖｃが減少して発振信号Ｓｃの
周波数が高くなる（位相を進める）ように制御すれば、
フリップフロップ回路のサンプリング出力は「１」と
「０」との割合が同じになるように制御される。すなわ
ち、サンプリング時点がｔｃとなるように発振信号Ｓｃ
の位相が制御され、発振信号Ｓｃはクロック信号として
使用できる。
グ出力が「１」のとき、制御電圧Ｖｃが増大して発振信
号Ｓｃの周波数が低くなる（位相を遅らせる）ように、
また、フリップフロップ回路のサンプリング出力が
「０」のとき、制御電圧Ｖｃが減少して発振信号Ｓｃの
周波数が高くなる（位相を進める）ように制御すれば、
フリップフロップ回路のサンプリング出力は「１」と
「０」との割合が同じになるように制御される。すなわ
ち、サンプリング時点がｔｃとなるように発振信号Ｓｃ
の位相が制御され、発振信号Ｓｃはクロック信号として
使用できる。
【０００７】
【発明が解決しようとする課題】上述した従来のＣＭＩ
符号信号のクロック抽出回路では、情報ビット「０」の
符号の立上りを利用して制御している。しかし、入力信
号がＣＣＩＴＴで規定されているＡＩＳ信号（Ａｌａｒ
ｍ Ｉｎｄｉｃａｔｉｏｎ Ｓｉｇｎａｌ）になった場
合、図２（ｂ）に示すように、情報ビット「１」が連続
してクロック周期Ｔの２倍の周期で「１」，「０」が繰
返す信号となる。このため、フリップフロップ回路にお
いてクロック周期でサンプリングするとき、入力信号の
立上りおよび立下りをサンプリングすることになり、従
って、位相同期制御を行うことができないという問題点
を有している。
符号信号のクロック抽出回路では、情報ビット「０」の
符号の立上りを利用して制御している。しかし、入力信
号がＣＣＩＴＴで規定されているＡＩＳ信号（Ａｌａｒ
ｍ Ｉｎｄｉｃａｔｉｏｎ Ｓｉｇｎａｌ）になった場
合、図２（ｂ）に示すように、情報ビット「１」が連続
してクロック周期Ｔの２倍の周期で「１」，「０」が繰
返す信号となる。このため、フリップフロップ回路にお
いてクロック周期でサンプリングするとき、入力信号の
立上りおよび立下りをサンプリングすることになり、従
って、位相同期制御を行うことができないという問題点
を有している。
【０００８】本発明の目的は、入力信号がＣＣＩＴＴで
規定されているＡＩＳ信号であっても、安定に動作する
ＣＭＩ符号信号のクロック抽出回路を提供することにあ
る。
規定されているＡＩＳ信号であっても、安定に動作する
ＣＭＩ符号信号のクロック抽出回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明のＣＭＩ符号信号
のクロック抽出回路は、ＣＭＩ符号化された入力信号か
らクロック信号を抽出するＣＭＩ符号信号のクロック抽
出回路において、制御電圧に応じて発振しＣＭＩ符号の
クロック周波数の発振信号を出力できる電圧制御発振器
と、前記発振信号を受けて周波数を１／２分周する分周
回路と、この分周回路の出力信号に同期して前記ＣＭＩ
符号化された入力信号をサンプリングするフリップフロ
ップ回路と、このフリップフロップ回路が出力するサン
プリング信号に含まれる不要周波数成分を除去して前記
制御電圧として出力する低域フィルタとを備えて構成さ
れている。
のクロック抽出回路は、ＣＭＩ符号化された入力信号か
らクロック信号を抽出するＣＭＩ符号信号のクロック抽
出回路において、制御電圧に応じて発振しＣＭＩ符号の
クロック周波数の発振信号を出力できる電圧制御発振器
と、前記発振信号を受けて周波数を１／２分周する分周
回路と、この分周回路の出力信号に同期して前記ＣＭＩ
符号化された入力信号をサンプリングするフリップフロ
ップ回路と、このフリップフロップ回路が出力するサン
プリング信号に含まれる不要周波数成分を除去して前記
制御電圧として出力する低域フィルタとを備えて構成さ
れている。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例を示すブロック図
であり、図３に示した従来例と同一構成要素には同一符
号を付してある。ここで、図２と相異するところは、分
周回路４が設けられたことである。
であり、図３に示した従来例と同一構成要素には同一符
号を付してある。ここで、図２と相異するところは、分
周回路４が設けられたことである。
【００１２】ここで、分周回路４は、電圧制御発振器１
が出力する発振信号Ｓｃ１の周波数を１／２分周して信
号Ｓｃ２としてフリップフロップ回路２のタイミング端
子Ｃに出力する。従って、信号Ｓｃ２の周波数はクロッ
ク周波数の１／２、すなわち、クロック周期Ｔの２倍と
なる。
が出力する発振信号Ｓｃ１の周波数を１／２分周して信
号Ｓｃ２としてフリップフロップ回路２のタイミング端
子Ｃに出力する。従って、信号Ｓｃ２の周波数はクロッ
ク周波数の１／２、すなわち、クロック周期Ｔの２倍と
なる。
【００１３】次に動作を説明する。
【００１４】図２（ａ）に示したように、ＣＭＩ符号信
号が情報ビット「０」を含んでいる場合は、従来例と同
様に、フリップフロップ回路において入力信号の立上り
をサンプリングして位相同期制御を行う。この場合、サ
ンプリング周期はクロック周期の２倍（２Ｔ）となって
いるので、ｔｃ点の内、奇数番あるいは偶数番のタイム
スロットを使用するが、制御動作に支障はない。また、
各タイムスロットの境界点では、符号の立上りおよび立
下りが不規則に発生するので、タイムスロットの境界点
にロックされることはない。
号が情報ビット「０」を含んでいる場合は、従来例と同
様に、フリップフロップ回路において入力信号の立上り
をサンプリングして位相同期制御を行う。この場合、サ
ンプリング周期はクロック周期の２倍（２Ｔ）となって
いるので、ｔｃ点の内、奇数番あるいは偶数番のタイム
スロットを使用するが、制御動作に支障はない。また、
各タイムスロットの境界点では、符号の立上りおよび立
下りが不規則に発生するので、タイムスロットの境界点
にロックされることはない。
【００１５】図２（ｂ）に示すように、ＣＭＩ符号信号
がＣＣＩＴＴで規定されているＡＩＳ信号となった場
合、符号の周期パターンは２Ｔであり、フリップフロッ
プ回路において周期２Ｔの信号Ｓｃ２でサンプリングす
れば、入力信号は常にｔｂ点でサンプリングされて位相
同期制御が行われる。
がＣＣＩＴＴで規定されているＡＩＳ信号となった場
合、符号の周期パターンは２Ｔであり、フリップフロッ
プ回路において周期２Ｔの信号Ｓｃ２でサンプリングす
れば、入力信号は常にｔｂ点でサンプリングされて位相
同期制御が行われる。
【００１６】
【発明の効果】以上説明したように本発明によれば、電
圧制御発振器の出力を１／２分周してクロック周期の２
倍の周期の信号を生成し、この信号で入力信号をサンプ
リングして位相同期制御を行うことにより、通常のＣＭ
Ｉ符号信号であっても、ＣＣＩＴＴで規定されているＡ
ＩＳ信号であっても、安定に動作してクロック信号を抽
出できる。
圧制御発振器の出力を１／２分周してクロック周期の２
倍の周期の信号を生成し、この信号で入力信号をサンプ
リングして位相同期制御を行うことにより、通常のＣＭ
Ｉ符号信号であっても、ＣＣＩＴＴで規定されているＡ
ＩＳ信号であっても、安定に動作してクロック信号を抽
出できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】入力するＣＭＩ符号信号の一例を示す波形図で
あり、（ａ）は通常時の信号波形を示し、（ｂ）はＡＩ
Ｓ信号時の波形を示す。
あり、（ａ）は通常時の信号波形を示し、（ｂ）はＡＩ
Ｓ信号時の波形を示す。
【図３】従来のＣＭＩ符号信号のクロック抽出回路の一
例を示すブロック図である。
例を示すブロック図である。
１ 電圧制御発振器（ＶＣＯ） ２ フリップフロップ回路 ３ 低域フィルタ ４ 分周回路 Ｓ１ ＣＭＩ符号化された入力信号 Ｓｃ１ 発振信号 Ｖｃ 制御電圧
Claims (1)
- 【請求項１】 ＣＭＩ符号化された入力信号からクロッ
ク信号を抽出するＣＭＩ符号信号のクロック抽出回路に
おいて、制御電圧に応じて発振しＣＭＩ符号のクロック
周波数の発振信号を出力できる電圧制御発振器と、前記
発振信号を受けて周波数を１／２分周する分周回路と、
この分周回路の出力信号に同期して前記ＣＭＩ符号化さ
れた入力信号をサンプリングするフリップフロップ回路
と、このフリップフロップ回路が出力するサンプリング
信号に含まれる不要周波数成分を除去して前記制御電圧
として出力する低域フィルタとを備えることを特徴とす
るＣＭＩ符号信号のクロック抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083794A JP3008659B2 (ja) | 1992-04-06 | 1992-04-06 | Ｃｍｉ符号信号のクロック抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083794A JP3008659B2 (ja) | 1992-04-06 | 1992-04-06 | Ｃｍｉ符号信号のクロック抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304476A true JPH05304476A (ja) | 1993-11-16 |
| JP3008659B2 JP3008659B2 (ja) | 2000-02-14 |
Family
ID=13812559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4083794A Expired - Lifetime JP3008659B2 (ja) | 1992-04-06 | 1992-04-06 | Ｃｍｉ符号信号のクロック抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008659B2 (ja) |
-
1992
- 1992-04-06 JP JP4083794A patent/JP3008659B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3008659B2 (ja) | 2000-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE45458B1 (en) | Miller-encoded message decoder | |
| US4661965A (en) | Timing recovery circuit for manchester coded data | |
| JPS61208318A (ja) | マンチエスタ符号化データのためのデコーダ | |
| US5550878A (en) | Phase comparator | |
| US4831338A (en) | Synchronizing clock signal generator | |
| JP3346445B2 (ja) | 識別・タイミング抽出回路 | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| EP0499479B1 (en) | Clock regeneration circuit | |
| KR880000676B1 (ko) | 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JP2000013218A (ja) | クロック抽出回路 | |
| US3937881A (en) | Method of and system for transcoding binary signals with reduced changeover rate | |
| JPS637050A (ja) | 高速タイミング抽出回路 | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| JPH0535937B2 (ja) | ||
| JP3088433B2 (ja) | Ｍｓｋ復調装置 | |
| JPH023579B2 (ja) | ||
| JPS58134553A (ja) | タイミング再生回路 | |
| JPH01138834A (ja) | システムクロック同期回路 | |
| JPH0817323B2 (ja) | 位相比較回路 | |
| JPH0661993A (ja) | クロック抽出回路とクロック抽出方法 | |
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 | |
| JPH0325101B2 (ja) | ||
| JPS6316935B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |