JPH05304476A - Cmi符号信号のクロック抽出回路 - Google Patents
Cmi符号信号のクロック抽出回路Info
- Publication number
- JPH05304476A JPH05304476A JP8379492A JP8379492A JPH05304476A JP H05304476 A JPH05304476 A JP H05304476A JP 8379492 A JP8379492 A JP 8379492A JP 8379492 A JP8379492 A JP 8379492A JP H05304476 A JPH05304476 A JP H05304476A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- clock
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
した場合でも、安定に動作させる。 【構成】電圧制御発振器1は、制御電圧Vcに応じて発
振してCMI符号のクロック周波数の発振信号Sc1を
出力する。分周回路4は、電圧制御発振器1が出力する
発振信号Sc1の周波数を1/2分周して信号Sc2と
してフリップフロップ回路2のタイミング端子Cに出力
する。フリップフロップ回路2は、信号Sc2に同期し
てCMI符号化された入力信号S1をサンプリングす
る。低域フィルタ3は、フリップフロップ回路のサンプ
リング出力S2に含まれる不要周波数成分を除去して制
御電圧Vcとして電圧制御発振器1へ送出する。
Description
ク抽出回路に関し、特にCMI符号化された入力信号か
らクロック信号を抽出するCMI符号信号のクロック抽
出回路に関する。
ersion)符号は、直流平衡がよくタイミング情報
が消失しないように構成されたNRZ伝送符号である。
すなわち、図2に示すように、情報ビット「0」を2倍
のビットレートの2つの符号「0,1」に対応させ、ま
た、情報ビット「1」を「1,1」または「0,0」の
いずれかに交互に対応させる2値NRZ符号である。従
って、情報ビットが「0」または「1」の連続であって
も、情報ビットレートのクロック情報を伝送できるの
で、受信側では常にクロック信号を再生できるという利
点がある。このため、伝送帯域に余裕のある光伝送路や
中小容量のディジタル伝送において広く使用されるよう
になっている。
ク信号を抽出する回路としては、図3に示すように、制
御電圧Vcに応じて発振してCMI符号のクロック周波
数の発振信号Scを出力できる電圧制御発振器(VC
O)1と、発振信号Scに同期してCMI符号化された
入力信号S1をサンプリングするフリップフロップ回路
2と、このフリップフロップ回路が出力するサンプリン
グ信号S2に含まれる不要周波数成分を除去して制御電
圧Vcとして出力する低域フィルタ3とを備えている。
号の情報ビット「0」では、タイムスロットTの中間点
tcにおいて必ず「0」から「1」に変化している。従
って、フリップフロップ回路2のタイミング端子Cに電
圧制御発振器1の発振信号Scを供給したとき、発振信
号Scの位相がタイムスロットTの中間点tcよりも進
んでいて、サンプリング時点がt1になると、情報ビッ
ト「0」に対するフリップフロップ回路のサンプリング
出力は「1」となる。逆に、発振信号Scの位相がタイ
ムスロットTの中間点tcよりも遅れて、サンプリング
時点がt2になると、フリップフロップ回路のサンプリ
ング出力は「0」となる。
グ出力が「1」のとき、制御電圧Vcが増大して発振信
号Scの周波数が低くなる(位相を遅らせる)ように、
また、フリップフロップ回路のサンプリング出力が
「0」のとき、制御電圧Vcが減少して発振信号Scの
周波数が高くなる(位相を進める)ように制御すれば、
フリップフロップ回路のサンプリング出力は「1」と
「0」との割合が同じになるように制御される。すなわ
ち、サンプリング時点がtcとなるように発振信号Sc
の位相が制御され、発振信号Scはクロック信号として
使用できる。
符号信号のクロック抽出回路では、情報ビット「0」の
符号の立上りを利用して制御している。しかし、入力信
号がCCITTで規定されているAIS信号(Alar
m Indication Signal)になった場
合、図2(b)に示すように、情報ビット「1」が連続
してクロック周期Tの2倍の周期で「1」,「0」が繰
返す信号となる。このため、フリップフロップ回路にお
いてクロック周期でサンプリングするとき、入力信号の
立上りおよび立下りをサンプリングすることになり、従
って、位相同期制御を行うことができないという問題点
を有している。
規定されているAIS信号であっても、安定に動作する
CMI符号信号のクロック抽出回路を提供することにあ
る。
のクロック抽出回路は、CMI符号化された入力信号か
らクロック信号を抽出するCMI符号信号のクロック抽
出回路において、制御電圧に応じて発振しCMI符号の
クロック周波数の発振信号を出力できる電圧制御発振器
と、前記発振信号を受けて周波数を1/2分周する分周
回路と、この分周回路の出力信号に同期して前記CMI
符号化された入力信号をサンプリングするフリップフロ
ップ回路と、このフリップフロップ回路が出力するサン
プリング信号に含まれる不要周波数成分を除去して前記
制御電圧として出力する低域フィルタとを備えて構成さ
れている。
る。
であり、図3に示した従来例と同一構成要素には同一符
号を付してある。ここで、図2と相異するところは、分
周回路4が設けられたことである。
が出力する発振信号Sc1の周波数を1/2分周して信
号Sc2としてフリップフロップ回路2のタイミング端
子Cに出力する。従って、信号Sc2の周波数はクロッ
ク周波数の1/2、すなわち、クロック周期Tの2倍と
なる。
号が情報ビット「0」を含んでいる場合は、従来例と同
様に、フリップフロップ回路において入力信号の立上り
をサンプリングして位相同期制御を行う。この場合、サ
ンプリング周期はクロック周期の2倍(2T)となって
いるので、tc点の内、奇数番あるいは偶数番のタイム
スロットを使用するが、制御動作に支障はない。また、
各タイムスロットの境界点では、符号の立上りおよび立
下りが不規則に発生するので、タイムスロットの境界点
にロックされることはない。
がCCITTで規定されているAIS信号となった場
合、符号の周期パターンは2Tであり、フリップフロッ
プ回路において周期2Tの信号Sc2でサンプリングす
れば、入力信号は常にtb点でサンプリングされて位相
同期制御が行われる。
圧制御発振器の出力を1/2分周してクロック周期の2
倍の周期の信号を生成し、この信号で入力信号をサンプ
リングして位相同期制御を行うことにより、通常のCM
I符号信号であっても、CCITTで規定されているA
IS信号であっても、安定に動作してクロック信号を抽
出できる。
あり、(a)は通常時の信号波形を示し、(b)はAI
S信号時の波形を示す。
例を示すブロック図である。
Claims (1)
- 【請求項1】 CMI符号化された入力信号からクロッ
ク信号を抽出するCMI符号信号のクロック抽出回路に
おいて、制御電圧に応じて発振しCMI符号のクロック
周波数の発振信号を出力できる電圧制御発振器と、前記
発振信号を受けて周波数を1/2分周する分周回路と、
この分周回路の出力信号に同期して前記CMI符号化さ
れた入力信号をサンプリングするフリップフロップ回路
と、このフリップフロップ回路が出力するサンプリング
信号に含まれる不要周波数成分を除去して前記制御電圧
として出力する低域フィルタとを備えることを特徴とす
るCMI符号信号のクロック抽出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4083794A JP3008659B2 (ja) | 1992-04-06 | 1992-04-06 | Cmi符号信号のクロック抽出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4083794A JP3008659B2 (ja) | 1992-04-06 | 1992-04-06 | Cmi符号信号のクロック抽出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05304476A true JPH05304476A (ja) | 1993-11-16 |
JP3008659B2 JP3008659B2 (ja) | 2000-02-14 |
Family
ID=13812559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4083794A Expired - Lifetime JP3008659B2 (ja) | 1992-04-06 | 1992-04-06 | Cmi符号信号のクロック抽出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3008659B2 (ja) |
-
1992
- 1992-04-06 JP JP4083794A patent/JP3008659B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3008659B2 (ja) | 2000-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IE45458B1 (en) | Miller-encoded message decoder | |
US4661965A (en) | Timing recovery circuit for manchester coded data | |
JPS61208318A (ja) | マンチエスタ符号化データのためのデコーダ | |
US5550878A (en) | Phase comparator | |
US4831338A (en) | Synchronizing clock signal generator | |
JP3346445B2 (ja) | 識別・タイミング抽出回路 | |
US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
EP0499479B1 (en) | Clock regeneration circuit | |
KR880000676B1 (ko) | 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 | |
JP3008659B2 (ja) | Cmi符号信号のクロック抽出回路 | |
JP2000013218A (ja) | クロック抽出回路 | |
US3937881A (en) | Method of and system for transcoding binary signals with reduced changeover rate | |
JPS637050A (ja) | 高速タイミング抽出回路 | |
JPS6212241A (ja) | デイジタル伝送方式 | |
JPH0535937B2 (ja) | ||
JP3088433B2 (ja) | Msk復調装置 | |
JPH023579B2 (ja) | ||
JPS58134553A (ja) | タイミング再生回路 | |
JPH01138834A (ja) | システムクロック同期回路 | |
JPH0817323B2 (ja) | 位相比較回路 | |
JPH0661993A (ja) | クロック抽出回路とクロック抽出方法 | |
JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 | |
JPH0325101B2 (ja) | ||
JPS6316935B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |