JPH05304404A - 非可逆回路素子 - Google Patents

Abstract

(57)【要約】 【目的】 小型かつ安価でしかも製造が容易な非可逆回
路素子を提供することである。 【構成】 所定の電極パターンが形成された複数のセラ
ミックグリーンシートが積層圧着後、一括的に焼成され
て１枚の誘電体基板１００に一体化される。この１枚の
誘電体基板１００の内部には、複数の電極パターンが積
層されており、それによって中心電極，整合回路等の内
部回路が立体的に配置されている。また、誘電体基板１
００には、内部回路に接続される複数の外部接続端子が
一体的に形成されている。さらに、誘電体基板１００の
表面には磁石９を装着するための凹部１００ａが形成さ
れ、誘電体基板１００の裏面にはフェライト板６を装着
するための凹部が形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、非可逆回路素子に関
し、より特定的には、マイクロ波帯の高周波部品として
採用される非可逆回路素子、例えばアイソレータ，サー
キュレータの改良された構造に関する。

【０００２】

【従来の技術】一般に、アイソレータ，サーキュレータ
等の非可逆回路素子は、信号の伝送方向にはほとんど減
衰がなく、かつ逆方向には減衰が大きくなるような機能
を有しており、例えばＵＨＦ帯で使用される携帯電話，
自動車電話等の移動通信機器の送信回路部に採用されて
いる。この移動通信機器に採用される非可逆回路素子
は、その用途からして小型，軽量であることが要求され
ている。そこで、従来は、１つの基板に中心電極および
整合回路を集約配置する方法が種々提案されている。以
下、そのような従来の非可逆回路素子の構造について説
明する。

【０００３】（１）第１の従来技術 図３６および図３７は、従来のサーキュレータの第１の
例（以下、第１の従来技術と称する）の構成を示す図で
あり、特に、図３６は要部斜視図であり、図３７は断面
図である。図３６に示すように、セラミック等の誘電体
基板１の表面には、３組の中心電極２ａ，２ｂが互いに
接触せずかつ交差しないように所定の角度間隔で配置さ
れている。同様に、誘電体基板１の裏面には、３組の中
心電極２ｃ，２ｄが互いに接触せずかつ交差しないよう
に所定の角度間隔で配置されている。各中心電極２ａ，
２ｂは、それぞれ、スルーホール５を介して対応する裏
面の各中心電極２ｃ，２ｄと接続されている。また、誘
電体基板１の表面には各中心電極２ａ，２ｂの周囲に３
枚の容量電極３が中心電極２ａ，２ｂと一体的に形成さ
れ、誘電体基板１の裏面には各中心電極２ｃ，２ｄの周
囲に接地電極４が中心電極２ｃ，２ｄと一体的に形成さ
れている。各容量電極３は、誘電体基板１を挟んで接地
電極４と対向することにより、整合回路用のコンデンサ
を構成している。

【０００４】図３７に示すように、誘電体基板１は金属
製のヨーク７の内部に収納される。誘電体基板１の下部
には接地板８が配置され、この接地板８は誘電体基板１
の裏面の接地電極４と当接している。また、接地板８の
中央部には凹部が設けられ、この凹部にはフェライト板
６が嵌め込まれている。フェライト板６は各中心電極の
下部に位置しており、各中心電極の誘導結合を助けてい
る。ヨーク７の内部天井面には、磁石９が固着されてい
る。この磁石９は、各中心電極に対して直流磁界を印加
している。

【０００５】（２）第２の従来技術 図３８および図３９は、従来のサーキュレータの第２の
例（以下、第２の従来技術と称する）の構成を示す図で
あり、特に、図３８は要部斜視図であり、図３９は断面
図である。図３８に示すように、セラミック等の誘電体
基板１の裏面には、接地電極４が形成されている。一
方、誘電体基板１の表面には、印刷および焼成を繰り返
すことにより、３枚の電極パターン１０と、２枚の絶縁
シート１１とが交互に形成される。各電極パターン１０
は、中心電極部２０と、容量電極部３０とを含む。各中
心電極部２０の一端は、それぞれスルーホール５を介し
て裏面の接地電極４と接続されている。各容量電極部３
０は、誘電体基板１を挟んで接地電極４と対向すること
により、整合回路用のコンデンサを構成している。

【０００６】この第２の従来技術の断面構造は、図３９
に示すように、前述の第１の従来技術の断面構造と同様
である。

【０００７】（３）第３の従来技術 図４０および図４１は、従来のサーキュレータの第３の
例（以下、第３の従来技術と称する）の構成を示す図で
あり、特に、図４０は要部斜視図であり、図４１は断面
図である。図４０に示すように、セラミック等の誘電体
基板１ａ，１ｂおよび１ｃの表面には印刷により電極パ
ターン１０ａ，１０ｂおよび１０ｃがそれぞれ形成さ
れ、裏面には印刷により接地電極４ａ，４ｂおよび４ｃ
がそれぞれ形成される。電極パターン１０ａ，１０ｂお
よび１０ｃは、それぞれ、中心電極部２０ａ，２０ｂお
よび２０ｃと、容量電極部３０ａ，３０ｂおよび３０ｃ
と、接地電極部４０ａ，４０ｂおよび４０ｃとを含む。
誘電体基板１ａ，１ｂおよび１ｃは個別に焼成された
後、圧着されて多層基板とされる。接地電極部４０ａ，
４０ｂおよび４０ｃと接地電極４ａ，４ｂおよび４ｃ
は、スルーホール６を介して相互に接続される。各容量
電極部３０ａ，３０ｂおよび３０ｃは、それぞれ、誘電
体基板１ａ，１ｂおよび１ｃを挟んで接地電極４ａ，４
ｂおよび４ｃと対向することにより、整合回路用のコン
デンサを構成している。

【０００８】この第３の従来技術の断面構造は、図４１
に示すように、前述の第１の従来技術の断面構造とほぼ
同様である。ただし、誘電体基板が多層構造となってい
る。

【０００９】（４）第４の従来技術 図４２〜図４４は、従来のサーキュレータの第４の例
（以下、第４の従来技術と称する）の構成を示す図であ
り、特に、図４２は上側から見た分解斜視図であり、図
４３は下側から見た分解斜視図であり、図４４は断面図
である。図４２〜図４４において、誘電体基板１’に
は、前述の第１〜第３の従来技術と同様にして中心電極
および整合回路用コンデンサ等が形成されている。ここ
で、誘電体基板１’の表面に形成された入出力端子８０
ａ，８０ｂ，８０ｃは各整合回路用コンデンサの一方電
極に接続されており、接地端子８０ｄ，８０ｅ，８０ｆ
は誘電体基板１’の裏面に形成された接地電極４に接続
されている。樹脂成型品等により構成されるケース７１
は、その断面形状が略「Ｈ」字状に選ばれており、その
中央部には磁石９を挿入するための透孔７０ａが形成さ
れている。ケース７１の下側凹部７０ｃには、誘電体基
板１’が配置され、さらにその下にフェライト板６およ
び接地板８が配置される。磁石９，誘電体基板１’，フ
ェライト板６および接地板８を間に挟むように、金属製
の磁気ヨーク７２がケース７１の上下の凹部７０ｂ，７
０ｃに嵌め込まれる。その後、磁気ヨーク７２はケース
７１に固着される。ケース７１の一方側面には外部接続
端子７１ｂ，７１ｃ，７１ｄが形成されており、他方側
面には外部接続端子７１ａ，７１ｅ，７１ｆが形成され
ている。各外部接続端子７１ａ〜７１ｆは、図４３およ
び図４４に示すように、ケース７１の裏面に回り込んだ
のち、ケース７１の内部を貫通して、ケース７１の下側
凹部７０ｃの天井面に露出している。入出力端子８０ａ
〜８０ｃは、それぞれ、外部接続端子７１ａ〜７１ｃと
当接し、接地端子８０ｄ〜８０ｆは、それぞれ、外部接
続端子７１ｄ〜７１ｆと当接している。

【００１０】上記第４の従来技術の構成によれば、面倒
な配線作業を行うことなく、サーキュレータを外部の回
路基板に搭載することができる。すなわち、ケース７１
を外部の回路基板の上に載置し、各外部接続端子７１ａ
〜ｆを回路基板に半田付けすればよい。このように、第
４の従来技術は、回路基板への表面実装が可能である。

【００１１】

【発明が解決しようとする課題】以上説明した第１〜第
４の従来技術では、以下に述べるような種々の問題点が
指摘される。

【００１２】（１）第１の従来技術の問題点 ａ．各中心電極相互を短絡しないように交差させるに
は、スルーホールが必ず必要となり、構造が複雑でかつ
高価となる。 ｂ．中心電極相互の短絡を防ぐために、中心電極の幅を
狭くしなければならない。そのため、中心電極での損失
が増加し、電気的特性が劣化する。 ｃ．各中心電極２ａ，２ｂの周囲に容量電極３を配置し
ているが、必要な容量値を得るためには、この容量電極
３の面積を大きくしなければならず、素子全体の構成が
大型化してしまう。 ｄ．誘電体基板１の焼成工程と、誘電体基板１に印刷さ
れた電極の焼成工程との計２回の焼成工程を必要とし、
製造工程が煩雑でかつ製造に長時間を要する。 ｅ．外部の回路基板に搭載する場合、誘電体基板と回路
基板との間で配線作業を必要とするため、搭載作業が複
雑でかつ面倒になる。

【００１３】（２）第２の従来技術の問題点 ａ．各中心電極部２０の周囲に容量電極部３０を配置し
ているが、必要な容量値を得るためには、この容量電極
部３０の面積を大きくしなければならず、素子全体の構
成が大型化してしまう。 ｂ．各電極パターン１０および各絶縁シート１１の焼成
工程を繰り返して行わなければならず、製造工程が煩雑
でかつ製造に長時間を要する。 ｃ．外部の回路基板に搭載する場合、誘電体基板と回路
基板との間で配線作業を必要とするため、搭載作業が複
雑でかつ面倒になる。

【００１４】（３）第３の従来技術の問題点 ａ．各中心電極部２０ａ〜２０ｃの周囲に容量電極部３
０ａ〜３０ｃを配置しているが、必要な容量値を得るた
めには、この容量電極部３０ａ〜３０ｃの面積を大きく
しなければならず、素子全体の構成が大型化してしま
う。 ｂ．各誘電体基板１ａ〜１ｃごとに焼成工程を繰り返し
て行わなければならず、製造工程が煩雑でかつ製造に長
時間を要する。 ｃ．接続箇所が多く信頼性が劣る。 ｄ．各誘電体基板１ａ〜１ｃを薄くすることが困難であ
る。そのため、素子全体の厚みが大きくなり、下層と上
層とにある中心電極の距離が遠くなりすぎて、中心電極
相互の電気的等価性（バランス）が悪化する。 ｅ．外部の回路基板に非可逆回路素子を搭載する場合、
誘電体基板と回路基板との間で配線作業を必要とするた
め、搭載作業が複雑でかつ面倒になる。

【００１５】（４）第４の従来技術の問題点 ａ．誘電体基板１’およびその上に形成される各電極パ
ターンの構成に起因して、上記第１〜第３の従来技術と
同様の問題点が生ずる。 ｂ．表面実装が可能なため、第１〜第３の従来技術のよ
うな面倒な配線作業は不要となるが、誘電体基板１’上
の入出力端子８０ａ〜８０ｆをケース７１の外部接続端
子７１ａ〜７１ｆに半田付けしなければならず、組立工
数が増えて高価になる。また、半田付け部が外れたり、
加熱によって溶融するおそれがあるため、信頼性が低下
する。 ｃ．部品点数が多いため、素子が大型化し、かつ高価に
なる。

【００１６】それゆえに、この発明の目的は、上記第１
〜第４の従来技術が有する問題点をすべて解消でき、小
型かつ安価で信頼性が高く、しかも製造が容易な非可逆
回路素子を提供することである。

【００１７】

【課題を解決するための手段】請求項１に係る発明は、
信号の伝送方向には減衰度が極めて小さく、逆方向には
減衰度が極めて大きい非可逆回路素子であって、積層圧
着された複数枚の誘電体グリーンシートを焼成して一体
化することにより形成される１枚の誘電体基板と、誘電
体グリーンシートと同時焼成によって形成され、かつ誘
電体基板の内部に積層配置される複数の電極パターン
と、誘電体グリーンシートと同時焼成によって形成さ
れ、かつ所定の電極パターンと接続されて誘電体基板の
外周に露出するように配置される複数の外部接続端子と
を備え、それによって内部回路およびそれに接続される
外部接続端子が、誘電体基板と一体的にかつ立体的に配
置されていることを特徴とする。

【００１８】請求項２に係る発明は、請求項１に係る発
明において、さらに以下のことを特徴とする。すなわ
ち、誘電体基板は、一方主表面と他方主表面とを有して
おり、その一方主表面に直流磁界印加用の磁石を装着す
るための第１の凹部が形成されている。

【００１９】請求項３に係る発明は、請求項１に係る発
明において、さらに以下のことを特徴とする。すなわ
ち、誘電体基板は、一方主表面と他方主表面とを有して
おり、その他方主表面に内部回路の誘導結合用のフェラ
イト板を装着するための第２の凹部が形成されている。

【００２０】

【作用】請求項１に係る発明においては、積層配置され
た複数の電極パターン、および所定の電極パターンと接
続された複数の外部接続端子を、積層圧着された複数枚
の誘電体グリーンシートと同時焼成して、１枚の誘電体
基板と一体化することにより、素子の小型化，低コスト
化，高信頼性化および組立工程の簡素化を図っている。
すなわち、電極パターンのみならず外部接続端子も１枚
の誘電体基板に一体化されているため、部品点数が大幅
に減少し、素子の小型化を図れる。また、組立工数が少
なくなるため、コストの低減が図れる。また、半田付け
等による接続箇所が大幅に減少するため、信頼性が向上
する。さらに、従来は平面的に配置されていた内部回路
を、誘電体基板の内部で立体的に配置できるため、素子
全体の回路面積を縮小化できる。さらに、各電極パター
ンを、誘電体基板の内部で相互に接触することなく交差
できるため、第１の従来技術のように中心電極の幅を狭
くする必要がなく、挿入損失を低減できる。さらに、一
体構造であるため、各電極パターン間の間隔を極めて接
近させて配置しても、十分大きな強度を確保できる。そ
の結果、各中心電極間の電気的対称性を良好な状態に保
てる。さらに、１回の焼成工程で誘電体基板と各電極パ
ターンと各外部接続端子とが同時形成されるため、製造
時間を大幅に短縮化できる。

【００２１】請求項２に係る発明においては、誘電体基
板の一方主表面に直流磁界印加用の磁石を装着するため
の第１の凹部を形成することにより、さらにコンパクト
な非可逆回路素子が得られる。

【００２２】請求項３に係る発明においては、誘電体基
板の他方主表面に内部回路の誘導結合用のフェライト板
を装着するための第２の凹部を形成することにより、さ
らにコンパクトで安価な非可逆回路素子が得られる。

【００２３】

【実施例】図１〜図３５は、この発明の一実施例に係る
サーキュレータの構成を示す図であり、特に、図１はサ
ーキュレータの要部斜視図であり、図２はサーキュレー
タの断面図であり、図３は焼成される前のセラミックグ
リーンシートの積層関係を示す斜視図であり、図４〜図
３５は各セラミックグリーンシートにおける電極パター
ンを示す平面図である。以下、これら図１〜図３５を参
照して、この発明の一実施例について説明する。

【００２４】図１および図２に示すように、誘電体基板
１００の表面中央部には円形の凹部１００ａが形成され
ており、またその裏面中央部には円形の凹部１００ｂが
形成されている。また、誘電体基板１００の裏面には段
差凹部１００ｃが形成されている。さらに、誘電体基板
１００の側面には外部接続端子Ｔａ〜Ｔｆが形成されて
いる。凹部１００ａには、磁石９が装着され、接着等に
よって誘電体基板１００に固着される。凹部１００ｂに
は、フェライト板６が装着され、接着等によって誘電体
基板１００に固着される。さらに、金属製の磁気ヨーク
７２が、磁石９およびフェライト板６を間に挟むよう
に、誘電体基板１００に装着される。このとき、磁気ヨ
ーク７２は、誘電体基板１００の裏面の段差凹部１００
ｃに嵌め込まれるため、誘電体基板１００の裏面におい
て、外部接続端子Ｔａ〜Ｔｆの形成位置の高さは、磁気
ヨーク７２の表面の高さよりも高くなっている。これ
は、回路基板への表面実装を可能にするためである。

【００２５】上記誘電体基板１００は、図３に示すよう
に、所定の電極パターンが形成された複数のセラミック
グリーンシート１０１〜１３２ａ，１３２ｂを積層して
圧着した後、一括的に焼成することにより構成される。
ここで、各セラミックグリーンシートは、未焼成のまた
は仮焼成済のセラミック粉末をバインダである有機溶剤
と混練し、たとえば押し出し成形によって得られる可撓
性を有した薄型（通常数１０μ程度）のシート状部材で
ある。セラミックグリーンシートの材料としては、高周
波域で高いＱと高いεｒ（たとえばεｒ＝２０〜１０
０）を有する材料、たとえばＭｇＴｉＯ₃ −ＣｉＴｉＯ
₃ 系、ＺｒＯ₂ −ＳｎＯ₂ −ＴｉＯ₂ 系、ＢａＴｉ₄ Ｏ
₉ 系、Ｎｄ₂ Ｔｉ₂ Ｏ₇ −（ＢａＰｂ）ＴｉＯ₃ −Ｔｉ
Ｏ₂ 系の誘電体材料が用いられる。また、各電極パター
ンの形成は、誘電体材料の焼結温度の点から、Ｐｄ，Ｐ
ｔ等を用いて、たとえば、印刷、蒸着などにより行われ
る。各セラミックグリーンシート１０１〜１３２は、一
括焼成後、融合して一体化し、１枚の誘電体基板１００
となる。

【００２６】図４〜図９に示すように、略正方形状のセ
ラミックグリーンシート１０１〜１０６には、それぞれ
の中央部に円形の透孔１０１ａ〜１０６ａが形成されて
いる。これら透孔１０１ａ〜１０６ａは、セラミックグ
リーンシート１０１〜１０６が積層されたときに、磁石
９を受け入れるための凹部１００ａを形成する。また、
セラミックグリーンシート１０１の表面には、左辺近傍
に電極Ｘａ，Ｘｄ，Ｘｂが形成され、右辺近傍に電極Ｘ
ｅ，Ｘｃ，Ｘｆが形成されている。

【００２７】図１０，図１２，図１４，図１６，図１
８，図２２，図２４に示すように、セラミックグリーン
シート１０７，１０９，１１１，１１３，１１５，１１
９，１２１の表面には、それぞれ、同形上の接地電極パ
ターン４０７，４０９，４１１，４１３，４１５，４１
９，４２１が形成されている。また、図１１，図１３，
図１５，図１７，図２３に示すように、セラミックグリ
ーンシート１０８，１１０，１１２，１１４，１２０の
表面には、それぞれ、同形上の容量電極パターン３０８
ａ〜３０８ｃ，３１０ａ〜３１０ｃ，３１２ａ〜３１２
ｃ，３１４ａ〜３１４ｃ，３２０ａ〜３２０ｃが形成さ
れている。

【００２８】さらに、図１９，図２０，図２１に示すよ
うに、セラミックグリーンシート１１６，１１７，１１
８の表面には、それぞれ、略同形上の電極パターン７１
６，７１７，７１８が形成されている。各電極パターン
７１６〜７１８は、相互に１２０°の角度間隔ずれて配
置されている。電極パターン７１６は中心電極部２１６
と容量電極部３１６と接地電極部４１６と配線部８１６
とを含み、電極パターン７１７は中心電極部２１７と容
量電極部３１７と接地電極部４１７と配線部８１７とを
含み、電極パターン７１８は中心電極部２１８と容量電
極部３１８と接地電極部４１８と配線部８１８とを含
む。容量電極部３１６，３１７，３１８は、それぞれ、
中心電極部２１６，２１７，２１８の一端に接続されて
いる。接地電極部４１６，４１７，４１８は、それぞ
れ、中心電極部２１６，２１７，２１８の他端に接続さ
れている。容量電極部３１６，３１７，３１８は、それ
ぞれ、配線部８１６，８１７，８１８を介して、セラミ
ックグリーンシート１１６，１１７，１１８の端部まで
引き出されている。

【００２９】容量電極パターン３０８ａ，３１０ａ，３
１２ａ，３１４ａ，３２０ａおよび容量電極部３１６
は、スルーホール５ａを介して、相互に接続されてい
る。また、容量電極パターン３０８ｂ，３１０ｂ，３１
２ｂ，３１４ｂ，３２０ｂおよび容量電極部３１７は、
スルーホール５ｂを介して、相互に接続されている。ま
た、容量電極パターン３０８ｃ，３１０ｃ，３１２ｃ，
３１４ｃ，３２０ｃおよび容量電極部３１７は、スルー
ホール５ｃを介して、相互に接続されている。また、接
地電極パターン４０７，４０９，４１１，４１３，４１
５，４１９，４２１および接地電極部４１６，４１７，
４１８は、スルーホール５ｄ，５ｅ，５ｆを介して、相
互に接続されている。

【００３０】上記のようなセラミックグリーンシート１
１０〜１２４が積層されたとき、容量電極パターン３０
８ａは接地電極パターン４０７および４０９と対向する
ことにより第１のコンデンサを形成し、容量電極パター
ン３１０ａは接地電極パターン４０９および４１１と対
向することにより第２のコンデンサを形成し、容量電極
パターン３１２ａは接地電極パターン４１１および４１
３と対向することにより第３のコンデンサを形成し、容
量電極パターン３１４ａは接地電極パターン４１３およ
び４１５と対向することにより第４のコンデンサを形成
し、容量電極部３１６は接地電極パターン４１５および
接地電極部４１７と対向することにより第５のコンデン
サを形成し、容量電極パターン３２０ａは接地電極パタ
ーン４１９および４２１と対向することにより第６のコ
ンデンサを形成している。整合回路を構成するこれら第
１〜第６のコンデンサは、中心電極部２１６の一端と接
地との間に並列に接続されて介挿されている。なぜなら
ば、第１〜第６のコンデンサの各一方電極３０８ａ，３
１０ａ，３１２ａ，３１４ａ，３１６，３２０ａは、ス
ルーホール５ａを介して共通的に中心電極部２１６の一
端に接続されており、第１〜第６のコンデンサの各他方
電極４０７，４０９，４１１，４１３，４１５，４１
７，４１９，４２１は、スルーホール５ｄ，５ｅ，５ｆ
を介して、共通的に接地に接続されているからである。
同様に、中心電極部２１７と接地との間には整合回路用
の６つのコンデンサが並列に接続されて介挿され、中心
電極部２１８と接地との間には整合回路用の６つのコン
デンサが並列に接続されて介挿されている。このよう
に、各中心電極部２１６〜２１８の一端と接地との間に
は、それぞれ並列に接続された複数のコンデンサが積層
して配置されているため、整合回路として必要な容量値
を小さい回路面積で確保できる。したがって、素子全体
の構成を小型化できる。

【００３１】次に、図２５〜図２９に示すように、セラ
ミックグリーンシート１２２〜１２５の表面およびセラ
ミックグリーンシート１２６の裏面には、略同形状の接
地電極パターン１２２〜１２６が形成されている。ま
た、各セラミックグリーンシート１２２〜１２６の中央
部には、透孔１２２ａ〜１２６ａが形成されている。透
孔１２２ａ〜１２６ａは、セラミックグリーンシート１
２２〜１２６が積層されたときに、フェライト板６を受
け入れるための凹部１００ｂを形成する。接地電極パタ
ーン１２２〜１２６は、スルーホール５ｄ〜５ｆを介し
て、前述の接地電極パターン４０７，４０９，４１１，
４１３，４１５，４１９，４２１および接地電極部４１
６〜４１８と接続されるとともに、スルーホール５ｄ〜
５ｊを介して、相互に接続されている。

【００３２】上記のように、接地電極パターン１２１と
接地電極パターン１２６との間に４枚の接地電極パター
ン１２２〜１２５を設け、さらに４個のスルーホール５
ｇ〜５ｊを増設して各接地電極パターン１２２〜１２６
間を接続したのは、以下の理由による。すなわち、透孔
１２２ａ〜１２６ａにより形成される凹部１００ｂに
は、前述のようにフェライト板６が装着されるが、この
フェライト板６の周囲には各中心電極部２１６〜２１８
に流れる高周波信号によって多数の高周波磁界が生じ
る。そのため、フェライト板６の周囲は高周波誘導電流
が流れやすい環境となっている。このような環境下にお
いて、接地電極パターン１２１と接地電極パターン１２
６との間を、もし３個のスルーホール５ｄ〜５ｆのみに
よって接続したとすると、抵抗成分およびインダクタン
ス成分の増加により接地電極パターン１２１と接地電極
パターン１２６との間のインピーダンスが増大し、損失
が増大する。そのため、スルーホール５ｇ〜５ｊを増設
することにより、抵抗成分およびインダクタンス成分を
減少させ、それによってインピーダンスの低減を図って
いる。また、接地電極パターン１２１と接地電極パター
ン１２６との間に４枚の接地電極パターン１２２〜１２
５を配置することにより、スルーホール５ｄ〜５ｊと並
列に容量成分を生じさせ、それによってさらに高周波イ
ンピーダンスの低減を図っている。

【００３３】次に、図３０〜図３５に示すように、セラ
ミックグリーンシート１２６の裏面には、左辺近傍に帯
状のセラミックグリーンシート１２７ａ〜１３２ａが積
層され、右辺近傍に帯状のセラミックグリーンシート１
２７ｂ〜１３２ｂが積層される。なお、セラミックグリ
ーンシート１３２ａの裏面には電極Ｙａ，Ｙｄ，Ｙｂが
形成され、セラミックグリーンシート１３２ｂの裏面に
は電極Ｙｅ，Ｙｃ，Ｙｆが形成される。これらセラミッ
クグリーンシート１２７ａ〜１３２ａおよびセラミック
グリーンシート１２７ｂ〜１３２ｂは、積層されたとき
に、磁気ヨーク７２を受け入れるための段差凹部１００
ｃを形成する。

【００３４】以上説明したセラミックグリーンシート１
０１〜１３２ａ，１３２ｂは、積層された後、圧着され
てセラミックグリーンシート積層体とされる。続いて、
このセラミックグリーンシート積層体の左側面の３箇所
および右側面の３箇所に銅ペースト等から成る銅電極が
圧膜印刷され、それによって外部接続端子Ｔａ〜Ｔｆが
形成される。一般的に、この圧膜印刷工程において、銅
ペーストは、セラミックグリーンシート１０１の表面お
よびセラミックグリーンシート１３２ａ，１３２ｂの裏
面にはみ出るが、そのはみ出し部分は、セラミックグリ
ーンシート１０１の表面に形成された電極Ｘａ〜Ｘｆお
よびセラミックグリーンシート１３２ａ，１３２ｂの裏
面に形成された電極Ｙａ〜Ｙｆによって吸収され均一化
される。すなわち、圧膜印刷により銅ペーストがセラミ
ックグリーンシート１０１の表面上およびセラミックグ
リーンシート１３２ａ，１３２ｂの裏面上にはみ出して
も、通常、そのはみ出し部分の面積は上記電極Ｘａ〜Ｘ
ｆおよびＹａ〜Ｙｆの面積よりも小さい。そのため、各
外部接続端子Ｔａ〜Ｔｆにおいて、セラミックグリーン
シート１０１の表面に張り出した部分の面積はそれぞれ
電極Ｘａ〜Ｘｆの面積に等しくなり、またセラミックグ
リーンシート１３２ａ，１３２ｂの裏面に張り出した部
分の面積はそれぞれ電極Ｙａ〜Ｙｆの面積に等しくな
る。ここで、電極Ｘａ〜Ｘｆの面積は互いに等しく、ま
た電極Ｙａ〜Ｙｆの面積も互いに等しいため、各外部接
続端子Ｔａ〜Ｔｆにおいて、セラミックグリーンシート
１０１の表面に張り出した部分の面積は互いに等しくな
り、またセラミックグリーンシート１３２ａ，１３２ｂ
の裏面に張り出した部分の面積は互いに等しくなる。そ
の結果、セラミックグリーンシート１０１の表面および
セラミックグリーンシート１３２ａ，１３２ｂの裏面に
おいて、各外部接続端子Ｔａ〜Ｔｆの面積に不均一が生
じず、電気的対称性を良好に保つことができる。

【００３５】次に、上記セラミックグリーンシート積層
体が一括的に焼成される。その結果、各セラミックグリ
ーンシートが融合して一体化し、１枚の誘電体基板１０
０になる。このとき、各電極パターンおよび各外部接続
端子も誘電体基板１００と一体化される。この焼成工程
後、各外部接続端子Ｔａ〜Ｔｆの表面にＮｉメッキが施
され、半田付け時に外部接続端子Ｔａ〜Ｔｆの下地とな
る銅電極が半田中に拡散するのが防止される。さらに、
上記Ｎｉメッキの上にＳｎメッキが施され、各外部接続
端子Ｔａ〜Ｔｆの半田付け性が向上される。

【００３６】上記のように、本実施例では、１回の焼成
工程で誘電体基板，中心電極，整合回路および外部接続
端子を同時に焼成できるので、製造工程が簡素化され、
製造時間を大幅に短縮化される。また、中心電極，整合
回路のみならず外部接続端子も誘電体基板１００に一体
化されているため、従来のサーキュレータに比べて部品
点数を削減でき、小型化を図ることができる。また、本
実施例のサーキュレータでは、フェライト板６が誘電体
基板１００の裏面に形成された凹部１００ｂに収納され
るため、磁気ヨーク７２が誘電体基板１００の裏面に形
成された接地電極パターン４２６（図２９参照）と直接
接触する。そのため、従来のサーキュレータでは必要で
あった接地板８（たとえば、図３７参照）を不要とで
き、さらに部品点数が減少し、より一層の小型化が図れ
る。さらに、本実施例では、複数のセラミックグリーン
シートが焼成によって１枚の誘電体基板１００に一体化
されるため、各セラミックグリーンシートの厚みを極め
て薄くしても、強度的に問題は生じない。その結果、各
中心電極部２１６〜２１８間の間隔を極めて狭くでき、
各中心電極部２１６〜２１８の電気的対称性を向上する
ことができる。

【００３７】なお、所定のセラミックグリーンシートに
おいて、接地電極パターンまたは接地電極部には、外部
接続端子Ｔａの周辺を取り囲むように余白部４０７ａ，
４０９ａ，４１１ａ，４１３ａ，４１５ａ，４１７ａ，
４１８ａ，４１９ａ，４２１ａ，４２２ａ，４２３ａ，
４２４ａ，４２５ａ，４２６ａが形成され、外部接続端
子Ｔｂの周辺を取り囲むように余白部４０７ｂ，４０９
ｂ，４１１ｂ，４１３ｂ，４１５ｂ，４１６ｂ，４１８
ｂ，４１９ｂ，４２１ｂ，４２２ｂ，４２３ｂ，４２４
ｂ，４２５ｂ，４２６ｂが形成され、外部接続端子Ｔｃ
の周辺を取り囲むように余白部４０７ｃ，４０９ｃ，４
１１ｃ，４１３ｃ，４１５ｃ，４１６ｃ，４１７ｃ，４
１９ｃ，４２１ｃ，４２２ｃ，４２３ｃ，４２４ｃ，４
２５ｃ，４２６ｃが形成されている。これら余白部によ
って、入出力端子となる外部接続端子Ｔａ〜Ｔｃと、各
接地電極パターンおよび各接地電極部との短絡が防止さ
れている。なお、外部接続端子Ｔｄ〜Ｔｆは、接地端子
であるので、これらの周囲には上記のような余白部は設
けられていない。

【００３８】上記のように構成された本実施例のサーキ
ュレータは、外部の回路基板（図示せず）の上に載置さ
れ、外部接続端子Ｔａ〜Ｔｆが回路基板側の接続端子と
直接半田付けされる。したがって、本実施例のサーキュ
レータは外部の回路基板への表面実装が可能であり、面
倒な配線作業を不要にできる。

【００３９】次に、図１および図２に示すサーキュレー
タの動作について説明する。外部接続端子Ｔａに高周波
信号が入力されると、中心電極部２１６の回りに生じる
高周波磁界が磁石９からの直流磁界によって所定角度だ
け回転し、フェライト板６を介した誘導結合によって例
えば右隣の中心電極部２１７に誘導電流が生じる。した
がって、外部接続端子Ｔａから入力される高周波信号
は、右隣の外部接続端子Ｔｂに伝達され、左隣の外部接
続端子Ｔｃには伝達されない。同様に、外部接続端子Ｔ
ｂから入力される高周波信号は、右隣の外部接続端子Ｔ
ｃに伝達され、左隣の外部接続端子Ｔａには伝達されな
い。また、外部接続端子Ｔｃから入力される高周波信号
は、右隣の外部接続端子Ｔａに伝達され、左隣の外部接
続端子Ｔｂには伝達されない。

【００４０】なお、図１および図２に示すサーキュレー
タにおいて、いずれか１つの配線部または外部接続端子
（例えば、配線部８１８または外部接続端子Ｔｃ）と接
地との間に、終端抵抗を接続すれば、図１および図２に
示すサーキュレータをアイソレータとして用いることが
できる。この場合、当該アイソレータは、残りの一方の
外部接続端子（例えば、外部接続端子Ｔａ）から残りの
他方の外部接続端子（例えば、外部接続端子Ｔｂ）への
一方向にのみ高周波信号を伝達する。

【００４１】なお、図１〜図３５に示す実施例では、ス
ルーホールを利用して各容量電極パターンと各容量電極
部との接続および各接地電極パターンと各接地電極部と
の接続を図るようにしたが、側面電極を用いてこれらの
接続を図るようにしてもよい。

【００４２】

【発明の効果】請求項１に係る発明によれば、中心電極
や整合回路を構成する複数の電極パターンおよび複数の
外部接続端子を、積層圧着された複数枚の誘電体グリー
ンシートと同時焼成して、１枚の誘電体基板と一体化す
るようにしているので、素子の小型化，低コスト化，高
信頼性化および組立工程の簡素化を図ることができる。
すなわち、中心電極や整合回路のみならず外部接続端子
も１枚の誘電体基板に一体化されているため、部品点数
が大幅に減少し、素子の小型化を図れる。また、部品点
数の減少によって組立工数が少なくなるため、コストの
低減が図れる。また、半田付け等による接続箇所が大幅
に減少するため、信頼性が向上する。さらに、従来は平
面的に配置されていた内部回路を、誘電体基板の内部で
立体的に配置できるため、素子全体の回路面積を縮小化
できる。さらに、各電極パターンを、誘電体基板の内部
で相互に接触することなく交差できるため、第１の従来
技術のように中心電極の幅を狭くする必要がなく、挿入
損失を低減できる。さらに、一体構造であるため、各電
極パターン間の間隔を極めて接近させて配置しても、十
分大きな強度を確保できる。その結果、各中心電極間の
電気的対称性を良好な状態に保てる。さらに、１回の焼
成工程で誘電体基板と各電極パターンと各外部接続端子
とが同時形成されるため、製造時間を大幅に短縮化でき
る。

【００４３】請求項２に係る発明によれば、誘電体基板
の一方主表面に直流磁界印加用の磁石を装着するための
第１の凹部を形成するようにしているので、さらにコン
パクトな非可逆回路素子が得られる。

【００４４】請求項３に係る発明によれば、誘電体基板
の他方主表面に内部回路の誘導結合用のフェライト板を
装着するための第２の凹部を形成するようにしているの
で、さらにコンパクトで安価な非可逆回路素子が得られ
る。すなわち、磁気ヨークを従来の非可逆回路素子で用
いていた接地板として用いることができるため、さらに
部品点数が減少し、より一層小型でかつ安価な非可逆回
路素子が得られる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るサーキュレータの要
部斜視図である。

【図２】この発明の一実施例に係るサーキュレータの断
面図である。

【図３】この発明の一実施例に用いられる誘電体基板の
製造工程を説明するための図解図であり、焼成前のセラ
ミックグリーンシートの積層関係を示している。

【図４】第１のセラミックグリーンシートの上面図であ
る。

【図５】第２のセラミックグリーンシートの上面図であ
る。

【図６】第３のセラミックグリーンシートの上面図であ
る。

【図７】第４のセラミックグリーンシートの上面図であ
る。

【図８】第５のセラミックグリーンシートの上面図であ
る。

【図９】第６のセラミックグリーンシートの上面図であ
る。

【図１０】第７のセラミックグリーンシートの上面図で
ある。

【図１１】第８のセラミックグリーンシートの上面図で
ある。

【図１２】第９のセラミックグリーンシートの上面図で
ある。

【図１３】第１０のセラミックグリーンシートの上面図
である。

【図１４】第１１のセラミックグリーンシートの上面図
である。

【図１５】第１２のセラミックグリーンシートの上面図
である。

【図１６】第１３のセラミックグリーンシートの上面図
である。

【図１７】第１４のセラミックグリーンシートの上面図
である。

【図１８】第１５のセラミックグリーンシートの上面図
である。

【図１９】第１６のセラミックグリーンシートの上面図
である。

【図２０】第１７のセラミックグリーンシートの上面図
である。

【図２１】第１８のセラミックグリーンシートの上面図
である。

【図２２】第１９のセラミックグリーンシートの上面図
である。

【図２３】第２０のセラミックグリーンシートの上面図
である。

【図２４】第２１のセラミックグリーンシートの上面図
である。

【図２５】第２２のセラミックグリーンシートの上面図
である。

【図２６】第２３のセラミックグリーンシートの上面図
である。

【図２７】第２４のセラミックグリーンシートの上面図
である。

【図２８】第２５のセラミックグリーンシートの上面図
である。

【図２９】第２６のセラミックグリーンシートの上面図
である。

【図３０】第２７のセラミックグリーンシートの上面図
である。

【図３１】第２８のセラミックグリーンシートの上面図
である。

【図３２】第２９のセラミックグリーンシートの上面図
である。

【図３３】第３０のセラミックグリーンシートの上面図
である。

【図３４】第３１のセラミックグリーンシートの上面図
である。

【図３５】第３２のセラミックグリーンシートの上面図
である。

【図３６】第１の従来技術に係るサーキュレータの要部
斜視図である。

【図３７】第１の従来技術に係るサーキュレータの断面
図である。

【図３８】第２の従来技術に係るサーキュレータの要部
分解斜視図である。

【図３９】第２の従来技術に係るサーキュレータの断面
図である。

【図４０】第３の従来技術に係るサーキュレータの要部
分解斜視図である。

【図４１】第３の従来技術に係るサーキュレータの断面
図である。

【図４２】第４の従来技術に係るサーキュレータの上側
から見た要部分解斜視図である。

【図４３】第４の従来技術に係るサーキュレータの裏側
から見た要部分解斜視図である。

【図４４】第４の従来技術に係るサーキュレータの断面
図である。

【符号の説明】

５ａ〜５ｊ： スルーホール ６： フェライト板 ７： 磁気ヨーク ９： 磁石 １００： 誘電体基板 １００ａ： 磁石装着用の凹部 １００ｂ： フェライト板装着用の凹部 １００ｃ： 段差凹部 １０１〜１３２ａ，１３２ｂ： セラミックグリーンシ
ート ３０８ａ〜３０８ｃ，３１０ａ〜３１０ｃ，３１２ａ〜
３１２ｃ，３１４ａ〜３１４ｃ，３２０ａ〜３２０ｃ：
容量電極パターン ４０７，４０９，４１１，４１３，４１５，４１９，４
２１〜４２６： 接地電極パターン ２１６〜２１８： 中心電極部 ３１６〜３１８： 容量電極部 ４１６〜４１８： 接地電極部 ８１６〜８１８： 配線部 Ｔａ〜Ｔｆ： 外部接続端子

フロントページの続き (72)発明者 川浪 崇 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 長谷川 隆 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 大平 勝幸 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 信号の伝送方向には減衰度が極めて小さ
   く、逆方向には減衰度が極めて大きい非可逆回路素子で
   あって、 積層圧着された複数枚の誘電体グリーンシートを焼成し
   て一体化することにより形成される１枚の誘電体基板
   と、 前記誘電体グリーンシートと同時焼成によって形成さ
   れ、かつ前記誘電体基板の内部に積層配置される複数の
   電極パターンと、 前記誘電体グリーンシートと同時焼成によって形成さ
   れ、かつ所定の前記電極パターンと接続されて前記誘電
   体基板の外周に露出するように配置される複数の外部接
   続端子とを備え、それによって内部回路およびそれに接
   続される外部接続端子が、前記誘電体基板と一体的にか
   つ立体的に配置されていることを特徴とする、非可逆回
   路素子。
2. 【請求項２】 前記誘電体基板は、一方主表面と他方主
   表面とを有しており、その一方主表面に直流磁界印加用
   の磁石を装着するための第１の凹部が形成されている、
   請求項１に記載の非可逆回路素子。
3. 【請求項３】 前記誘電体基板は、一方主表面と他方主
   表面とを有しており、その他方主表面に内部回路の誘導
   結合用のフェライト板を装着するための第２の凹部が形
   成されている、請求項１に記載の非可逆回路素子。