JPH0530126A - データ送信タイミング自動設定方式 - Google Patents

Abstract

(57)【要約】 【目的】 ポイント・マルチポイント間の伝送路上のビ
ットエラー等によりマルチポイント側装置から誤ったタ
イミングでデータ列が送出されて他のポイント・マルチ
ポイント間の通信を妨害する可能性を防止し、さらに装
置構成をＬＳＩ化に向いた構成とし、回路規模を小さく
することによりコストを低減することを目的とするデー
タ送信自動設定方式を得る。 【構成】 １本の伝送路で双方向の多重伝送を時分割に
行い、伝送信号のフレーム上に一定の無信号区間を有
し、ポイント側装置にはテスト信号の出力を指示する手
段、テスト信号を折返す手段、マルチポイント側装置に
はポイント側装置からの指令でテスト信号を送出する手
段、伝送遅延を計測する手段、誤った測定結果を正常か
否かを判断する手段を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パッシブなノードで
構成されるマルチスター構成またはスターバス構成のネ
ットワークにおいてポイント・マルチポイント伝送を行
う場合、マルチポイントからポイント方向へのデータの
送出タイミングの設定方式に関するものである。

【０００２】

【従来の技術】図６，図７，図８および図９は、例えば
特開昭６１−１４５９９５に示された従来のデータ送信
タイミング設定方式を説明するための図である。図６は
ネットワーク構成図であり図６において１は交換機等か
らなる中央装置でありポイント側装置に相当する。３
ａ，３ｂ，３ｎは上記中央装置１に第１および第２の伝
送路４ａ，４ｂを介して接続された複数の集線分配端末
でありマルチポイント側装置に相当する。８０は上記集
線分配端末３に接続される端末である。また、図７は伝
送信号のフレーム構成図であり、図中図７ａは図６に示
す第２の伝送路４ｂ上の伝送信号のフレーム構成図、図
７ｂは同第１の伝送路４ａ上の伝送信号のフレーム構成
図である。また、図８は図６に示す中央装置１の構成図
であり、図中４１は第１の伝送路４ａを介して集線分配
端末３からの信号が入力するバンドパスフィルタ、４２
は上記バンドパスフィルタ４１の出力信号を所定の受信
レベルまで増幅する増幅器、４３は上記増幅器４２から
の受信信号を復調する復調器、４４は交換機４５との信
号形式の変換を行う集線分配回路、４６は上記集線分配
回路４４を介して交換機４５から送られてくる信号を変
調する変調器、４７は上記増幅器４２からの受信信号ま
たは上記変調器４６からの送信信号のうちの一方を選択
して出力するスイッチ回路、４８は上記スイッチ回路４
７からの出力信号を所定のレベルまで増幅する増幅回
路、４９は上記増幅回路４８からの送信信号が入力する
バンドパスフィルタ、５０は上記バンドパスフィルタ４
９からの送信信号をパイロット信号発生器５１からのパ
イロット信号に重畳する加算回路、５２は上記図７に示
すフレーム中のウィンド周期を生成し、上記スイッチ回
路４７を制御するウィンド制御回路である。また、図９
は図６に示す集線分配端末３の構成図であり、図中、６
１は第２の伝送路４ｂを介して中央装置１からの信号を
所定のレベルまで増幅する増幅器、６２は受信信号中の
データ成分を分離抽出するバンドパスフィルタ、６３は
受信信号中のパイロット信号を抽出するバンドパスフィ
ルタ、６４は上記バンドパスフィルタ６２からの信号を
復調する復調器、６５は上記復調器６４にて復調された
受信信号をサブフレーム単位に分解するフレーム分解回
路、６６は端末８０との信号形式の変換を行うインタフ
ェース回路、６７は上記バンドパスフィルタ６３からの
パイロット信号に同期して動作し、中央装置１との往復
の所要時間、遅延時間を測定する遅延計測回路、６８は
上記インタフェース回路６６からの信号からサブフレー
ムを構成するフレーム組立て回路、６９は上記フレーム
組立て回路６８からの信号を変調し、上記遅延計測回路
６７の制御により送信信号を出力する変調器、７０は上
記変調器６９からの送信信号が入力されるバンドパスフ
ィルタ、７１は上記バンドパスフィルタ７０の出力信号
を所定のレベルに増幅する増幅器である。

【０００３】次に、図７，図８，図９を参照して動作を
説明する。図７において、中央装置１は、図７ａに示す
ように前記各集線分配端末３ａ，３ｂ，３ｎのそれぞれ
への送信データＤＯ１，ＤＯ２，ＤＯｎをダミーデータ
（図中斜線で示す）を挟んで時分割に前記第２の伝送路
４ｂを介して伝送している。そして、前記第１の伝送路
４ａに各集線分配端末３ａ，３ｂ，３ｎからのそれぞれ
の送信データＤＩ１，ＤＩ２，ＤＩｎは所定のタイミン
グで送出され、中央装置１は図７ｂに示すように時分割
に受信するようになっている。また、これらの各送信デ
ータＤＯ１，ＤＯ２，ＤＯｎ，ＤＩ１，ＤＩ２，ＤＩｎ
は、集線分配端末３と端末８０との間で送受信されるデ
ータを、それぞれ所定の規則に従ってフレーム化したサ
ブフレームからなる。

【０００４】尚、前記第２の伝送路４ｂを介して伝送さ
れる信号のフレーム構成は、上述した各集線分配端末３
への時分割多重化した送信データに後述する伝送遅延時
間計測のための集線分配端末指定の為のアドレス信号Ａ
ＤＲ、および該伝送遅延時間計測のためのウィンドフレ
ームを加えて構成される。また、第１の伝送路４ａを介
して伝送される信号のフレーム構成は時分割多重化され
る各集線分配端末３からのデータに、遅延時間計測の為
のウィンドフレームを加えて構成される。このウィンド
期間に、前記アドレス信号ＡＤＲで指定された集線分配
端末３からのテスト信号が送出される。

【０００５】中央装置１から第２の伝送路４ｂを介して
各集線分配端末３ａ，３ｂ，３ｎに伝送する信号のフレ
ーム構成を上記図７ａに示す如く構成することは、該中
央装置１の制御の下で容易に実現できる。しかしなが
ら、第１の伝送路４ａにおける伝送信号のフレーム構成
を図７ｂに示すごとく設定する為には、各集線分配端末
３ａ，３ｂ，３ｎからの信号送出タイミングを前記伝送
路の特性に起因する信号伝送遅延時間等を考慮してそれ
ぞれ設定することが必要である。この信号送出タイミン
グの制御がない場合には、信号伝送遅延時間に起因する
信号の衝突が発生することが否めない。

【０００６】そこで従来例においては、前記中央装置１
および各集線分配端末３ａ，３ｂ，３ｎをそれぞれ図８
および図９に示すように構成し、中央装置１からテスト
信号送出要求が発せられたとき、このテスト信号送出要
求を受けた集線分配端末３から前記ウィンド期間にテス
ト信号を送信し、このテスト信号が第１の伝送路４ａか
ら中央装置１、さらに第２の伝送路４ｂを介して該集線
分配端末３に戻るまでの時間を計測し、この計測結果か
らその集線分配端末３と中央装置１との間の伝送遅延時
間を求めている。この伝送遅延時間は、各集線分配端末
３の前記伝送路４ａ，４ｂに接続された箇所の違いに起
因する伝送路長の違いによって、各集線分配端末毎に異
なる。そして各集線分配端末３では上記伝送遅延時間に
基づいて、該集線分配端末３から第１の伝送路４ａに送
出する信号の送出タイミングを制御し、これによって各
集線分配端末３ａ，３ｂ，３ｎからそれぞれ送出された
信号が、前記図７ｂに示すように衝突を生じることなし
に時分割多重化されて中央装置１に受信されるようにし
ている。

【０００７】しかして図８において中央装置１は、第１
の伝送路４ａを介して集線分配端末３から伝送されてき
た信号をバンドパスフィルタ（ＢＰＦ）４１を介して受
信入力し、増幅器４２を介して所定の受信レベルに増幅
している。この受信信号が復調器４３を介して復調され
た後、集線分配回路４４を介して交換機４５に与えられ
る。

【０００８】この集線分配回路４４を介して前記交換機
４５から出力されるデータは、変調器４６を介して変調
された後、後述するスイッチ回路４７を介し、更に増幅
器４８からＢＰＦ４９を介して加算器５０へ入力され、
パイロット信号発生器５１から出力される所定周波数の
パイロット信号に重畳されて前記第２の伝送路４ｂに送
出される。尚、上記パイロット信号は伝送信号のクロッ
クレートの整数倍たとえば１０倍から２０倍とすること
により、パイロット信号を集線分配端末３ａ，３ｂ，３
ｎでの信号送出クロックとして用いることができる他、
遅延時間計測や信号送出タイミングの制御等に、１ビッ
トの１／１０〜１／２０の精度で利用することが可能と
なる。また、上記パイロット信号は前記交換機４５から
送信するデータの有無に拘らず、常時第２の伝送路４ｂ
に送出される。また、前記スイッチ回路４７はウィンド
制御回路５２の制御を受けて、前記ウィンド期間は、前
記変調器４６からの入力を阻止し、代わりに前記増幅回
路４２の出力を選択してその受信信号をそのまま第２の
伝送路４ｂに折り返し送信するものである。このウィン
ド制御によって、前記集線分配端末３から第１の伝送路
４ａを介して送出されたテスト信号が第２の伝送路４ｂ
に送出される。

【０００９】尚、この中央装置１の各部は、前記パイロ
ット信号発生器５１が発生する所定のクロックＣＰに従
って動作制御される。

【００１０】一方、集線分配端末３は、図９に示すよう
に第２の伝送路４ｂを介して前記中央装置１から伝送さ
れてきた信号を増幅器６１を介して受信入力し、これを
ＢＰＦ６２，６３に与えている。ＢＰＦ６２は受信信号
中のデータ成分を他の信号成分から分離抽出しており、
その出力が復調器６４を介して復調再生されている。こ
の復調された信号がフレーム分解回路６５に入力され、
自己宛てに伝送されてきたデータ（サブフレームＤＯ）
の抽出が行われ、且つそのデータの該集線分配端末３に
接続された端末８０に対しそれぞれフレーム分解され
る。このフレーム分解された各端末８０への伝送データ
がインタフェース回路６６を介して各端末８０にそれぞ
れ与えられる。

【００１１】また、前記ＢＰＦ６３は第２の伝送路４ｂ
を介して前記中央装置１から常時伝送されてくるパイロ
ット信号を抽出している。後述する遅延計測回路６７に
組み込まれたクロック再生回路はこのパイロット信号か
ら前記所定周波数のクロック信号を再生しており、この
再生クロックに同期して集線分配端末３の各部が動作す
るようになっている。

【００１２】各端末８０からインタフェース回路６６を
介して入力される送信データは、フレーム組立て回路６
８に与えられ、所定の規則にしたがって前述したサブフ
レームＤＩに組立てられる。この信号（サブフレーム）
が変調器６９を介して変調された後、前述遅延計測回路
６７の制御の下で送出タイミング制御され、ＢＰＦ７０
から増幅器７１を介して前記第２の伝送路４ａに送出さ
れる。

【００１３】尚、上記遅延計測回路６７は、前記パイロ
ット信号から抽出されるクロック信号に同期して動作
し、前記復調器６４を介して前記中央装置１からのテス
ト信号送出要求が検出されたとき、変調器６９を介して
所定のテスト信号を第１の伝送路４ａに送出すると共
に、その送出タイミングから該テスト信号が前記中央装
置１から第２の伝送路４ｂを介して戻ってくるまでの時
間を伝送遅延時間として計測している。そしてこの計測
された伝送遅延時間に基づいて、該集線分配端末３から
の信号送出タイミングの制御情報を得ている。この制御
情報に従って前記変調器６９を介する該集線端末３から
のデータの送出タイミングが制御されることになる。

【００１４】

【発明が解決しようとする課題】上記のようなデータ送
信タイミング自動設定方式では、伝送遅延測定のために
伝送されるテスト信号にビットエラーが生じた場合、ウ
ィンド期間内でテスト信号を誤った位相で検出し、その
結果、第１の伝送路４ａへ誤ったタイミングで信号を送
出し、各集線分配端末３ａ，３ｂ，３ｎの送信信号が互
いに衝突する場合があるという問題点を有している。

【００１５】また、上記のようなデータ送信タイミング
自動設定方式では、集線分配端末３にて使用するクロッ
ク信号を伝送信号のクロックレートの整数倍（１０倍か
ら２０倍）とするために中央装置１からパイロット信号
を伝送信号に重畳する方式を採用しており、このためパ
イロット信号発生回路５１、パイロット信号を重畳する
ための加算回路５０、伝送信号とパイロット信号を分離
するためのＢＰＦ６２，６３が必要となり、ＬＳＩ化に
不向きであり、回路規模も大きくコスト高になるという
問題点がある。

【００１６】また、上記のようなデータ送信タイミング
自動設定方式では、１本の伝送路で双方向多重伝送する
場合、上り方向と下り方向を周波数分離するための変調
器、復調器およびバンドパスフィルタが必要となってお
り、回路規模が大きくコスト高になるという問題点があ
る。

【００１７】この発明はかかる問題点を解決するために
なされたものであり、テスト信号を伝送中にある程度の
ビットエラーが生じても集線分配端末３からの信号の送
出タイミングを誤ることがなく、簡易な構成で所定のク
ロック信号を集線分配端末３で生成することが出来ると
ともに変調器、復調器を用いずにＬＳＩ化に向いた簡易
な構成で伝送信号の送受信ができるデータ送信タイミン
グ自動設定方式を得ることを目的としている。

【００１８】

【課題を解決するための手段】この発明にかかるデータ
送信タイミング自動設定方式は１本の伝送路で、双方向
の伝送を時分割に行う時分割方向制御伝送方式を採用
し、ポイント側装置はポイント・マルチポイント間の伝
送遅延時間測定のためのテスト信号出力指示をマルチポ
イントに行う手段と受信した前記テスト信号を返信する
手段を備える。

【００１９】マルチポイント側装置は前記ポイント側装
置の指示により前記テスト信号をポイント側に向けて出
力する手段と同テスト信号のポイント側からの折返し時
間により伝送遅延量を測定、算出する手段により適切な
伝送遅延量を算定し、これに応じてマルチポイントから
ポイント向けの伝送フレームの送出を適切なタイミング
で行う。

【００２０】

【作用】この発明におけるデータ送信タイミング自動設
定方式は１本の伝送路で双方向の伝送を時分割に行う時
分割方向制御伝送方式を採用し、伝送に当たって、ポイ
ント側装置はマルチポイント向けの伝送フレームの後方
にポイント・マルチポイント間の伝送遅延量を測定する
テスト信号伝送のため及びその結果に基いてマルチポイ
ントからポイント側への伝送フレームの先頭位相を配置
するための無信号時間帯の区間を設ける。マルチポイン
ト側装置はポイント側装置の指示により前記テスト信号
を送出する手段、該テスト信号による伝送遅延量に相当
する時間を計測する手段、適切な伝送遅延量を算定する
手段等により算出された伝送遅延に応じて適切なタイミ
ングでポイント向けの伝送フレームを送出する。

【００２１】

【実施例】実施例１．以下、本発明の一実施例を図１，
図２，図３を参照して説明する。図２はネットワーク構
成図を示し１はポイント・マルチポイント間伝送のポイ
ント側装置に相当する電話局、２はパッシブな光分岐回
路、３は同様のマルチポイント側装置に相当するユーザ
宅、４は光ファイバ伝送路である。図３は図２に示した
電話局１とユーザ宅３のシステム構成のブロック図であ
り、図３において５は上記電話局１内に設置され後記の
ネットワークアダプタ６と局内装置側ビット伝送システ
ム７と光インタフェース回路８とにより構成される局内
装置である。６は交換機とのインタフェースを行うネッ
トワークアダプタ、７は局内装置側ビット伝送システ
ム、８は光インタフェース回路、９は光ファイバネット
ワークである。１０はユーザ宅３に設置され、光インタ
フェース回路８、宅内装置側ビット伝送システム１１、
ネットワーク終端回路１２により構成される宅内装置で
ある。１１は宅内装置側ビット伝送システム、１２はネ
ットワーク終端回路である。

【００２２】図１は図３に示す局内装置側ビット伝送シ
ステム７および宅内装置側ビット伝送システム１１の構
成図である。図１において、２０は電話局１内のネット
ワークアダプタ６からユーザ宅３方向（ポイントからマ
ルチポイント方向であり、以下下り方向という。又その
逆方向を上り方向という）のデータａから伝送フレーム
を構成する第１のフレーム生成回路、２１は光インタフ
ェース回路８からの上り方向受信データｂから伝送遅延
測定のためのテスト信号を検出する第１のテスト信号検
出回路、２２は上記第１のテスト信号検出回路２１から
検出信号ｃを受信直後に該テスト信号を下り方向へ折返
すテスト信号折返し回路、２３は上記受信データｂを終
端し、ネットワークアダプタ６へ上り方向のデータｄを
送出する第１の受信終端回路、２４は光インタフェース
回路８からの下り方向受信データｅを終端し、ネットワ
ーク終端回路１２へ下り方向のデータｆを送出する第２
の受信終端回路、２５は受信データｅから上記テスト信
号を検出する第２のテスト信号検出回路、２６は上記第
２の受信終端回路２４からテスト信号送出指令ｇが出力
されてから上記第２のテスト信号検出回路２５より検出
信号ｈが出力されるまでの時間を計測する伝送遅延計測
回路、２７は上記伝送遅延計測回路２６からの伝送遅延
の測定結果ｉと後述する平均値算出回路３０からの伝送
遅延量の平均値ｊを比較してその結果に応じてゲート信
号ｋを出力するゲート信号生成回路、２８は後述するメ
モリ２９への伝送遅延量の測定結果ｉの入力を上記ゲー
ト信号ｋにより阻止するゲート回路、２９は複数の伝送
遅延量の測定結果ｉを格納することのできるメモリ、３
０は上記メモリ２９内の複数の伝送遅延量の平均値を算
出する平均値算出回路、３１はネットワーク終端回路１
２からの上り方向データｌから伝送フレームを構成する
第２フレーム生成回路、３２は上記第２のフレーム生成
回路３１からの上り方向送信信号を上記伝送遅延量の平
均値ｊに応じた適切なタイミングで送出する送出タイミ
ング設定回路、３３は上記テスト信号送出指令ｇに応じ
て伝送遅延測定のためのテスト信号を上り方向へ送出す
るテスト信号送信回路である。３４は光インタフェース
回路８からの受信データｅから受信データｅに同期した
クロック信号ｃｐを生成する位相同期発信回路である。

【００２３】次に本実施例の動作を図１，図２，図３，
図４，図５を参照して説明する。図４は本実施例におけ
る伝送信号のフレーム構成図を示し、図５は動作を説明
するためのタイミングチャート図である。

【００２４】電話局１から図４に示す下り方向フレーム
上にユーザ単位に時分割多重されたデータ列ＤＯ１，Ｄ
Ｏ２，ＤＯｎが光分岐回路２を介してユーザ宅３へ伝送
される。ユーザ宅３では受信データの中から自分に割り
当てられたデータ列を検出し、電話局１に対して図４の
上り方向フレーム上にデータ列ＤＩ１，ＤＩ２，ＤＩｎ
を送出する。各々のユーザ宅では電話局１からの指令に
応じてテスト信号により伝送遅延量を自動的に複数回に
わたって測定し、複数個の測定結果の中から正常な測定
結果と判断されるものだけを選択し、選択された測定結
果の平均値を伝送遅延量として採用することによりビッ
トエラー等による誤測定の影響を防止している。ユーザ
宅３と電話局１間の伝送遅延量はユーザ宅によって異な
るが各ユーザ宅３は算出される伝送遅延量に応じた適切
なタイミングでデータ列を送出することにより電話局１
の受信端においては各ユーザ宅からのデータ列ＤＩ１，
ＤＩ２，ＤＩｎが数ビットのダミーデータ（図４では斜
線で示す）を挟んで互いに干渉することなく配置され、
電話局１において各ユーザ宅３からのデータを正しく認
識することができる。

【００２５】以上の動作を以下更に詳細に説明する。図
３において、交換機との間の上／下方向のデータは交換
機のインタフェースを行うネットワークアダプタ６を介
して局内装置側ビット伝送システム７に対して送受され
る。局内装置側ビット伝送システム７では図１に示す第
１のフレーム生成回路２０において図４に示す下り方向
フレームを生成し、パルス送出指令ｍに従ってユーザ宅
アドレスを含む管理用ビット列１００を使って特定のユ
ーザ宅に対して伝送遅延測定用のテスト信号の送出の指
令を指定する。下り方向の伝送信号ｎは光インタフェー
ス回路８を介して光ファイバネットワーク９へ送出され
る。

【００２６】ユーザ宅３内の宅内装置１０では、電話局
１からのデータは光インタフェース回路８を経て宅内装
置側ビット伝送システム１１へ入力される。宅内装置側
ビット伝送システム１１では図１に示す第２の受信終端
回路２４においてフレーム同期を取り、自分に割り当て
られた図４に示すデータ列ＤＯｉ（ｉ＝１，２，ｎ）を
検出し、下り方向のデータｆをネットワーク終端回路１
２へ出力する。また、管理用ビット１００を参照し、伝
送遅延測定用のテスト信号の送出指令を検出した場合、
パルス送出指令ｇを出力する。テスト信号送出回路３３
はパルス送出指令ｇ受信時、図４に示す第１の無信号区
間ＮＳ１ １２０の先頭の位相からテスト信号を光イン
タフェース回路８、光ファイバネットワーク９を介して
電話局１に送出する。

【００２７】図４に示す第１の無信号区間ＮＳ１ １２
０は、電話局１とユーザ宅３間の往復の最大遅延時間よ
りも長い無信号区間となっている。このため、図１にお
いて局内装置側ビット伝送システム７の第１のテスト信
号検出回路２１ではユーザ宅からのテスト信号は第１の
無信号区間ＮＳ１ １２０内で検出され、検出信号ｃが
出力される。また、テスト信号折返し回路２２では検出
信号ｃ受信直後に伝送遅延測定用のテスト信号を下り方
向へ送出する。

【００２８】宅内装置側ビット伝送システム１１の第２
のテスト信号検出回路２５では電話局１から折返されて
くる上記テスト信号を図４の無信号区間ＮＳ１ １２０
内で検出し、パルス検出信号ｈを出力する。伝送遅延測
定回路２６ではパルス送出指令ｇとパルス検出信号ｈの
時間間隔を測定することにより電話局１とユーザ宅３間
の往復の伝送遅延量を測定し、伝送遅延量の測定結果ｉ
を出力する。伝送遅延量の測定結果ｉは後述する伝送遅
延量の平均値ｊとともにゲート信号生成回路２７へ入力
する。ここで、伝送遅延量の測定結果ｉは上記テスト信
号のビットエラー等により誤った測定結果となる場合も
ある。

【００２９】ゲート信号生成回路２７では上記伝送遅延
量の測定結果ｉと後記の平均値ｊを比較し、その差が一
定値Δｔ以内であれば伝送遅延量の測定結果ｉは正常で
あると判断して“Ｈｉｇｈ”レベルのゲート信号ｋを出
力する。この時、伝送遅延量の測定結果ｉはゲート回路
２８を介してメモリ２９へ入力する。また、上記伝送遅
延量の測定結果ｉと平均値ｊの差が一定値Δｔよりも大
きい場合には測定結果は異常であると判断して“Ｌｏ
ｗ”レベルのゲート信号ｋを出力する。この時、伝送遅
延量の測定結果ｉはゲート回路２８で阻止されてメモリ
２９へは入力されない。

【００３０】また、伝送遅延量測定の初期においては伝
送遅延量の平均値ｊは収束の途上にあり、上記伝送遅延
量の測定結果ｉと平均値ｊの差が一定値Δｔよりも大き
い場合が連続するため、差が一定値Δｔよりも大きくて
もそれが一定の回数ｘ以上連続した場合にはゲート信号
ｋを“Ｈｉｇｈ”レベルとして伝送遅延量の測定結果ｉ
をメモリ２９へ入力する。このため、伝送遅延量測定の
初期においてもメモリ２９へ格納される伝送遅延量の数
は確実に増加する。なお、上記一定値Δｔおよび一定回
数ｘは伝送特性に応じた適切な値が設定される。

【００３１】メモリ２９には正常であると判断された伝
送遅延量の測定結果ｉが複数個格納される。平均値算出
回路３０では上記メモリ２９に格納された複数個の伝送
遅延量の平均値ｊを算出し、該平均値ｊを伝送遅延量と
して採用する。メモリ２９には以上に述べたように正常
な測定結果であると判断された伝送遅延量のみが複数個
格納されるため、上記伝送遅延量の平均値ｊはある程度
のビットエラーが生じている場合においても信頼性の高
い測定結果となる。

【００３２】次に各ユーザ宅から上り方向へのデータ送
出タイミングの詳細について説明する。第２フレーム生
成回路３１では図４に示す上りフレーム中に自己のデー
タ列ＤＩｉ（ｉ＝１，２，ｎ）を数ビットのダミービッ
トを付加して生成し、送出タイミング設定回路３２では
上記伝送遅延量の平均値ｊに応じたタイミング、即ち、
受信フレームに続く無信号区間の後縁の位相に対して伝
送遅延量の平均値ｊだけ手前の位相を上り方向のフレー
ム内の最初のデータ列ＤＩ１の先頭としてデータを送出
する。

【００３３】上記のタイミングで各ユーザ宅３から電話
局１へデータ列が送信された場合、電話局１の受信端に
おいて各ユーザ宅からのデータ列ＤＩ１，ＤＩ２，ＤＩ
ｎが数ビットのダミービットを挟んで整然と配列される
ことを図５を用いて説明する。図５は電話局１に対して
１つのユーザ宅３ａが近端に、もう１つのユーザ宅３ｂ
が遠端に接続されており、ユーザ宅３ａにはデータ列Ｄ
Ｉ１が、ユーザ宅３ｂにはデータ列ＤＩ２が割り当てら
れているとする。

【００３４】図５ａは電話局１のインタフェースの地点
におけるデータ列、図５ｂはユーザ宅ａのインタフェー
スの地点におけるデータ列、図５ｃはユーザ宅３ｂのイ
ンタフェース点におけるデータ列であり、ユーザ宅３ａ
からはテスト信号ＴＥＳＴａ１２１が、ユーザ宅３ｂか
らはテスト信号ＴＥＳＴｂ １２３がそれぞれ電話局１
からの指令があるときに送出されるものとする。

【００３５】図５に示すようにユーザ宅３ａではＴＥＳ
Ｔａ １２１が電話局１で折り返されて往復の遅延時間
Ｔａが計測され、下り方向フレームに続く無信号区間の
後縁の位相φａよりもＴａだけ手前の位相からデータ列
ＤＩ１が送出される。このＤＩ１の送出位相は伝送遅延
量が零とした場合に電話局１のインタフェース点におい
てＤＩ１が受信される位相ζａに対してＴａ／２、即ち
片道の伝送遅延時間だけ手前の位相に等しいため、電話
局１のインタフェース点においてはあたかもユーザ宅３
ａとの伝送遅延時間が零であるかのようにＤＩ１を受信
することができる。ユーザ宅３ｂについてもユーザ宅３
ａの場合と同様にして電話局１のインタフェース点にお
いてはあたかもユーザ宅３ｂとの伝送遅延時間が零であ
るかのようにＤＩ２を受信することになる。データ列Ｄ
Ｉ１，ＤＩ２の後ろには数ビットのダミービットが付加
されて伝送遅延量の計測に数ビットの誤差があっても各
ユーザ宅からのデータ列が重ならないようになってい
る。従って、電話局１のインタフェース点においてはす
べてのユーザ宅が伝送遅延量が零で接続されている場合
と同様にして各データ列が数ビットのダミービットを挟
んで受信され、電話局１では各ユーザ宅からのデータ列
を正しく認識することができる。

【００３６】また、位相同期発振回路３４では光インタ
フェース回路８からの受信データｅから直接受信データ
ｅに同期したクロック信号ｃｐを生成する。

【００３７】本実施例では１本の伝送路で上り、下り双
方向の伝送を時分割に行う時分割方向制御伝送方式を採
用し、マルチポイント側装置では装置内クロックを受信
データから直接位相同期発振回路を用いて生成すること
により回路構成をＬＳＩ化に向いた構成とし、回路規模
が小さくなり、コストを低減させることができる。

【００３８】実施例２．上記実施例１では光ファイバネ
ットワークを想定しているが、メタリックケーブルのネ
ットワークであっても構わない。

【００３９】

【発明の効果】以上説明したように本発明では、１本の
伝送路で双方向の伝送を時分割に行う時分割方向制御伝
送方式を採用しマルチポイント側装置でポイント・マル
チポイント間の伝送遅延量を計測し、測定結果が正常で
あると判断された測定結果のみを用いて伝送遅延量を算
出しているために測定信号にある程度のビットエラーが
生じている場合にも信頼性の高い伝送遅延量の計測がで
き、その結果、ビットエラー等に対して障害を起こしに
くいデータ送出タイミング自動設定方式を得ることがで
きる。

【図面の簡単な説明】

【図１】この発明の実施例１におけるビット伝送システ
ムの構成図である。

【図２】この発明の実施例１におけるデータ送信タイミ
ング自動設定方式を説明するためのネットワーク構成図
である。

【図３】この発明の実施例１におけるデータ送信タイミ
ング自動設定方式を説明するためのシステム構成図であ
る。

【図４】この発明の実施例１におけるフレーム構成図で
ある。

【図５】この発明の実施例１におけるデータ送信タイミ
ング自動設定方式を説明するためのタイミングチャート
である。

【図６】従来のデータ送信タイミング自動設定方式を説
明するためのネットワーク構成図である。

【図７】従来のデータ送信タイミング自動設定方式にお
けるフレーム構成図である。

【図８】従来のデータ送信タイミング自動設定方式にお
ける中央装置１の構成図である。

【図９】従来のデータ送信タイミング自動設定方式にお
ける集線分配端末３の構成図である。

【符号の説明】

７ 局内装置側ビット伝送システム １１ 宅内装置側ビット伝送システム ２１ 第１のテスト信号検出回路 ２２ テスト信号折返し回路 ２５ 第２のテスト信号検出回路 ２６ 伝送遅延計測回路 ２７ ゲート信号生成回路 ２８ ゲート回路 ２９ メモリ ３０ 平均値算出回路 ３２ 送出タイミング設定回路 ３３ テスト信号送信回路 ３４ 位相同期発振回路

Claims (1)

1. 【特許請求の範囲】 【請求項１】 ネットワーク上のポイント・マルチポイ
   ント間の伝送でマルチポイントからポイント方向へのデ
   ータ送出タイミングを自動的に設定するためのデータ送
   信タイミング自動設定方式において、１本の伝送路で双
   方向の伝送を時分割に行う時分割方向制御伝送方式を採
   用し、前記ポイント・マルチポイント間の伝送遅延測定
   のためのテスト信号を送信することをマルチポイント側
   装置に指示する手段と同マルチポイントからのテスト信
   号を検出後マルチポイント側に折り返し返信する手段を
   備えたポイント側装置と、前記テスト信号をポイント側
   の装置からの指令に応じて出力する手段とポイント側の
   装置から折り返されるテスト信号を検出し該テスト信号
   を送出してから折り返されるまでの往復の伝送遅延量に
   相当する時間を計測する手段と上記伝送遅延量の測定結
   果が正常であるかどうかを判断する手段と正常であると
   判断された複数の伝送遅延量から適切な遅延量を算出し
   保持する手段を備えたマルチポイント側装置により構成
   され、前記ポイントから前記マルチポイント方向（下り
   方向）のフレーム伝送時にこれに続いて前記テスト信号
   伝送のための一定の第１の無信号区間・時間帯及び前記
   マルチポイントからポイントへの方向（上り方向）伝送
   フレームの先頭を配置するための一定の第２の無信号区
   間・時間帯を有し、前記マルチポイント側装置により算
   出された伝送遅延量に応じて各マルチポイントからの信
   号が衝突しない適切なタイミングで上り方向のデータを
   送出することを特徴とするデータ送信タイミング自動設
   定方式。