JPH05300136A - 双方向伝達方式 - Google Patents
双方向伝達方式Info
- Publication number
- JPH05300136A JPH05300136A JP10097892A JP10097892A JPH05300136A JP H05300136 A JPH05300136 A JP H05300136A JP 10097892 A JP10097892 A JP 10097892A JP 10097892 A JP10097892 A JP 10097892A JP H05300136 A JPH05300136 A JP H05300136A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- system signal
- transmitting
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 既存システムにインタフェース条件を追加し
ても物理的条件を変えることがなく、またシステム間の
インタフェースの肥大化を防ぎコストの削減を図る。 【構成】 単方向の信号路の両端にそれぞれ信号送出用
のスイッチ回路と受信回路を設けスイッチ回路は信号路
を接地もしくはオープンとする構成とする。別途にバス
信号線、バス速度のクロックの送受信回路を設ける。こ
れらにより時分割多重バスのフレームの先頭信号を伝え
るクロック線の逆方向に指定されたフレーム内で情報ビ
ットをのせる。
ても物理的条件を変えることがなく、またシステム間の
インタフェースの肥大化を防ぎコストの削減を図る。 【構成】 単方向の信号路の両端にそれぞれ信号送出用
のスイッチ回路と受信回路を設けスイッチ回路は信号路
を接地もしくはオープンとする構成とする。別途にバス
信号線、バス速度のクロックの送受信回路を設ける。こ
れらにより時分割多重バスのフレームの先頭信号を伝え
るクロック線の逆方向に指定されたフレーム内で情報ビ
ットをのせる。
Description
【０００１】
【産業上の利用分野】本発明は、双方向伝達方式に関
し、特に、時分割多重バス信号の先頭位置を示すシステ
ム信号の信号路における多重双方向伝達方式に関する。
し、特に、時分割多重バス信号の先頭位置を示すシステ
ム信号の信号路における多重双方向伝達方式に関する。
【０００２】
【従来の技術】従来の双方向伝達方式は、図３に示すよ
うに、システム信号の信号路２０１と時分割多重バス信
号の信号路２０２とバス信号のデータ速度を伝えるクロ
ック信号の信号路２０３とシステム信号の受信側から送
信側へ情報を伝達するための信号路２０４とにより構成
されており、それぞれの信号路は両端にそれぞれ送信回
路２０５，２０６，２０７，２１２および受信回路２０
９，２１０，２１１，２０８を有している。
うに、システム信号の信号路２０１と時分割多重バス信
号の信号路２０２とバス信号のデータ速度を伝えるクロ
ック信号の信号路２０３とシステム信号の受信側から送
信側へ情報を伝達するための信号路２０４とにより構成
されており、それぞれの信号路は両端にそれぞれ送信回
路２０５，２０６，２０７，２１２および受信回路２０
９，２１０，２１１，２０８を有している。
【０００３】
【発明が解決しようとする課題】この従来の双方向伝達
方式では、少情報量の信号を伝達するためにも別々の信
号線を割り当てていたため、互いのインタフェース点が
増大し、ハードウェアの増大を招いていた。
方式では、少情報量の信号を伝達するためにも別々の信
号線を割り当てていたため、互いのインタフェース点が
増大し、ハードウェアの増大を招いていた。
【０００４】また、既存のシステムに新たに伝達情報を
追加する際にも、システム全体のインタフェースが変更
されることがあり、効率的ではなかった。
追加する際にも、システム全体のインタフェースが変更
されることがあり、効率的ではなかった。
【０００５】また、単位情報あたりのコストが高くなっ
てしまうという問題点があった。
てしまうという問題点があった。
【０００６】本発明の目的は、システム間のインタフェ
ースを肥大化することなく、また、既存のシステムに新
たにインタフェース条件を追加しても物理的条件を変え
ることのない双方向伝達方式を提供することにある。
ースを肥大化することなく、また、既存のシステムに新
たにインタフェース条件を追加しても物理的条件を変え
ることのない双方向伝達方式を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、システム信号
の信号路の一端にシステム信号送信装置を備え、他端に
システム信号受信装置を備える双方向伝達方式におい
て、前記システム信号送信装置は、時分割多重バス内の
バス信号の開始点を指示するシステム信号を生成する回
路と、生成されたシステム信号をシステム信号の信号路
上に送出するスイッチと、システム信号の伝達方向と逆
方向の信号を受信するバッファ回路と、システム信号の
信号路が両端開放状態となったときに、システム信号の
信号路の受信レベルを確定する抵抗とを備え、前記シス
テム信号受信装置は、システム信号の空きスロット上に
システム信号の伝達方向と逆方向の信号を生成する回路
と、生成されたシステム信号と逆方向の信号をシステム
信号の信号路上に送出するスイッチと、システム信号を
受信するバッファ回路と、システム信号の信号路が両端
開放状態となったときに、システム信号の信号路の受信
レベルを確定する抵抗とを備えることを特徴としてい
る。
の信号路の一端にシステム信号送信装置を備え、他端に
システム信号受信装置を備える双方向伝達方式におい
て、前記システム信号送信装置は、時分割多重バス内の
バス信号の開始点を指示するシステム信号を生成する回
路と、生成されたシステム信号をシステム信号の信号路
上に送出するスイッチと、システム信号の伝達方向と逆
方向の信号を受信するバッファ回路と、システム信号の
信号路が両端開放状態となったときに、システム信号の
信号路の受信レベルを確定する抵抗とを備え、前記シス
テム信号受信装置は、システム信号の空きスロット上に
システム信号の伝達方向と逆方向の信号を生成する回路
と、生成されたシステム信号と逆方向の信号をシステム
信号の信号路上に送出するスイッチと、システム信号を
受信するバッファ回路と、システム信号の信号路が両端
開放状態となったときに、システム信号の信号路の受信
レベルを確定する抵抗とを備えることを特徴としてい
る。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は、本発明の一実施例を示すブロック
図であり、図２は、図１に示す実施例のタイミングチャ
ートである。図１の双方向伝達方式は、双方向信号路１
と時分割多重バス信号の信号路２とバス信号のデータ速
度を伝えるクロック信号の信号路３とにより構成されて
いる。
図であり、図２は、図１に示す実施例のタイミングチャ
ートである。図１の双方向伝達方式は、双方向信号路１
と時分割多重バス信号の信号路２とバス信号のデータ速
度を伝えるクロック信号の信号路３とにより構成されて
いる。
【００１０】双方向信号路１の両端には、それぞれ、抵
抗器１６，１７を介して電源と、受信回路８，９を介し
て受信信号処理回路６，７と、双方向信号路１を接地も
しくはオープンする構成の送信用スイッチ回路１０，１
１とが設置されている。
抗器１６，１７を介して電源と、受信回路８，９を介し
て受信信号処理回路６，７と、双方向信号路１を接地も
しくはオープンする構成の送信用スイッチ回路１０，１
１とが設置されている。
【００１１】送信用スイッチ回路１０は、システム信号
発生回路４により生成されたシステム信号を双方向信号
路１上に送出するスイッチであり、送信用スイッチ回路
１１は、信号発生回路５により生成された信号を双方向
信号路１上にシステム信号の伝達方向と逆方向に送出す
るスイッチである。
発生回路４により生成されたシステム信号を双方向信号
路１上に送出するスイッチであり、送信用スイッチ回路
１１は、信号発生回路５により生成された信号を双方向
信号路１上にシステム信号の伝達方向と逆方向に送出す
るスイッチである。
【００１２】次に、本実施例の動作について説明する。
【００１３】システム信号すなわち時分割多重バス信号
の先頭位置を示す信号を送出する間隔には、バス信号が
時分割多重であることから、大きな情報的すきまの区間
が存在する。システム信号送出側では、システム信号を
送出する間隔は既知であり、受信側では、少なくともバ
ス信号を入出力する期間はシステム信号が受信されない
ことがわかっているため、このバス信号を入出力する期
間にシステム信号送信側へ情報を送り出すことが可能と
なる。
の先頭位置を示す信号を送出する間隔には、バス信号が
時分割多重であることから、大きな情報的すきまの区間
が存在する。システム信号送出側では、システム信号を
送出する間隔は既知であり、受信側では、少なくともバ
ス信号を入出力する期間はシステム信号が受信されない
ことがわかっているため、このバス信号を入出力する期
間にシステム信号送信側へ情報を送り出すことが可能と
なる。
【００１４】図２は、図１に示す実施例タイミングチャ
ートである。まず、受信回路９が、時分割タイムスロッ
トの先頭信号を示すシステム信号１０１を受信し、受信
信号処理回路７が、時分割タイムスロットの次のタイム
スロットの先頭信号を示すシステム信号１０４までの区
間１１３において、バス信号速度のクロック信号１０２
のデータを取り込む。このとき、区間１１３内ではシス
テム信号１０１は未使用なため、信号発生回路５によ
り、送信スイッチ回路１１を用いて情報ビット１１１，
１１２を送出する。
ートである。まず、受信回路９が、時分割タイムスロッ
トの先頭信号を示すシステム信号１０１を受信し、受信
信号処理回路７が、時分割タイムスロットの次のタイム
スロットの先頭信号を示すシステム信号１０４までの区
間１１３において、バス信号速度のクロック信号１０２
のデータを取り込む。このとき、区間１１３内ではシス
テム信号１０１は未使用なため、信号発生回路５によ
り、送信スイッチ回路１１を用いて情報ビット１１１，
１１２を送出する。
【００１５】システム信号送出側は受信回路８により受
信し、受信信号処理回路６により情報ビット１１１，１
１２を解釈する。
信し、受信信号処理回路６により情報ビット１１１，１
１２を解釈する。
【００１６】
【発明の効果】以上説明したように本発明は、本来、単
方向で伝達する信号の空き区間を用いて、反対方向に送
出する信号を同じ信号路により伝達することとしている
ため、入出力インタフェースが簡潔になり、コストの削
減を図ることができる。
方向で伝達する信号の空き区間を用いて、反対方向に送
出する信号を同じ信号路により伝達することとしている
ため、入出力インタフェースが簡潔になり、コストの削
減を図ることができる。
【００１７】また、既存のインタフェース条件に情報を
追加する際においては、インタフェースの物理的条件を
変えることなく追加が可能であるという効果を有する。
追加する際においては、インタフェースの物理的条件を
変えることなく追加が可能であるという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示す実施例のタイミングチャートであ
る。
る。
【図３】従来回路の一実施例を示すブロック図である。
１ 双方向信号路 ２，３ 信号路 ４ システム信号発生回路 ５ 信号発生回路 ６，７ 受信信号処理回路 ８，９，１３，１５，２０８〜２１１ 受信回路 １０，１１ 送信用スイッチ回路 １２，１４，２０５〜２０７，２１２ 送信回路 １６，１７ 抵抗器 １０１，１０４ システム信号 １０２ バス信号速度のクロック信号 １０３ バス信号 １１１，１１２ 情報ビット １１３ 区間 ２０１〜２０４ 信号路
Claims (1)
- 【請求項１】システム信号の信号路の一端にシステム信
号送信装置を備え、他端にシステム信号受信装置を備え
る双方向伝達方式において、 前記システム信号送信装置は、 時分割多重バス内のバス信号の開始点を指示するシステ
ム信号を生成する回路と、 生成されたシステム信号をシステム信号の信号路上に送
出するスイッチと、 システム信号の伝達方向と逆方向の信号を受信するバッ
ファ回路と、 システム信号の信号路が両端開放状態となったときに、
システム信号の信号路の受信レベルを確定する抵抗とを
備え、 前記システム信号受信装置は、 システム信号の空きスロット上にシステム信号の伝達方
向と逆方向の信号を生成する回路と、 生成されたシステム信号と逆方向の信号をシステム信号
の信号路上に送出するスイッチと、 システム信号を受信するバッファ回路と、 システム信号の信号路が両端開放状態となったときに、
システム信号の信号路の受信レベルを確定する抵抗とを
備えることを特徴とする双方向伝達方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10097892A JPH05300136A (ja) | 1992-04-21 | 1992-04-21 | 双方向伝達方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10097892A JPH05300136A (ja) | 1992-04-21 | 1992-04-21 | 双方向伝達方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05300136A true JPH05300136A (ja) | 1993-11-12 |
Family
ID=14288440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10097892A Pending JPH05300136A (ja) | 1992-04-21 | 1992-04-21 | 双方向伝達方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05300136A (ja) |
-
1992
- 1992-04-21 JP JP10097892A patent/JPH05300136A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850700204A (ko) | 데이타통신 인터페이스 및 그 동작방법 | |
| US7342984B1 (en) | Counting clock cycles over the duration of a first character and using a remainder value to determine when to sample a bit of a second character | |
| JPH05300136A (ja) | 双方向伝達方式 | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| US5550533A (en) | High bandwidth self-timed data clocking scheme for memory bus implementation | |
| CA1279729C (en) | Method and apparatus for transferring data between two data processing equipments each driven by an independent clock | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JPS6040749B2 (ja) | シリアル伝送装置 | |
| JP2752912B2 (ja) | バースト信号検出回路 | |
| JPH07131504A (ja) | データ転送装置 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JP2570183B2 (ja) | シリアル通信回路 | |
| JP3099682B2 (ja) | 車載用走行データ収録システム | |
| JPH05136838A (ja) | 長距離データ伝送方法および装置 | |
| KR940008107B1 (ko) | 데이타 전송장치 | |
| JPH05227171A (ja) | 多重通信装置 | |
| SU1532941A1 (ru) | Устройство обмена информацией | |
| SU661543A1 (ru) | Устройство дл св зи центральной и периферийных цифровых вычислительных машин | |
| SU1109782A1 (ru) | Устройство дл передачи информации по магистрали | |
| KR0128896B1 (ko) | 캐스캐이드로 접속된 원격 송수신장치 | |
| JPH05191421A (ja) | 時分割多重化装置 | |
| JPH04323757A (ja) | シリアルデ−タ伝送装置 | |
| JPH0219040A (ja) | 多重化回路 | |
| KR930018932A (ko) | 팩시밀리의 화신호 처리방법 |