JPH05299419A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH05299419A
JPH05299419A JP8431392A JP8431392A JPH05299419A JP H05299419 A JPH05299419 A JP H05299419A JP 8431392 A JP8431392 A JP 8431392A JP 8431392 A JP8431392 A JP 8431392A JP H05299419 A JPH05299419 A JP H05299419A
Authority
JP
Japan
Prior art keywords
electrode wiring
width
film
15mum
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8431392A
Other languages
English (en)
Inventor
Yasuo Kondo
泰男 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8431392A priority Critical patent/JPH05299419A/ja
Publication of JPH05299419A publication Critical patent/JPH05299419A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】半導体チップにかかる封止樹脂による応力を緩
和することによってカバー絶縁膜のクラック等の発生を
防ぐ。 【構成】15μm以上の幅が必要な電極配線を15μm
以下の幅の金属膜3−1,…に分割し、さらに200μ
mごとの間隔をもって金属膜間ごとにずらされた連結部
30−11,…をもつという構成になっている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特に樹脂封止型半導体装置における電極配線の構
成に関するものである。
【0002】
【従来の技術】従来の樹脂封止型半導体装置では、図2
に示す様にシリコン基板1上の最上層の電極配線にAl
膜3のような金属膜(Al系合金膜などの合金膜を含め
ていう。以下同様)を用い、その上を窒化シリコンなど
のカバー絶縁膜4で覆い、封止樹脂5でモールドすると
いう構造を有している。ところで、シリコン基板1、A
l膜3(本例では層間絶縁膜2に被着されている)、窒
化シリコン膜(4)、封止樹脂5はそれぞれ表1に示す
様な熱膨張係数をもっており、半導体装置の試験の1つ
である温度サイクルテスト(例えば表2に示す温度サイ
クルを10回以上繰返す)を行うと以下に示す様な不良
を発生することがある。
【0003】
【表1】
【0004】
【表2】
【0005】すなわち表1からわかる様に封止樹脂は温
度サイクルテストの際、膨張,収縮を大きく繰り返す
が、シリコン基板は膨張,収縮が小さく封止樹脂とシリ
コン基板の間にずれ動きが起り、図2に示す段差部C
1,C2でカバー絶縁膜に応力が加わる。
【0006】この応力はチップセンターからの距離に比
例して大きくなり、図4に示す様に半導体チップのコー
ナー部において半径200μm以内で急激に増大する。
これと同時にこの応力は金属膜の幅が太くなることによ
っても図5に示す様に増大する。
【0007】
【発明が解決しようとする課題】従来の樹脂封止型半導
体装置では、このような応力によるクラックを防ぐた
め、図5に示すように、半導体チップ100のコーナー
部を迂回して電極配線200−1,…を設けたり、コー
ナー部のみにスリットS1,S2,…をいれている。ま
たスリットが存在している場合においてもスリット間の
連結部30a,…は電極配線の走向方向と直交する線上
に集中している。このため発生する応力を十分に緩和す
ることができないで、スリット端や連結部においてクラ
ックが発生しやすい。
【0008】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、半導体チップの素子が形成された側の面に絶
縁膜を介して選択的に被着された金属膜からなる電極配
線と、前記電極配線を被うカバー絶縁膜とを有し、前記
電極配線の少なくとも一つが、所定の間隔で互いに平行
に配置され所定のピッチで相互に連結された複数の所定
幅の金属膜で構成されているというものである。
【0009】また、電極配線が少なくとも3つの金属膜
からなり互いに隣接する2つの前記金属膜を結ぶ連結部
と前記2つの金属膜のいずれか一方ともう一つの前記金
属膜とを結ぶ連結部とがずれて配置されている。
【0010】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0011】図1(a)は本発明の一実施例を示す平面
図、図1(b)は図1(a)のA部拡大図である。
【0012】電極配線は、幅が15μm以下、例えば1
0μmの、互いに平行して配置された4本のAl膜3−
1〜3−4に分割されている。Al膜同志を等電位に保
つための連結部30−11,30−21,30−31,
…は応力が集中しない様に配線間毎に間隔にずらされて
いる。
【0013】電極配線の走行方向にある連結部間の距離
(例えば30−11と30−12との管の寸法)は少な
くとも200μm、Al膜間の間隔は約2μmである。
また、カバー絶縁膜は従来例と同様に窒化シリコン膜で
ある。
【0014】Al膜の幅が15μm以下となっているこ
と、連結部が分散して設けられていることにより、従来
例に比較してカバー絶縁膜のクラックが発生して設けら
れていることにより、従来例に比較してカバー絶縁膜の
クラックが発生し難い。また、半導体チップのコーナー
部を迂回して設ける必要もなく、チップの有効利用が図
れる。
【0015】
【発明の効果】以上説明したように本発明は、半導体チ
ップの全周において15μm以上の幅をもつ電極配線を
15μm以下の金属膜に分割することによって、熱ショ
ック等によって発生する応力に対し、クラックや配線ず
れなどの電極配線のパターンくずれの発生を抑止する効
果がある。またこの分割された金属膜を等電位に保つた
めの連結部を金属膜間ごとにずらして配置することによ
って連結部に対する応力の集中を防止し、連結部におけ
るクラック等を回避することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す半導体チップ全体の平
面図(図1(a))およびA部拡大平面図(図1
(b))である。
【図2】本発明の説明に使用する断面図である。
【図3】最大応力と位置の関係を示すグラフである。
【図4】電極配線の幅と最大応力との関係を示すグラフ
である。
【図5】従来例を示す半導体チップ全体の平面図(図5
(a))およびA部拡大平面図(図5(b))である。
【符号の説明】
1 シリコン基板 2 層間絶縁膜 3,3−1〜3−4 Al膜 30a,30b,30−11〜30−31 連結部 4 カバー絶縁膜 5 封止樹脂 100 半動態チップ 200−1,200−1A,200−2,200−2A
電極配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの素子が形成された側の面
    に絶縁膜を介して選択的に被着された金属膜からなる電
    極配線と、前記電極配線を被うカバー絶縁膜とを有し、
    前記電極配線の少なくとも一つが、所定の間隔で互いに
    平行に配置され所定のピッチで相互に連結された複数の
    所定幅の金属膜で構成されていることを特徴とする樹脂
    封止型半導体装置。
  2. 【請求項2】 電極配線が少なくとも3つの金属膜から
    なり互いに隣接する2つの前記金属膜を結ぶ連結部と前
    記2つの金属膜のいずれか一方ともう一つの前記金属膜
    とを結ぶ連結部とがずれて配置されている請求項1記載
    の樹脂封止型半導体装置。
JP8431392A 1992-04-07 1992-04-07 樹脂封止型半導体装置 Pending JPH05299419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8431392A JPH05299419A (ja) 1992-04-07 1992-04-07 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8431392A JPH05299419A (ja) 1992-04-07 1992-04-07 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH05299419A true JPH05299419A (ja) 1993-11-12

Family

ID=13827022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8431392A Pending JPH05299419A (ja) 1992-04-07 1992-04-07 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH05299419A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650010B2 (en) 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208939A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208939A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650010B2 (en) 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
US6815346B2 (en) 2002-02-15 2004-11-09 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low k semiconductor chips

Similar Documents

Publication Publication Date Title
US4467345A (en) Semiconductor integrated circuit device
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
JPS6156608B2 (ja)
JPH0936166A (ja) ボンディングパッド及び半導体装置
JPH07201855A (ja) 半導体装置
JPH05299419A (ja) 樹脂封止型半導体装置
JP2541028Y2 (ja) 半導体装置
JPS63232447A (ja) 半導体装置
JPH0653219A (ja) 半導体装置
JPH03104247A (ja) ウエハ・スケール半導体装置
KR100200687B1 (ko) 새로운 패드층을 구비하는 반도체장치
JPH05326696A (ja) 半導体ウエハー
JPH03136332A (ja) 樹脂封止型半導体装置
JPH0669211A (ja) 樹脂封止型半導体装置
JP2535529Y2 (ja) 半導体装置
JPS6245150A (ja) 半導体装置
JPH06196478A (ja) 半導体装置
JPS60242643A (ja) 電子部品の配線
JPH02297953A (ja) 半導体装置
JPH01179434A (ja) 半導体集積回路装置
JPS5923530A (ja) 半導体装置及びその製造方法
JPS58101462A (ja) 半導体装置
JPH02114657A (ja) 半導体装置の多層配線構造
JPS6310542A (ja) 半導体装置
JPH03116744A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980818