JPH05298432A - イメージ・スキャナ - Google Patents
イメージ・スキャナInfo
- Publication number
- JPH05298432A JPH05298432A JP4106284A JP10628492A JPH05298432A JP H05298432 A JPH05298432 A JP H05298432A JP 4106284 A JP4106284 A JP 4106284A JP 10628492 A JP10628492 A JP 10628492A JP H05298432 A JPH05298432 A JP H05298432A
- Authority
- JP
- Japan
- Prior art keywords
- host computer
- main program
- cpu
- image scanner
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 イメージ・スキャナの動作仕様をホストの側
から自由に設定することができるようにするとともに、
イメージ・スキャナのＲＯＭ容量を小さくしてコスト低
減と処理の高速化を実現する。 【構成】 原稿の画像を読み取ってホスト・コンピュー
タにデータを転送するというイメージ・スキャナの機能
の本体部分を実現するためのメイン・プログラムを常備
しておらず、ホスト・コンピュータからメイン・プログ
ラムを受け取ってＲＡＭ上に展開するためのイニシャル
・プログラムのみをＲＯＭに備えている。
から自由に設定することができるようにするとともに、
イメージ・スキャナのＲＯＭ容量を小さくしてコスト低
減と処理の高速化を実現する。 【構成】 原稿の画像を読み取ってホスト・コンピュー
タにデータを転送するというイメージ・スキャナの機能
の本体部分を実現するためのメイン・プログラムを常備
しておらず、ホスト・コンピュータからメイン・プログ
ラムを受け取ってＲＡＭ上に展開するためのイニシャル
・プログラムのみをＲＯＭに備えている。
Description
【０００１】
【産業上の利用分野】この発明は、パーソナル・コンピ
ュータやワークステーションなどに接続される周辺機器
のひとつであるイメージ・スキャナに関する。
ュータやワークステーションなどに接続される周辺機器
のひとつであるイメージ・スキャナに関する。
【０００２】
【従来の技術】電子ファィル・システムやＣＡＤなどが
普及し、またパーソナル・コンピュータの用途が拡大す
るにつれて、プリンタなどと同等の汎用周辺機器として
のイメージ・スキャナの需要も拡大している。一般的な
イメージ・スキャナはＳＣＳＩ（Small Computer Syste
m Interface)バスでホスト・コンピュータと接続され、
画像読み取りのために各機能部を統括的に制御するとと
もに、読み取りデータをホスト・コンピュータに伝送す
る処理を行うコントローラを内蔵している。コントロー
ラはＣＰＵ・ＲＯＭ・ＲＡＭを備えたマイクロプロセッ
サ・システムからなり、必要な制御機能やデータ処理機
能はソフトウェア的に実現されている。
普及し、またパーソナル・コンピュータの用途が拡大す
るにつれて、プリンタなどと同等の汎用周辺機器として
のイメージ・スキャナの需要も拡大している。一般的な
イメージ・スキャナはＳＣＳＩ（Small Computer Syste
m Interface)バスでホスト・コンピュータと接続され、
画像読み取りのために各機能部を統括的に制御するとと
もに、読み取りデータをホスト・コンピュータに伝送す
る処理を行うコントローラを内蔵している。コントロー
ラはＣＰＵ・ＲＯＭ・ＲＡＭを備えたマイクロプロセッ
サ・システムからなり、必要な制御機能やデータ処理機
能はソフトウェア的に実現されている。
【０００３】
【発明が解決しようとする課題】従来のイメージ・スキ
ャナでは内蔵コントローラのプログラムはＲＯＭに固定
的に格納されているため、 ＲＯＭ容量が大きくなり、コスト高になる。
ャナでは内蔵コントローラのプログラムはＲＯＭに固定
的に格納されているため、 ＲＯＭ容量が大きくなり、コスト高になる。
【０００４】 プログラムの変更や改定に容易に対応
することができない。 ＤＲＡＭなどに比べてアクセス速度の遅いＲＯＭ上
でプログラム処理が行われるので、高速のＣＰＵを採用
してもその能力を充分に活用することができない。 といった問題があった。特に、ホスト・コンピュータや
ホスト・コンピュータ上で実行されるアプリケーション
・プログラムの要求や、プリンタなどの関連する他の周
辺機器の特性などに合せてイメージ・スキャナの動作仕
様を適宜に変更したくても、コントローラのプログラム
を容易に変更できないというの問題が大きな制約とな
る。
することができない。 ＤＲＡＭなどに比べてアクセス速度の遅いＲＯＭ上
でプログラム処理が行われるので、高速のＣＰＵを採用
してもその能力を充分に活用することができない。 といった問題があった。特に、ホスト・コンピュータや
ホスト・コンピュータ上で実行されるアプリケーション
・プログラムの要求や、プリンタなどの関連する他の周
辺機器の特性などに合せてイメージ・スキャナの動作仕
様を適宜に変更したくても、コントローラのプログラム
を容易に変更できないというの問題が大きな制約とな
る。
【０００５】この発明は前述した従来の問題点に鑑みな
されたもので、その目的は、イメージ・スキャナの動作
仕様をホストの側から自由に設定することができるよう
にするとともに、イメージ・スキャナのＲＯＭ容量を小
さくしてコスト低減と処理の高速化を実現することにあ
る。
されたもので、その目的は、イメージ・スキャナの動作
仕様をホストの側から自由に設定することができるよう
にするとともに、イメージ・スキャナのＲＯＭ容量を小
さくしてコスト低減と処理の高速化を実現することにあ
る。
【０００６】
【課題を解決するための手段】そこでこの発明では、ホ
スト・コンピュータに対して周辺機器用の汎用インター
フェース・バスで結合されるイメージ・スキャナについ
て、起動時に不揮発性メモリに格納されているイニシャ
ル・プログラムをＣＰＵが実行することで前記ホスト・
コンピュータからメイン・プログラムを受け取って揮発
性メモリに格納した後、そのメイン・プログラムを前記
ＣＰＵが実行して画像読み取りのための制御と読み取り
データの転送制御を行うように構成した。
スト・コンピュータに対して周辺機器用の汎用インター
フェース・バスで結合されるイメージ・スキャナについ
て、起動時に不揮発性メモリに格納されているイニシャ
ル・プログラムをＣＰＵが実行することで前記ホスト・
コンピュータからメイン・プログラムを受け取って揮発
性メモリに格納した後、そのメイン・プログラムを前記
ＣＰＵが実行して画像読み取りのための制御と読み取り
データの転送制御を行うように構成した。
【０００７】
【作用】イメージ・スキャナの内蔵コントローラにおけ
るＣＰＵの実行プログラムのうちのほんの一部（前記イ
ニシャル・プログラム）のみがＲＯＭに格納されてい
る。このイニシャル・プログラムはイメージ・スキャナ
の起動時に実行され、イメージ・スキャナの制御プログ
ラムの本体（前記メイン・プログラム）をホスト・コン
ピュータから受け取ってＲＡＭに格納する処理が行われ
る。その後ＲＡＭ上のメイン・プログラムが実行され、
ホスト・コンピュータにより設定された通りの仕様でイ
メージ・スキャナが動作する。
るＣＰＵの実行プログラムのうちのほんの一部（前記イ
ニシャル・プログラム）のみがＲＯＭに格納されてい
る。このイニシャル・プログラムはイメージ・スキャナ
の起動時に実行され、イメージ・スキャナの制御プログ
ラムの本体（前記メイン・プログラム）をホスト・コン
ピュータから受け取ってＲＡＭに格納する処理が行われ
る。その後ＲＡＭ上のメイン・プログラムが実行され、
ホスト・コンピュータにより設定された通りの仕様でイ
メージ・スキャナが動作する。
【０００８】
【実施例】図１はこの発明の一実施例によるイメージ・
スキャナのハードウェアの概略構成を示している。この
イメージ・スキャナはＳＣＳＩバスによりホスト・コン
ピュータと接続されるが、イメージ・スキャナ側ではイ
ンターフェース回路４がＳＣＳＩバスに接続される。Ｃ
ＣＤイメージ・センサの駆動・制御や原稿給紙機構の駆
動・制御など、イメージ・スキャナの基本機能部分の制
御を行う部分を読み取り機構部５としてまとめて図示し
ている。このインターフェース回路４と読み取り機構部
５を統括して制御するのが前述のコントローラであり、
ＣＰＵ３・ＲＯＭ１・ＲＡＭ２からなる。
スキャナのハードウェアの概略構成を示している。この
イメージ・スキャナはＳＣＳＩバスによりホスト・コン
ピュータと接続されるが、イメージ・スキャナ側ではイ
ンターフェース回路４がＳＣＳＩバスに接続される。Ｃ
ＣＤイメージ・センサの駆動・制御や原稿給紙機構の駆
動・制御など、イメージ・スキャナの基本機能部分の制
御を行う部分を読み取り機構部５としてまとめて図示し
ている。このインターフェース回路４と読み取り機構部
５を統括して制御するのが前述のコントローラであり、
ＣＰＵ３・ＲＯＭ１・ＲＡＭ２からなる。
【０００９】図２は図１におけるＣＰＵ３の処理手順、
つまりＣＰＵ３が実行するプログラムの構成を示してい
る。
つまりＣＰＵ３が実行するプログラムの構成を示してい
る。
【００１０】このイメージ・スキャナの電源が投入され
ると、ＣＰＵ３はＲＯＭ１の決まったアドレスに格納さ
れているイニシャル・プログラムをまず実行する。最初
のステップ１００では、インターフェース回路４や読み
取り機構部５を初期化するとともにＲＡＭ２に図３に示
すような領域設定を行う。図３において、Ｅ１は前記イ
ニシャル・プログラムの実行に必要になるワークエリア
であり、Ｅ２はＣＰＵ３の内部レジスタのデータを一時
退避する領域であり、Ｅ３は以下に説明するメイン・プ
ログラムのための領域であり、Ｅ４はインターフェース
回路４や読み取り機構部５との間でやり取りするデータ
のバッファ領域である。
ると、ＣＰＵ３はＲＯＭ１の決まったアドレスに格納さ
れているイニシャル・プログラムをまず実行する。最初
のステップ１００では、インターフェース回路４や読み
取り機構部５を初期化するとともにＲＡＭ２に図３に示
すような領域設定を行う。図３において、Ｅ１は前記イ
ニシャル・プログラムの実行に必要になるワークエリア
であり、Ｅ２はＣＰＵ３の内部レジスタのデータを一時
退避する領域であり、Ｅ３は以下に説明するメイン・プ
ログラムのための領域であり、Ｅ４はインターフェース
回路４や読み取り機構部５との間でやり取りするデータ
のバッファ領域である。
【００１１】初期化を終了したらＣＰＵ３は、ステップ
１０１にてホスト・コンピュータから動作要求（テスト
コマンド）が発行されるのを待つ。ホスト・コンピュー
タから動作要求があると、ステップ１０２でその要求に
対する応答としてホスト・コンピュータにメイン・プロ
グラムを要求する。この要求に対してホスト・コンピュ
ータからメイン・プログラムが転送されてくるが、ＣＰ
Ｕ３はインターフェース回路４を介して受け取ったメイ
ン・プログラムを順次ＲＡＭ２のバッファ領域Ｅ４に格
納するとともに、順次メイン・プログラム領域Ｅ３に移
動する。この動作をホスト・コンピュータからのプログ
ラムの転送終了まで繰り返す（ステップ１０３，１０
４，１０５）。
１０１にてホスト・コンピュータから動作要求（テスト
コマンド）が発行されるのを待つ。ホスト・コンピュー
タから動作要求があると、ステップ１０２でその要求に
対する応答としてホスト・コンピュータにメイン・プロ
グラムを要求する。この要求に対してホスト・コンピュ
ータからメイン・プログラムが転送されてくるが、ＣＰ
Ｕ３はインターフェース回路４を介して受け取ったメイ
ン・プログラムを順次ＲＡＭ２のバッファ領域Ｅ４に格
納するとともに、順次メイン・プログラム領域Ｅ３に移
動する。この動作をホスト・コンピュータからのプログ
ラムの転送終了まで繰り返す（ステップ１０３，１０
４，１０５）。
【００１２】ここまでがＲＯＭ１のイニシャル・プログ
ラムによる動作である。このあとＣＰＵ３はＲＡＭ２に
読み込んだメイン・プログラムを実行することになる
が、まず実動作に先立ってステップ１０６でＲＡＭ２の
領域設定を図４のように再構築する。図４において、Ｅ
１，Ｅ２は前述したＲＯＭ１のイニシャル・プログラム
実行のための領域であり、Ｅ３はメイン・プログラムが
格納された領域、Ｅ３１はメイン・プログラムの実行の
ためのワークエリア、Ｅ３１はメイン・プログラム実行
時のＣＰＵ３の内部レジスタのデータ退避領域、Ｅ４０
はインターフェース回路４および読み取り機構部５との
間でやり取りするデータのバッファ領域である。
ラムによる動作である。このあとＣＰＵ３はＲＡＭ２に
読み込んだメイン・プログラムを実行することになる
が、まず実動作に先立ってステップ１０６でＲＡＭ２の
領域設定を図４のように再構築する。図４において、Ｅ
１，Ｅ２は前述したＲＯＭ１のイニシャル・プログラム
実行のための領域であり、Ｅ３はメイン・プログラムが
格納された領域、Ｅ３１はメイン・プログラムの実行の
ためのワークエリア、Ｅ３１はメイン・プログラム実行
時のＣＰＵ３の内部レジスタのデータ退避領域、Ｅ４０
はインターフェース回路４および読み取り機構部５との
間でやり取りするデータのバッファ領域である。
【００１３】以上の処理でイメージ・スキャナとして動
作する準備が完了したことになる。このあとホスト・コ
ンピュータに準備完了を通知し、ホスト・コンピュータ
からの動作要求に応答して通常動作（メイン・プログラ
ムに記述された仕様に従って原稿の画像を読み取り、読
み取った画像データをホスト・コンピュータに転送す
る）を実行する（ステップ１０７，１０８，１０９）。
作する準備が完了したことになる。このあとホスト・コ
ンピュータに準備完了を通知し、ホスト・コンピュータ
からの動作要求に応答して通常動作（メイン・プログラ
ムに記述された仕様に従って原稿の画像を読み取り、読
み取った画像データをホスト・コンピュータに転送す
る）を実行する（ステップ１０７，１０８，１０９）。
【００１４】
【発明の効果】以上詳細に説明したように、この発明の
イメージ・スキャナは、原稿の画像を読み取ってホスト
・コンピュータにデータを転送するというイメージ・ス
キャナの機能の本体部分を実現するためのメイン・プロ
グラムを常備しておらず、ホスト・コンピュータからメ
イン・プログラムを受け取ってＲＡＭ上に展開するため
のイニシャル・プログラムのみをＲＯＭに備えている。
したがって、ホスト・コンピュータやホスト・コンピュ
ータ上で実行されるアプリケーション・プログラムの要
求、あるいはプリンタなどの他の周辺機器の特性などに
合せて、ホスト・コンピュータの側からイメージ・スキ
ャナの動作仕様を自由に設定することができる。また、
イメージ・スキャナのＲＯＭ容量は最小限になり、コス
トを低減することができる。さらに、イメージ・スキャ
ナのメイン・プログラムはＲＡＭ上で実行されるので、
高速な処理を実現することができる。
イメージ・スキャナは、原稿の画像を読み取ってホスト
・コンピュータにデータを転送するというイメージ・ス
キャナの機能の本体部分を実現するためのメイン・プロ
グラムを常備しておらず、ホスト・コンピュータからメ
イン・プログラムを受け取ってＲＡＭ上に展開するため
のイニシャル・プログラムのみをＲＯＭに備えている。
したがって、ホスト・コンピュータやホスト・コンピュ
ータ上で実行されるアプリケーション・プログラムの要
求、あるいはプリンタなどの他の周辺機器の特性などに
合せて、ホスト・コンピュータの側からイメージ・スキ
ャナの動作仕様を自由に設定することができる。また、
イメージ・スキャナのＲＯＭ容量は最小限になり、コス
トを低減することができる。さらに、イメージ・スキャ
ナのメイン・プログラムはＲＡＭ上で実行されるので、
高速な処理を実現することができる。
【図１】この発明の一実施例によるイメージ・スキャナ
の概略構成図
の概略構成図
【図２】同上実施例におけるＣＰＵの処理手順を示すフ
ローチャート
ローチャート
【図３】同上実施例におけるイニシャル・プログラム実
行時のＲＡＭの領域配置状態を示す概念図
行時のＲＡＭの領域配置状態を示す概念図
【図４】同上実施例におけるメイン・プログラム実行時
のＲＡＭの領域配置状態を示す概念図
のＲＡＭの領域配置状態を示す概念図
１ ＲＯＭ ２ ＲＡＭ ３ ＣＰＵ ４ インターフェース回路 ５ 読み取り機構部
Claims (1)
- 【請求項１】 ホスト・コンピュータに対して周辺機器
用の汎用インターフェース・バスで結合されるイメージ
・スキャナであって、起動時に不揮発性メモリに格納さ
れているイニシャル・プログラムをＣＰＵが実行するこ
とで前記ホスト・コンピュータからメイン・プログラム
を受け取って揮発性メモリに格納した後、そのメイン・
プログラムを前記ＣＰＵが実行して画像読み取りのため
の制御と読み取りデータの転送制御を行うように構成し
たことを特徴とするイメージ・スキャナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4106284A JPH05298432A (ja) | 1992-04-24 | 1992-04-24 | イメージ・スキャナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4106284A JPH05298432A (ja) | 1992-04-24 | 1992-04-24 | イメージ・スキャナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05298432A true JPH05298432A (ja) | 1993-11-12 |
Family
ID=14429777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4106284A Pending JPH05298432A (ja) | 1992-04-24 | 1992-04-24 | イメージ・スキャナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05298432A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373598B1 (en) | 1995-11-16 | 2002-04-16 | Brother Kogyo Kabushiki Kaisha | Facsimile machine for use in combination with PC |
-
1992
- 1992-04-24 JP JP4106284A patent/JPH05298432A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373598B1 (en) | 1995-11-16 | 2002-04-16 | Brother Kogyo Kabushiki Kaisha | Facsimile machine for use in combination with PC |
| US6903845B2 (en) | 1995-11-16 | 2005-06-07 | Brother Kogyo Kabushiki Kaisha | Facsimile machine for use in combination with PC |
| USRE42201E1 (en) | 1995-11-16 | 2011-03-08 | Brother Kogyo Kabushiki Kaisha | Facsimile machine for use in combination with PC |
| USRE43787E1 (en) | 1995-11-16 | 2012-11-06 | Brother Kogyo Kabushiki Kaisha | Facsimile machine for use in combination with PC |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0524530B1 (en) | DMA controller | |
| US7321438B2 (en) | Parallel processing for a first and second image data from one input image | |
| JP5060241B2 (ja) | 情報処理装置及びその制御方法 | |
| JPH05298432A (ja) | イメージ・スキャナ | |
| US6122699A (en) | Data processing apparatus with bus intervention means for controlling interconnection of plural busses | |
| EP0733980A1 (en) | Shared RAM access arrangement | |
| US7042582B1 (en) | Printer and printer data processing method | |
| JP2776894B2 (ja) | プリンタコントローラおよび印刷制御方法 | |
| US7457943B2 (en) | Controller, image processing apparatus, and method of controlling execution of program | |
| US5764865A (en) | Page printer controller | |
| JP2885210B2 (ja) | 図形処理システム | |
| JP2006261996A (ja) | 情報処理装置 | |
| JP2906958B2 (ja) | ユーザプログラムロード方式 | |
| JP3197616B2 (ja) | プリンタ制御方法及びプリンタ制御装置およびプリンタ制御システムおよび情報処理装置およびデータ登録方法 | |
| JPH05327955A (ja) | 画像形成装置及び該装置における制御プログラムの処理方法 | |
| JP2003165248A (ja) | 印刷制御装置および印刷制御方法 | |
| JPH09254485A (ja) | 画像形成装置 | |
| JP3083026B2 (ja) | 出力データの転送制御装置及び転送制御方法 | |
| JPH04307652A (ja) | マルチプロセッサ間通信方式 | |
| JPH10232819A (ja) | メモリ制御装置およびメモリアクセス方法 | |
| JPH0462080A (ja) | 画像処理装置 | |
| JPH07191856A (ja) | 情報処理装置 | |
| JPH10307695A (ja) | プリンタ装置及びプリンタ制御方法 | |
| JPH0619641A (ja) | 印字制御システム | |
| JP3227274B2 (ja) | プログラマブルコントローラのリンク処理方式 |