JPH0529523A - 多端子面実装型部品 - Google Patents
多端子面実装型部品Info
- Publication number
- JPH0529523A JPH0529523A JP17817491A JP17817491A JPH0529523A JP H0529523 A JPH0529523 A JP H0529523A JP 17817491 A JP17817491 A JP 17817491A JP 17817491 A JP17817491 A JP 17817491A JP H0529523 A JPH0529523 A JP H0529523A
- Authority
- JP
- Japan
- Prior art keywords
- package
- mounting
- bent
- lead
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 この発明は、多端子面実装型部品のリード形
状に関し、小型化高速化に適用できる多端子面実装型部
品を得ることを目的とする。 【構成】 リード端子３が、半導体パッケージ１のパッ
ケージ部２側面に複数設けられている。このリード端子
３は、第１屈曲部３ａで下方に折り曲げられ、さらに第
２屈曲部３ｂで略水平方向に折り曲げられて実装部３ｃ
が形成されている。実装部３ｃは、第２屈曲部３ｂでパ
ッケージ部２側とパッケージ部２の外側との２方向に交
互に折り曲げられ、千鳥状に形成されている。
状に関し、小型化高速化に適用できる多端子面実装型部
品を得ることを目的とする。 【構成】 リード端子３が、半導体パッケージ１のパッ
ケージ部２側面に複数設けられている。このリード端子
３は、第１屈曲部３ａで下方に折り曲げられ、さらに第
２屈曲部３ｂで略水平方向に折り曲げられて実装部３ｃ
が形成されている。実装部３ｃは、第２屈曲部３ｂでパ
ッケージ部２側とパッケージ部２の外側との２方向に交
互に折り曲げられ、千鳥状に形成されている。
Description
【０００１】
【産業上の利用分野】この発明は、多端子面実装型部
品、例えば面実装型半導体パッケージのリード形状に関
するものである。
品、例えば面実装型半導体パッケージのリード形状に関
するものである。
【０００２】
【従来の技術】図５および図６は例えば特開平２ー８２
６８２号公報に記載された従来の面実装型半導体パッケ
ージを示すそれぞれ側面図および実装平面図であり、図
において１は半導体チップ（図示せず）が樹脂モールド
されたパッケージ部２とパッケージ部２の側面に設けら
れた複数のリード端子３とからなる半導体パッケージで
あり、各リード端子３は第１屈曲部３ａで下方に折り曲
げられ、第２屈曲部３ｂで略水平方向に折り曲げられて
実装部３ｃが形成され、さらにリード端子３の実装部３
ｃは第２屈曲部３ｂでパッケージ部２の外側方向に折り
曲げられ、パッケージ部２の側面からの距離が交互に千
鳥状に変化するように形成されている。４は電極パッド
６が千鳥状に形成された回路基板で、半導体パッケージ
１のリード端子３の実装部３ｃがはんだ５ではんだ付け
されるものである。
６８２号公報に記載された従来の面実装型半導体パッケ
ージを示すそれぞれ側面図および実装平面図であり、図
において１は半導体チップ（図示せず）が樹脂モールド
されたパッケージ部２とパッケージ部２の側面に設けら
れた複数のリード端子３とからなる半導体パッケージで
あり、各リード端子３は第１屈曲部３ａで下方に折り曲
げられ、第２屈曲部３ｂで略水平方向に折り曲げられて
実装部３ｃが形成され、さらにリード端子３の実装部３
ｃは第２屈曲部３ｂでパッケージ部２の外側方向に折り
曲げられ、パッケージ部２の側面からの距離が交互に千
鳥状に変化するように形成されている。４は電極パッド
６が千鳥状に形成された回路基板で、半導体パッケージ
１のリード端子３の実装部３ｃがはんだ５ではんだ付け
されるものである。
【０００３】つぎに、上記従来の半導体パッケージ１の
実装について説明する。まず、回路基板４の電極パッド
６上にはんだ５を印刷する。ついで、リード端子３の実
装部３ｃが電極パッド６上にくるように半導体パッケー
ジ１を回路基板４上に載置した後、リフロー炉を通すこ
とにより、リード端子３の実装部３ｃと電極パッド６と
を一括はんだ付けしている。
実装について説明する。まず、回路基板４の電極パッド
６上にはんだ５を印刷する。ついで、リード端子３の実
装部３ｃが電極パッド６上にくるように半導体パッケー
ジ１を回路基板４上に載置した後、リフロー炉を通すこ
とにより、リード端子３の実装部３ｃと電極パッド６と
を一括はんだ付けしている。
【０００４】このように、上記従来の半導体パッケージ
１は、リード端子３の実装部３ｃが、パッケージ部２側
面からの距離が交互に千鳥状に変化するように、第２屈
曲部３ｂでパッケージ部２の外側方向に折り曲げられて
形成されているので、リード端子３のリードピッチが実
質的に２倍となり、はんだ接合作業において、隣接する
リード端子３間がはんだブリッジする危険性を低減して
いる。
１は、リード端子３の実装部３ｃが、パッケージ部２側
面からの距離が交互に千鳥状に変化するように、第２屈
曲部３ｂでパッケージ部２の外側方向に折り曲げられて
形成されているので、リード端子３のリードピッチが実
質的に２倍となり、はんだ接合作業において、隣接する
リード端子３間がはんだブリッジする危険性を低減して
いる。
【０００５】
【発明が解決しようとする課題】従来の半導体パッケー
ジ１は以上のように、リード端子３が第２屈曲部３ｂで
パッケージ部品２の外側方向に折り曲げられ、パッケー
ジ部２側面からの距離が交互に千鳥状に変化するように
実装部３ｃが形成されているので、リードピッチが小さ
くなると隣接する実装部３ｃ間の間隙が小さくなり、は
んだブリッジの発生する危険性が増大するとともに実装
部３ｃがはんだ付けされる電極パッド６間に配線パター
ンを通すことができなくなるという課題があった。ま
た、半導体パッケージ１の相対する辺に設けられたリー
ド端子３の実装部３ｃ間の長さ（図６におけるリード間
寸法Ａ、Ｂ）がリードピッチの微細化にともなって長く
なり、リードの固有抵抗が大きくなるという課題もあっ
た。
ジ１は以上のように、リード端子３が第２屈曲部３ｂで
パッケージ部品２の外側方向に折り曲げられ、パッケー
ジ部２側面からの距離が交互に千鳥状に変化するように
実装部３ｃが形成されているので、リードピッチが小さ
くなると隣接する実装部３ｃ間の間隙が小さくなり、は
んだブリッジの発生する危険性が増大するとともに実装
部３ｃがはんだ付けされる電極パッド６間に配線パター
ンを通すことができなくなるという課題があった。ま
た、半導体パッケージ１の相対する辺に設けられたリー
ド端子３の実装部３ｃ間の長さ（図６におけるリード間
寸法Ａ、Ｂ）がリードピッチの微細化にともなって長く
なり、リードの固有抵抗が大きくなるという課題もあっ
た。
【０００６】この発明は、上記のような課題を解決する
ためになされたもので、リードピッチの微細化にともな
うはんだブリッジの発生を抑えるとともに、リードの固
有抵抗を小さくし、高速化に適用でき、高密度実装を実
現する多端子面実装型部品を得ることを目的とする。
ためになされたもので、リードピッチの微細化にともな
うはんだブリッジの発生を抑えるとともに、リードの固
有抵抗を小さくし、高速化に適用でき、高密度実装を実
現する多端子面実装型部品を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明の請求項１に係
る多端子面実装型部品は、パッケージ部の側面から突き
出したリード端子を、第１屈曲部で下方に折り曲げ、さ
らに第２屈曲部でパッケージ部側とパッケージ部の外側
との２方向に略水平方向に交互に折り曲げて実装部を形
成するものである。
る多端子面実装型部品は、パッケージ部の側面から突き
出したリード端子を、第１屈曲部で下方に折り曲げ、さ
らに第２屈曲部でパッケージ部側とパッケージ部の外側
との２方向に略水平方向に交互に折り曲げて実装部を形
成するものである。
【０００８】また、この発明の請求項２に係る多端子面
実装型部品は、第２屈曲部でパッケージ部側に折り曲げ
た実装部をパッケージ部下面に延長したものである。
実装型部品は、第２屈曲部でパッケージ部側に折り曲げ
た実装部をパッケージ部下面に延長したものである。
【０００９】
【作用】この発明の請求項１に係る多端子面実装型部品
においては、実装部が、第２屈曲部においてパッケージ
部側とパッケージ部の外側とに交互に折り曲げて形成さ
れているので、実質的に２倍のリードピッチが得られる
とともに隣接する実装部間の間隙が大きくとれ、半導体
パッケージの相対する辺に設けられたリード端子の実装
部間の長さを小さくできる。
においては、実装部が、第２屈曲部においてパッケージ
部側とパッケージ部の外側とに交互に折り曲げて形成さ
れているので、実質的に２倍のリードピッチが得られる
とともに隣接する実装部間の間隙が大きくとれ、半導体
パッケージの相対する辺に設けられたリード端子の実装
部間の長さを小さくできる。
【００１０】また、この発明の請求項２に係る多端子面
実装型部品においては、パケージ部下面に延長して形成
された実装部が、回路基板に実装した状態でパッケージ
部と回路基板との間に所定の間隙を形成する。
実装型部品においては、パケージ部下面に延長して形成
された実装部が、回路基板に実装した状態でパッケージ
部と回路基板との間に所定の間隙を形成する。
【００１１】
【実施例】以下、この発明の実施例を図について説明す
る。図１および図２はこの発明の実施例１を示す半導体
パッケージのそれぞれ側面図および実装平面図であり、
図において図５および６に示した従来の半導体パッケー
ジと同一または相当部分には同一符号を付し、その説明
を省略する。上記実施例１では、リード端子３は、第２
屈曲部３ｂでパッケージ部２側とパッケージ部２の外側
との２方向に交互に略水平方向に折り曲げられて実装部
３ｃを形成している。
る。図１および図２はこの発明の実施例１を示す半導体
パッケージのそれぞれ側面図および実装平面図であり、
図において図５および６に示した従来の半導体パッケー
ジと同一または相当部分には同一符号を付し、その説明
を省略する。上記実施例１では、リード端子３は、第２
屈曲部３ｂでパッケージ部２側とパッケージ部２の外側
との２方向に交互に略水平方向に折り曲げられて実装部
３ｃを形成している。
【００１２】ここで、上記この発明の実施例１における
半導体パッケージ１は、図５および図６で示した従来の
半導体パッケージ１と同様に回路基板４に実装される。
半導体パッケージ１は、図５および図６で示した従来の
半導体パッケージ１と同様に回路基板４に実装される。
【００１３】このように、半導体パッケージ１は、実装
部３ｃが第２屈曲部３ｂでパッケージ部２側とパッケー
ジ部２の外側との２方向に交互に折り曲げられて形成さ
れているので、リード端子３のリードピッチが実質的に
２倍となり、リードピッチの微細化にともなうはんだ接
合の際の隣接する実装部３ｃ間のはんだブリッジの発生
を低減でき、実装部３ｃがはんだ付けされる回路基板４
上の電極パッド６間の間隙が大きく取れ、電極パッド６
間に配線パターンを配線でき、高密度実装に適用できる
半導体パッケージ１が実現できる。
部３ｃが第２屈曲部３ｂでパッケージ部２側とパッケー
ジ部２の外側との２方向に交互に折り曲げられて形成さ
れているので、リード端子３のリードピッチが実質的に
２倍となり、リードピッチの微細化にともなうはんだ接
合の際の隣接する実装部３ｃ間のはんだブリッジの発生
を低減でき、実装部３ｃがはんだ付けされる回路基板４
上の電極パッド６間の間隙が大きく取れ、電極パッド６
間に配線パターンを配線でき、高密度実装に適用できる
半導体パッケージ１が実現できる。
【００１４】また、半導体パッケージ１の相対する辺に
形成されたリード端子３のリード寸法Ｃ、Ｄが図６に示
した従来の半導体パッケージのＡ、Ｂよりそれぞれ小さ
くなり、半導体パッケージの小型化が計れるとともに、
リードの固有抵抗を小さくでき、高速化に適用できる半
導体パッケージ１が実現できる。
形成されたリード端子３のリード寸法Ｃ、Ｄが図６に示
した従来の半導体パッケージのＡ、Ｂよりそれぞれ小さ
くなり、半導体パッケージの小型化が計れるとともに、
リードの固有抵抗を小さくでき、高速化に適用できる半
導体パッケージ１が実現できる。
【００１５】図３および図４はこの発明の実施例２を示
す半導体パッケージのそれぞれ側面図および実装平面図
である。この実施例２では、第２屈曲部３ｂでパッケー
ジ部２側に折り曲げられて形成された実装部３ｃを、パ
ッケージ部２の下面に延長するように形成している。こ
の実施例２によれば、上記実施例１と同様の効果を奏す
るとともに、半導体パッケージ１を回路基板４上に搭載
した際に、パッケージ部品２の底面と回路基板４との間
に所定間隙が形成され、半導体パッケージ１の下面の洗
浄性を向上することができる。
す半導体パッケージのそれぞれ側面図および実装平面図
である。この実施例２では、第２屈曲部３ｂでパッケー
ジ部２側に折り曲げられて形成された実装部３ｃを、パ
ッケージ部２の下面に延長するように形成している。こ
の実施例２によれば、上記実施例１と同様の効果を奏す
るとともに、半導体パッケージ１を回路基板４上に搭載
した際に、パッケージ部品２の底面と回路基板４との間
に所定間隙が形成され、半導体パッケージ１の下面の洗
浄性を向上することができる。
【００１６】なお、上記各実施例では、多端子面実装型
部品として、半導体チップを樹脂モールドしたパッケー
ジ部２の側面に複数のリード端子３を設けた半導体パッ
ケージ１を用いて説明しているが、この発明は面実装型
混成集積回路モジュール、面実装型コネクタ等の多端子
面実装型部品に適用しても同様の効果を奏する。
部品として、半導体チップを樹脂モールドしたパッケー
ジ部２の側面に複数のリード端子３を設けた半導体パッ
ケージ１を用いて説明しているが、この発明は面実装型
混成集積回路モジュール、面実装型コネクタ等の多端子
面実装型部品に適用しても同様の効果を奏する。
【００１７】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載されるような効果を奏する。
れているので、以下に記載されるような効果を奏する。
【００１８】この発明の請求項１に係る多端子面実装型
部品によれば、パッケージ部側とパッケージ部の外側と
の２方向に第２屈曲部で交互に折り曲げて実装部を形成
しているので、リードピッチが実質的に２倍となるとと
もに、隣接する実装部間の間隙が大きくとれることにな
り、はんだ接合の際のはんだブリッジの発生を抑え、さ
らに実装部間に配線パターンが配線でき、高密度実装が
実現でき、またリード寸法が小さくなり、小型化が計れ
るとともに、リードの固有抵抗を小さくでき、高速化に
適用できる。
部品によれば、パッケージ部側とパッケージ部の外側と
の２方向に第２屈曲部で交互に折り曲げて実装部を形成
しているので、リードピッチが実質的に２倍となるとと
もに、隣接する実装部間の間隙が大きくとれることにな
り、はんだ接合の際のはんだブリッジの発生を抑え、さ
らに実装部間に配線パターンが配線でき、高密度実装が
実現でき、またリード寸法が小さくなり、小型化が計れ
るとともに、リードの固有抵抗を小さくでき、高速化に
適用できる。
【００１９】また、この発明の請求項２に係る多端子面
実装型部品によれば、第２屈曲部でパッケージ部側に折
り曲げられたリード端子の実装部がパッケージ部の下面
に延長しているので、回路基板上に多端子面実装型部品
を搭載した場合に、多端子面実装型部品の下面の洗浄性
が向上できる。
実装型部品によれば、第２屈曲部でパッケージ部側に折
り曲げられたリード端子の実装部がパッケージ部の下面
に延長しているので、回路基板上に多端子面実装型部品
を搭載した場合に、多端子面実装型部品の下面の洗浄性
が向上できる。
【図１】この発明の実施例１を示す半導体パッケージの
側面図である。
側面図である。
【図２】この発明の実施例１を示す半導体パッケージの
実装平面図である。
実装平面図である。
【図３】この発明の実施例２を示す半導体パッケージの
側面図である。
側面図である。
【図４】この発明の実施例２を示す半導体パッケージの
実装平面図である。
実装平面図である。
【図５】従来の半導体パッケージの一例を示す側面図で
ある。
ある。
【図６】従来の半導体パッケージの一例を示す実装平面
図である。
図である。
１ 半導体パッケージ（多端子面実装型部品）
２ パッケージ部
３ リード端子
３ａ 第１屈曲部
３ｂ 第２屈曲部
３ｃ 実装部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年７月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】従来の半導体パッケー
ジ１は以上のように、リード端子３が第２屈曲部３ｂで
パッケージ部品２の外側方向に折り曲げられ、パッケー
ジ部２側面からの距離が交互に千鳥状に変化するように
実装部３ｃが形成されているので、リードピッチが小さ
くなると隣接する実装部３ｃ間の間隙が小さくなり、は
んだブリッジの発生する危険性が増大するとともに実装
部３ｃがはんだ付けされる電極パッド６間に配線パター
ンを通すことができなくなるという課題があった。ま
た、半導体パッケージ１の相対する辺に設けられたリー
ド端子３の実装部３ｃ間の長さ（図６におけるリード間
寸法Ａ、Ｂ）がリードピッチの微細化にともなって長く
なり、リードのインピーダンスが大きくなるという課題
もあった。
ジ１は以上のように、リード端子３が第２屈曲部３ｂで
パッケージ部品２の外側方向に折り曲げられ、パッケー
ジ部２側面からの距離が交互に千鳥状に変化するように
実装部３ｃが形成されているので、リードピッチが小さ
くなると隣接する実装部３ｃ間の間隙が小さくなり、は
んだブリッジの発生する危険性が増大するとともに実装
部３ｃがはんだ付けされる電極パッド６間に配線パター
ンを通すことができなくなるという課題があった。ま
た、半導体パッケージ１の相対する辺に設けられたリー
ド端子３の実装部３ｃ間の長さ（図６におけるリード間
寸法Ａ、Ｂ）がリードピッチの微細化にともなって長く
なり、リードのインピーダンスが大きくなるという課題
もあった。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】この発明は、上記のような課題を解決する
ためになされたもので、リードピッチの微細化にともな
うはんだブリッジの発生を抑えるとともに、リードのイ
ンピーダンスを小さくし、高速化に適用でき、高密度実
装を実現する多端子面実装型部品を得ることを目的とす
る。
ためになされたもので、リードピッチの微細化にともな
うはんだブリッジの発生を抑えるとともに、リードのイ
ンピーダンスを小さくし、高速化に適用でき、高密度実
装を実現する多端子面実装型部品を得ることを目的とす
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】また、半導体パッケージ１の相対する辺に
形成されたリード端子３のリード寸法Ｃ、Ｄが図６に示
した従来の半導体パッケージのＡ、Ｂよりそれぞれ小さ
くなり、半導体パッケージの小型化が計れるとともに、
リードのインピーダンスを小さくでき、高速化に適用で
きる半導体パッケージ１が実現できる。
形成されたリード端子３のリード寸法Ｃ、Ｄが図６に示
した従来の半導体パッケージのＡ、Ｂよりそれぞれ小さ
くなり、半導体パッケージの小型化が計れるとともに、
リードのインピーダンスを小さくでき、高速化に適用で
きる半導体パッケージ１が実現できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】この発明の請求項１に係る多端子面実装型
部品によれば、パッケージ部側とパッケージ部の外側と
の２方向に第２屈曲部で交互に折り曲げて実装部を形成
しているので、リードピッチが実質的に２倍となるとと
もに、隣接する実装部間の間隙が大きくとれることにな
り、はんだ接合の際のはんだブリッジの発生を抑え、さ
らに実装部間に配線パターンが配線でき、高密度実装が
実現でき、またリード寸法が小さくなり、小型化が図れ
るとともに、リードのインピーダンスを小さくでき、高
速化に適用できる。
部品によれば、パッケージ部側とパッケージ部の外側と
の２方向に第２屈曲部で交互に折り曲げて実装部を形成
しているので、リードピッチが実質的に２倍となるとと
もに、隣接する実装部間の間隙が大きくとれることにな
り、はんだ接合の際のはんだブリッジの発生を抑え、さ
らに実装部間に配線パターンが配線でき、高密度実装が
実現でき、またリード寸法が小さくなり、小型化が図れ
るとともに、リードのインピーダンスを小さくでき、高
速化に適用できる。
Claims (2)
- 【請求項１】 パッケージ部と、前記パッケージ部の側
面から突き出し、第１屈曲部で下方に折り曲げられ、第
２屈曲部で略水平方向に折り曲げられた実装部を有する
複数のリード端子とを備え、複数の前記リード端子の前
記実装部が、前記第２屈曲部で前記パッケージ部側と前
記パッケージ部の外側との２方向に交互に折り曲げられ
て形成されていることを特徴とする多端子面実装型部
品。 - 【請求項２】 前記パッケージ部側に折り曲げられて形
成された前記リード端子の前記実装部は、前記パッケー
ジ部の下面に延長していることを特徴とする請求項１記
載の多端子面実装型部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17817491A JPH0529523A (ja) | 1991-07-18 | 1991-07-18 | 多端子面実装型部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17817491A JPH0529523A (ja) | 1991-07-18 | 1991-07-18 | 多端子面実装型部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529523A true JPH0529523A (ja) | 1993-02-05 |
Family
ID=16043904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17817491A Pending JPH0529523A (ja) | 1991-07-18 | 1991-07-18 | 多端子面実装型部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009431A (ja) * | 2009-06-25 | 2011-01-13 | Murata Mfg Co Ltd | 電子部品 |
-
1991
- 1991-07-18 JP JP17817491A patent/JPH0529523A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009431A (ja) * | 2009-06-25 | 2011-01-13 | Murata Mfg Co Ltd | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7288837B2 (en) | Semiconductor device and its writing method | |
| US5450289A (en) | Semiconductor package and a printed circuit board applicable to its mounting | |
| JP2702839B2 (ja) | 配線基板の電極構造 | |
| JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
| JPH0529523A (ja) | 多端子面実装型部品 | |
| JPH11145600A (ja) | プリント配線基板上のパッドの構造及び電子ユニット | |
| KR960002496B1 (ko) | 반도체 패키지 | |
| JP2947244B2 (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP2013062351A (ja) | 電子部品の実装構造 | |
| JPH0265265A (ja) | 半導体ケース | |
| KR100235498B1 (ko) | 반도체 패키지 | |
| JP2783075B2 (ja) | 集積回路パッケージ組立体 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2536892Y2 (ja) | 面実装電子部品 | |
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット | |
| JPH0621310A (ja) | 表面実装型半導体装置 | |
| JPH02138766A (ja) | 電子部品のパツケージ構造 | |
| JPH04170057A (ja) | Ｉｃパッケージ | |
| JP2021089968A (ja) | 電子制御装置 | |
| JPH0414858A (ja) | 電子部品のリード端子構造 | |
| JPH04368159A (ja) | 半導体装置の端子形状 | |
| JPH0738007A (ja) | 半導体装置 | |
| JPH0766524A (ja) | プリント基板 |