JPH04368159A - 半導体装置の端子形状 - Google Patents
半導体装置の端子形状Info
- Publication number
- JPH04368159A JPH04368159A JP14458291A JP14458291A JPH04368159A JP H04368159 A JPH04368159 A JP H04368159A JP 14458291 A JP14458291 A JP 14458291A JP 14458291 A JP14458291 A JP 14458291A JP H04368159 A JPH04368159 A JP H04368159A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminal
- terminals
- straight line
- soldered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000011295 pitch Substances 0.000 description 11
- 238000005476 soldering Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の端子形状
に関し、特にプリント基盤へ表面実装される多端子半導
体装置の多端子化及び端子ピッチを狭くする技術に関す
る。
に関し、特にプリント基盤へ表面実装される多端子半導
体装置の多端子化及び端子ピッチを狭くする技術に関す
る。
【０００２】
【従来の技術】現在、プリント基盤へ表面実装される多
端子半導体装置（以下表面実装型多端子半導体という。 ）として例えば、図１及び図２に示すようなフラットパ
ッケージと呼ばれる半導体装置の形態があり、端子１０
や端子２０の形状は全て一様である。
端子半導体装置（以下表面実装型多端子半導体という。 ）として例えば、図１及び図２に示すようなフラットパ
ッケージと呼ばれる半導体装置の形態があり、端子１０
や端子２０の形状は全て一様である。
【０００３】上記半導体装置をプリント基盤３０へ表面
実装する場合、半導体装置の一辺の半田付け部分は、半
導体装置の一辺に平行な一直線Ｘ−Ｙ上に形成される。 よって、前記半導体装置の一辺で隣合う端子の半田付部
分１１及び２１もまた、前記直線Ｘ−Ｙ上に隣合って形
成される。
実装する場合、半導体装置の一辺の半田付け部分は、半
導体装置の一辺に平行な一直線Ｘ−Ｙ上に形成される。 よって、前記半導体装置の一辺で隣合う端子の半田付部
分１１及び２１もまた、前記直線Ｘ−Ｙ上に隣合って形
成される。
【０００４】
【発明が解決しようとする課題】しかしながら、前述の
従来技術では、表面実装型多端子半導体装置の寸法が大
きくなるのを抑えつつ、多端子化を図ろうと端子ピッチ
ｄを小さくすると、半田付け部分が前述の直線Ｘ−Ｙ上
に形成されているので、端子ピッチを小さくした分だけ
隣合う端子の半田付け部分の間隔ｌも狭くなる。
従来技術では、表面実装型多端子半導体装置の寸法が大
きくなるのを抑えつつ、多端子化を図ろうと端子ピッチ
ｄを小さくすると、半田付け部分が前述の直線Ｘ−Ｙ上
に形成されているので、端子ピッチを小さくした分だけ
隣合う端子の半田付け部分の間隔ｌも狭くなる。
【０００５】前記間隔ｌが狭くなると半田による端子間
の接続等の半田付け不良を生じ、端子ピッチｄを小さく
する妨げになっているという問題がある。
の接続等の半田付け不良を生じ、端子ピッチｄを小さく
する妨げになっているという問題がある。
【０００６】また、端子ピッチｄを変えずに多端子化を
図ると半導体装置の寸法が大きくなってしまうという問
題もある。
図ると半導体装置の寸法が大きくなってしまうという問
題もある。
【０００７】そこで本発明は、前述の問題を解決するも
ので、その目的は、半導体装置の寸法が大きくなるのを
抑えつつ多端子化を図るために端子ピッチを狭くできる
端子形状を実現するものである。
ので、その目的は、半導体装置の寸法が大きくなるのを
抑えつつ多端子化を図るために端子ピッチを狭くできる
端子形状を実現するものである。
【０００８】
【課題を解決するための手段】本発明の半導体装置の端
子形状は、 ａ） 表面実装型多端子半導体装置に於て、ｂ）
半導体装置の一辺にある端子のうち、隣合う端子の半田
付け部分が ｃ） 半導体装置の一辺に対し平行な一直線上にない
ような端子形状を有することにより実質上半田付け部分
の間隔を大きくする特徴がある。
子形状は、 ａ） 表面実装型多端子半導体装置に於て、ｂ）
半導体装置の一辺にある端子のうち、隣合う端子の半田
付け部分が ｃ） 半導体装置の一辺に対し平行な一直線上にない
ような端子形状を有することにより実質上半田付け部分
の間隔を大きくする特徴がある。
【０００９】
【実施例】以下、本発明の端子形状の実施例を図面とと
もに説明する。
もに説明する。
【００１０】図３は、本発明を適用した端子形状を持つ
半導体装置の平面図であり、図４は、同じく側面図であ
る。また、図１は、従来使用されている例としてフラッ
トパッケージと言われている半導体装置の平面図であり
、図２は、同じく側面図である。
半導体装置の平面図であり、図４は、同じく側面図であ
る。また、図１は、従来使用されている例としてフラッ
トパッケージと言われている半導体装置の平面図であり
、図２は、同じく側面図である。
【００１１】尚、図面中同一部分には同一符号を付して
いる。
いる。
【００１２】図３及び図４に示す実施例では、端子１０
と端子２０の２種類の異なる形状の端子が隣合っている
。そして、プリント基盤３０への半田付部分１１及び２
１は、半導体装置の一辺に平行な一直線上にはない。
と端子２０の２種類の異なる形状の端子が隣合っている
。そして、プリント基盤３０への半田付部分１１及び２
１は、半導体装置の一辺に平行な一直線上にはない。
【００１３】さて、図１と図３を比較し端子ピッチｄ、
ｄ’及び半田付部分の間隔ｌ，ｌ’について述べる。
ｄ’及び半田付部分の間隔ｌ，ｌ’について述べる。
【００１４】端子ピッチｄ，ｄ’がｄ＝ｄ’とすると、
隣合う端子の半田付け部分１１と２１の間隔についてｌ
＝Ｌとなり、更に、半田付部分１１及び２１は、半導体
装置の一辺に平行な一直線上にはないという条件から、
ｌ＜ｌ’が成り立つ。
隣合う端子の半田付け部分１１と２１の間隔についてｌ
＝Ｌとなり、更に、半田付部分１１及び２１は、半導体
装置の一辺に平行な一直線上にはないという条件から、
ｌ＜ｌ’が成り立つ。
【００１５】逆に、半田付け不良を回避するために、半
田付部分の間隔がｌ以上要するといった設計ルールが存
在する場合、ｌ＝ｌ’とすると、端子ピッチｄ，ｄ’に
ついて、ｄ＞ｄ’が可能となる。
田付部分の間隔がｌ以上要するといった設計ルールが存
在する場合、ｌ＝ｌ’とすると、端子ピッチｄ，ｄ’に
ついて、ｄ＞ｄ’が可能となる。
【００１６】したがって、隣合う端子形状を半田付部分
が半導体装置の一辺に平行な一直線上にない形状を有す
ることにより半田付け部分の間隔を大きくすることが出
来るので、端子ピッチを狭くすることができ、多端子化
に有利である。
が半導体装置の一辺に平行な一直線上にない形状を有す
ることにより半田付け部分の間隔を大きくすることが出
来るので、端子ピッチを狭くすることができ、多端子化
に有利である。
【００１７】
【発明の効果】以上述べたように本発明によれば、表面
実装型多端子半導体装置の一辺にある端子のうち隣合う
端子の半田付け部分が上記半導体装置の一辺に対し平行
な直線上にない端子形状のみを提供するだけで、端子ピ
ッチを小さくできるので、表面実装型多端子半導体装置
の寸法が大きくなるのを抑えつつ多端子化を図るのに有
利である。
実装型多端子半導体装置の一辺にある端子のうち隣合う
端子の半田付け部分が上記半導体装置の一辺に対し平行
な直線上にない端子形状のみを提供するだけで、端子ピ
ッチを小さくできるので、表面実装型多端子半導体装置
の寸法が大きくなるのを抑えつつ多端子化を図るのに有
利である。
【図１】従来使用されている表面実装型多端子半導体装
置の平面図である。
置の平面図である。
【図２】図１の側面図である。
【図３】本発明の端子形状を有する表面実装型多端子半
導体装置の平面図である。
導体装置の平面図である。
【図４】図３の側面図である。
１０、２０・・・端子
１１、２１・・・半田付け部分
３０・・・プリント基盤
Claims (1)
- 【請求項１】ａ） プリント基盤へ表面実装される多
端子半導体装置に於て、 ｂ） 半導体装置の一辺にある端子のうち、隣合う端
子の半田付け部分が ｃ） 上記一辺に対し平行な一直線上にない形状を有
することを特徴とする半導体装置の端子形状。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14458291A JPH04368159A (ja) | 1991-06-17 | 1991-06-17 | 半導体装置の端子形状 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14458291A JPH04368159A (ja) | 1991-06-17 | 1991-06-17 | 半導体装置の端子形状 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04368159A true JPH04368159A (ja) | 1992-12-21 |
Family
ID=15365483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14458291A Pending JPH04368159A (ja) | 1991-06-17 | 1991-06-17 | 半導体装置の端子形状 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04368159A (ja) |
-
1991
- 1991-06-17 JP JP14458291A patent/JPH04368159A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7288837B2 (en) | Semiconductor device and its writing method | |
| US5374848A (en) | Thermal stress resistant semiconductor device mounting arrangement | |
| JPH04368159A (ja) | 半導体装置の端子形状 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH04264795A (ja) | チップ部品搭載パッド | |
| JPH07254778A (ja) | 表面実装プリント配線板のクリームハンダ印刷方法 | |
| JPH0744043Y2 (ja) | プリント配線板 | |
| JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
| JPS63291494A (ja) | 表面実装用プリント配線板 | |
| JPH0714673U (ja) | 混成集積回路基板 | |
| JPH08186337A (ja) | プリント配線板構造 | |
| JPH06350243A (ja) | 印刷配線基板 | |
| JPH08130361A (ja) | プリント配線基板 | |
| JPH0537144A (ja) | プリント配線板のパツド | |
| JPH0955580A (ja) | プリント基板 | |
| JPH06224537A (ja) | 表面実装用リードピッチ変換基板 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH077165U (ja) | 回路基板 | |
| JPH10163587A (ja) | プリント基板 | |
| JPH0766524A (ja) | プリント基板 | |
| JPH0529523A (ja) | 多端子面実装型部品 | |
| JPH04340794A (ja) | プリント配線板 | |
| JPH0670226U (ja) | チップ型電子部品 | |
| JPH0384988A (ja) | プリント基板 | |
| JPH08293663A (ja) | 配線基板及び電子機器 |