JPH0529314A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0529314A JPH0529314A JP18144991A JP18144991A JPH0529314A JP H0529314 A JPH0529314 A JP H0529314A JP 18144991 A JP18144991 A JP 18144991A JP 18144991 A JP18144991 A JP 18144991A JP H0529314 A JPH0529314 A JP H0529314A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- recess
- film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体基板表面上に形成された絶縁膜の平坦
性を向上させ、絶縁膜上に形成する配線の線幅の均一性
を向上させる。 【構成】 凹部を一方主面に形成したＰ型シリコン基板
１の凹部の内面にゲート電極絶縁膜８を形成する。ゲー
ト絶縁膜８上に凹部を埋め込みかつＰ型シリコン基板１
の一方主面と同じ高さになるようにゲート電極１０を形
成する。そして、その上にスムースコート膜１４を形成
し、更にその上にアルミ配線１５を形成する。 【効果】 平坦な絶縁膜であるスムースコート膜１４上
に均一な線幅の配線形成ができるので、高信頼性の半導
体装置を得ることができる。
性を向上させ、絶縁膜上に形成する配線の線幅の均一性
を向上させる。 【構成】 凹部を一方主面に形成したＰ型シリコン基板
１の凹部の内面にゲート電極絶縁膜８を形成する。ゲー
ト絶縁膜８上に凹部を埋め込みかつＰ型シリコン基板１
の一方主面と同じ高さになるようにゲート電極１０を形
成する。そして、その上にスムースコート膜１４を形成
し、更にその上にアルミ配線１５を形成する。 【効果】 平坦な絶縁膜であるスムースコート膜１４上
に均一な線幅の配線形成ができるので、高信頼性の半導
体装置を得ることができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の構造に関
し、特に絶縁ゲート型電界効果トランジスタの電極構造
に関するものである。
し、特に絶縁ゲート型電界効果トランジスタの電極構造
に関するものである。
【０００２】
【従来の技術】従来の半導体装置について図９を用いて
説明する。図９はＮチャネルＭＯＳトランジスタの断面
図である。図において、１はＰ型シリコン基板、５は素
子分離用のフィールド酸化膜、８Ａはゲート酸化膜、１
１ＣはＮ型低濃度拡散層、１３ＣはＮ型高濃度拡散層、
１４Ａはスムースコート膜、１５Ａはアルミ配線、１６
Ａはパッシベーション膜、１８はサイドウォールを示
す。Ｐ型シリコン基板１の一方主面の面内にＮ型高濃度
拡散層１３Ｃ及びＮ型低濃度拡散層１１Ｃが形成されて
おり、Ｐ型シリコン基板１の一方主面上にゲート酸化膜
８Ａ、ゲート電極１７、サイドウォール１８が形成さ
れ、ＮチャネルＭＯＳトランジスタを構成している。Ｎ
チャネルＭＯＳトランジスタはフィールド酸化膜５で他
の素子と分離される。ＮチャネルＭＯＳトランジスタが
形成された半導体基板１上にスムースコート膜１４Ａが
形成され、スムースコート膜１４上にアルミ配線１５Ａ
が形成され、アルミ配線１５Ａ上にパッシベーション膜
１６Ａが形成されている。
説明する。図９はＮチャネルＭＯＳトランジスタの断面
図である。図において、１はＰ型シリコン基板、５は素
子分離用のフィールド酸化膜、８Ａはゲート酸化膜、１
１ＣはＮ型低濃度拡散層、１３ＣはＮ型高濃度拡散層、
１４Ａはスムースコート膜、１５Ａはアルミ配線、１６
Ａはパッシベーション膜、１８はサイドウォールを示
す。Ｐ型シリコン基板１の一方主面の面内にＮ型高濃度
拡散層１３Ｃ及びＮ型低濃度拡散層１１Ｃが形成されて
おり、Ｐ型シリコン基板１の一方主面上にゲート酸化膜
８Ａ、ゲート電極１７、サイドウォール１８が形成さ
れ、ＮチャネルＭＯＳトランジスタを構成している。Ｎ
チャネルＭＯＳトランジスタはフィールド酸化膜５で他
の素子と分離される。ＮチャネルＭＯＳトランジスタが
形成された半導体基板１上にスムースコート膜１４Ａが
形成され、スムースコート膜１４上にアルミ配線１５Ａ
が形成され、アルミ配線１５Ａ上にパッシベーション膜
１６Ａが形成されている。
【０００３】次に図９に示した従来の半導体装置の製造
方法について図１０〜図１５を用いて説明する。図１０
〜図１５において、１はＰ型シリコン基板、２は下敷酸
化膜、３は窒化膜、３Ａは窒化膜３を成形した窒化膜パ
ターン、４，６はレジストパターン、５はフィールド酸
化膜、８はゲート酸化膜用の酸化膜、８Ａは酸化膜８を
パターニングしたゲート酸化膜、１１Ｂはリンイオンの
注入された層、１１Ｃは層１１Ｂのリンイオンのみが活
性化されたＮ型低濃度拡散層、１３Ｂはヒ素イオンの注
入された層、１３Ｃは層１３Ｂのヒ素イオンが活性化さ
れたＮ型高濃度拡散層、１４Ａはスムースコート膜、１
５Ａはアルミ配線、１６Ａはパッシベーション膜であ
る。
方法について図１０〜図１５を用いて説明する。図１０
〜図１５において、１はＰ型シリコン基板、２は下敷酸
化膜、３は窒化膜、３Ａは窒化膜３を成形した窒化膜パ
ターン、４，６はレジストパターン、５はフィールド酸
化膜、８はゲート酸化膜用の酸化膜、８Ａは酸化膜８を
パターニングしたゲート酸化膜、１１Ｂはリンイオンの
注入された層、１１Ｃは層１１Ｂのリンイオンのみが活
性化されたＮ型低濃度拡散層、１３Ｂはヒ素イオンの注
入された層、１３Ｃは層１３Ｂのヒ素イオンが活性化さ
れたＮ型高濃度拡散層、１４Ａはスムースコート膜、１
５Ａはアルミ配線、１６Ａはパッシベーション膜であ
る。
【０００４】図１０に示す様に、Ｐ型シリコン基板１に
熱酸化法により下敷酸化膜２を形成し、下敷酸化膜２の
上に、ＣＶＤ法により窒化膜３を形成する。次に図１１
に示す様に、写真製版によりレジストパターン４を形成
し、窒化膜３のうちレジストパターン４により保護され
ていない部分を選択除去して窒化膜パターン３Ａを形成
する。更に、レジストパターン４を除去した後、図１２
に示す様に、熱酸化法により分離用フィールド酸化膜５
を形成し、その後、窒化膜パターン３Ａを除去する。次
に、下敷酸化膜２を除去し、ゲート酸化膜用の酸化膜８
を熱酸化法により形成し、更にその上に、ＣＶＤ法によ
りゲート電極用ポリシリコン膜を形成する。その後、図
１３に示すように、写真製版技術を用いてゲート電極用
ポリシリコン膜を選択除去し、ゲート電極１７を形成
し、更に、Ｎ型不純物としてリンイオンをイオン注入し
て将来Ｎ型低濃度拡散層となる元の層１１Ｂを形成す
る。次にＣＶＤ法により酸化膜を形成する。そして、異
方性エッチングを施すことにより、図１４に示す様に、
サイドウォール１８を形成し、その後、Ｎ型不純物とし
てヒ素イオンをイオン注入して将来Ｎ型高濃度層となる
元の層１３Ｂを形成する。次に、熱処理により、図１５
に示す様に、Ｎ型低濃度拡散層１１Ｃ及びＮ型高濃度拡
散層１３Ｃを形成する。そして、以上のように半導体基
板上に形成したＮチャネルＭＯＳトランジスタの上にス
ムースコート膜１４Ａを形成し、スムースコート膜１４
Ａの上にアルミ−シリコン合金によるアルミ配線１５Ａ
を写真製版技術を用いてエッチングを行い形成し、更
に、その上にパッシベーション膜１６Ａを形成し、図９
に示した半導体装置が製造される。
熱酸化法により下敷酸化膜２を形成し、下敷酸化膜２の
上に、ＣＶＤ法により窒化膜３を形成する。次に図１１
に示す様に、写真製版によりレジストパターン４を形成
し、窒化膜３のうちレジストパターン４により保護され
ていない部分を選択除去して窒化膜パターン３Ａを形成
する。更に、レジストパターン４を除去した後、図１２
に示す様に、熱酸化法により分離用フィールド酸化膜５
を形成し、その後、窒化膜パターン３Ａを除去する。次
に、下敷酸化膜２を除去し、ゲート酸化膜用の酸化膜８
を熱酸化法により形成し、更にその上に、ＣＶＤ法によ
りゲート電極用ポリシリコン膜を形成する。その後、図
１３に示すように、写真製版技術を用いてゲート電極用
ポリシリコン膜を選択除去し、ゲート電極１７を形成
し、更に、Ｎ型不純物としてリンイオンをイオン注入し
て将来Ｎ型低濃度拡散層となる元の層１１Ｂを形成す
る。次にＣＶＤ法により酸化膜を形成する。そして、異
方性エッチングを施すことにより、図１４に示す様に、
サイドウォール１８を形成し、その後、Ｎ型不純物とし
てヒ素イオンをイオン注入して将来Ｎ型高濃度層となる
元の層１３Ｂを形成する。次に、熱処理により、図１５
に示す様に、Ｎ型低濃度拡散層１１Ｃ及びＮ型高濃度拡
散層１３Ｃを形成する。そして、以上のように半導体基
板上に形成したＮチャネルＭＯＳトランジスタの上にス
ムースコート膜１４Ａを形成し、スムースコート膜１４
Ａの上にアルミ−シリコン合金によるアルミ配線１５Ａ
を写真製版技術を用いてエッチングを行い形成し、更
に、その上にパッシベーション膜１６Ａを形成し、図９
に示した半導体装置が製造される。
【０００５】図１６は図９に示した半導体装置の平面図
である。図において、図９と同一符号は同一内容を示
す。図において、アルミ配線１５Ａはゲート電極１７上
の部分とＮ型高濃度拡散層１３Ｃ上の部分では配線の幅
が異なっているが、これは、同じ幅でなければならない
ものである。しかし、ゲート電極１７の厚みにより、ス
ムースコート膜１４Ａの表面が凸状になり、配線を形成
するためにレジストパターンを写真製版により形成する
際に光の乱反射（ハレーション）が発生し、レジストパ
ターンが細くなるため、ゲート電極１７の上に形成され
たアルミ配線の幅が細くなっている。
である。図において、図９と同一符号は同一内容を示
す。図において、アルミ配線１５Ａはゲート電極１７上
の部分とＮ型高濃度拡散層１３Ｃ上の部分では配線の幅
が異なっているが、これは、同じ幅でなければならない
ものである。しかし、ゲート電極１７の厚みにより、ス
ムースコート膜１４Ａの表面が凸状になり、配線を形成
するためにレジストパターンを写真製版により形成する
際に光の乱反射（ハレーション）が発生し、レジストパ
ターンが細くなるため、ゲート電極１７の上に形成され
たアルミ配線の幅が細くなっている。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、図９に示す様に、半導
体基板１上に形成されたゲート電極１７の厚みによりス
ムースコート膜１４Ａの表面に凹凸ができる。そのた
め、アルミ配線１５Ａを写真製版により形成する時、ス
ムースコート膜１４Ａの表面の凹凸の影響で光の乱反射
（ハレーション）が発生し、図１６に示す様に、ゲート
電極１７と交差する部分のアルミ配線１５Ａの線幅が細
り、配線幅が不均一になってエレクトロマイグレーショ
ン等により断線する場合が生じ、半導体装置の信頼性が
低下するという問題点があった。
上のように構成されているので、図９に示す様に、半導
体基板１上に形成されたゲート電極１７の厚みによりス
ムースコート膜１４Ａの表面に凹凸ができる。そのた
め、アルミ配線１５Ａを写真製版により形成する時、ス
ムースコート膜１４Ａの表面の凹凸の影響で光の乱反射
（ハレーション）が発生し、図１６に示す様に、ゲート
電極１７と交差する部分のアルミ配線１５Ａの線幅が細
り、配線幅が不均一になってエレクトロマイグレーショ
ン等により断線する場合が生じ、半導体装置の信頼性が
低下するという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、アルミ配線等の配線の線幅が均
一な半導体装置を得ることを目的としており、更にこの
装置に適した製造方法は提供することを目的とする。
ためになされたもので、アルミ配線等の配線の線幅が均
一な半導体装置を得ることを目的としており、更にこの
装置に適した製造方法は提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置は、一方主面に凹部を有する第１導電型の半導体基板
と、前記凹部の一方側面に接し、前記半導体基板の一方
主面に形成された第２導電型のドレイン領域と、前記凹
部の一方側面とは反対側にある他方側面に接し、前記半
導体基板の一方主面に形成された第２導電型のソース領
域と、前記凹部の内面に形成された絶縁膜と、前記絶縁
膜上に前記凹部を埋め込みかつ前記半導体基板の一方主
面と同じ高さになるように形成されたゲート電極とを備
えて構成されている。
置は、一方主面に凹部を有する第１導電型の半導体基板
と、前記凹部の一方側面に接し、前記半導体基板の一方
主面に形成された第２導電型のドレイン領域と、前記凹
部の一方側面とは反対側にある他方側面に接し、前記半
導体基板の一方主面に形成された第２導電型のソース領
域と、前記凹部の内面に形成された絶縁膜と、前記絶縁
膜上に前記凹部を埋め込みかつ前記半導体基板の一方主
面と同じ高さになるように形成されたゲート電極とを備
えて構成されている。
【０００９】更にこの発明に係る半導体装置の製造方法
は、第１導電型の半導体基板の一方主面に凹部を形成す
る工程と、前記凹部の内面にゲート絶縁膜を形成する工
程と、前記ゲート絶縁膜上に前記凹部を埋め込みかつ前
記半導体基板の一方主面と同じ高さになるようにゲート
電極を形成する工程と、前記凹部の一方側面及び該一方
側面とは反対側にある他方側面にそれぞれ接するように
前記半導体基板の一方主面に第２導電型のソース及びド
レイン領域を形成する工程とを備えて構成されている。
は、第１導電型の半導体基板の一方主面に凹部を形成す
る工程と、前記凹部の内面にゲート絶縁膜を形成する工
程と、前記ゲート絶縁膜上に前記凹部を埋め込みかつ前
記半導体基板の一方主面と同じ高さになるようにゲート
電極を形成する工程と、前記凹部の一方側面及び該一方
側面とは反対側にある他方側面にそれぞれ接するように
前記半導体基板の一方主面に第２導電型のソース及びド
レイン領域を形成する工程とを備えて構成されている。
【００１０】
【作用】この発明における半導体装置は、一方主面に凹
部を有する半導体基板と、前記凹部の内面に形成された
絶縁膜と、前記絶縁膜上に前記凹部を埋め込みかつ前記
半導体基板の一方主面と同じ高さになるよう形成された
ゲート電極とを備えて構成されており、半導体基板上に
はゲート電極の厚みによる凹凸が存在しない。従って、
半導体基板上に形成される絶縁膜等に凹凸が発生せず、
絶縁膜等の上にアルミ配線などの配線を写真製版技術を
用いて、形成する際に光の乱反射（ハレーション）の発
生防止する。
部を有する半導体基板と、前記凹部の内面に形成された
絶縁膜と、前記絶縁膜上に前記凹部を埋め込みかつ前記
半導体基板の一方主面と同じ高さになるよう形成された
ゲート電極とを備えて構成されており、半導体基板上に
はゲート電極の厚みによる凹凸が存在しない。従って、
半導体基板上に形成される絶縁膜等に凹凸が発生せず、
絶縁膜等の上にアルミ配線などの配線を写真製版技術を
用いて、形成する際に光の乱反射（ハレーション）の発
生防止する。
【００１１】また、この発明の製造方法では、請求項２
の第１導電型の半導体基板の一方主面に凹部を形成する
工程と、前記凹部の内面にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上に前記凹部を埋め込みかつ前記
半導体基板の一方主面と同じ高さになるようにゲート電
極を形成する工程と、前記凹部の一方側面及び該一方側
面とは反対側にある他方側面にそれぞれ接するように前
記半導体基板の一方主面に第２導電型のソース及びドレ
イン領域を形成する工程とを備えて構成されており、こ
の発明に係る半導体装置のゲート電極の形成が容易に行
える。
の第１導電型の半導体基板の一方主面に凹部を形成する
工程と、前記凹部の内面にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上に前記凹部を埋め込みかつ前記
半導体基板の一方主面と同じ高さになるようにゲート電
極を形成する工程と、前記凹部の一方側面及び該一方側
面とは反対側にある他方側面にそれぞれ接するように前
記半導体基板の一方主面に第２導電型のソース及びドレ
イン領域を形成する工程とを備えて構成されており、こ
の発明に係る半導体装置のゲート電極の形成が容易に行
える。
【００１２】
【実施例】以下、この発明の一実施例について図１及び
図１７を用いて説明する。図１はこの発明による半導体
装置の断面図である。図１において、１は第１導電型の
半導体基板であるＰ型シリコン基板、５はフィールド酸
化膜、８はゲート絶縁膜であるゲート酸化膜、１０はゲ
ート電極、１１ＡはＮ型低濃度拡散層、１３ＡはＮ型高
濃度拡散層、１４は絶縁膜であるスムースコート膜、１
５はアルミ配線、１６はパッシベーション膜を示す。Ｐ
型シリコン基板１の一方主面である上面には、中央部分
に凹部が形成されている。この凹部の左右には、凹部の
側面に接するように、Ｎ型低濃度拡散層１１Ａ及びＮ型
Ｎ型高濃度拡散層１３Ａで構成されたドレイン領域とソ
ース領域が形成されている。また、凹部の内面にはゲー
ト酸化膜８が形成されており、ゲート酸化膜８の内側に
はゲート電極１９が形成されている。図に示したよう
に、ゲート電極１０の上面とＰ型シリコン基板１の上面
とは同一の高さになっている。そして、この平坦なＰ型
シリコン基板１上にスムースコート１４、アルミ配線１
５、パッシベーション膜１６を形成している。
図１７を用いて説明する。図１はこの発明による半導体
装置の断面図である。図１において、１は第１導電型の
半導体基板であるＰ型シリコン基板、５はフィールド酸
化膜、８はゲート絶縁膜であるゲート酸化膜、１０はゲ
ート電極、１１ＡはＮ型低濃度拡散層、１３ＡはＮ型高
濃度拡散層、１４は絶縁膜であるスムースコート膜、１
５はアルミ配線、１６はパッシベーション膜を示す。Ｐ
型シリコン基板１の一方主面である上面には、中央部分
に凹部が形成されている。この凹部の左右には、凹部の
側面に接するように、Ｎ型低濃度拡散層１１Ａ及びＮ型
Ｎ型高濃度拡散層１３Ａで構成されたドレイン領域とソ
ース領域が形成されている。また、凹部の内面にはゲー
ト酸化膜８が形成されており、ゲート酸化膜８の内側に
はゲート電極１９が形成されている。図に示したよう
に、ゲート電極１０の上面とＰ型シリコン基板１の上面
とは同一の高さになっている。そして、この平坦なＰ型
シリコン基板１上にスムースコート１４、アルミ配線１
５、パッシベーション膜１６を形成している。
【００１３】図１７は図１に示した半導体装置の平面図
である。図１７において、図１と同一符号は同一内容を
示す。図１に示したように、アルミ配線１５は平坦なス
ムースコート１４の上に形成されているため、写真製版
を用いてアルミ配線１５を形成するときに光の乱反射
（ハレーション）が発生せず、従来のように線幅が細く
なることなく均一に形成することができる。
である。図１７において、図１と同一符号は同一内容を
示す。図１に示したように、アルミ配線１５は平坦なス
ムースコート１４の上に形成されているため、写真製版
を用いてアルミ配線１５を形成するときに光の乱反射
（ハレーション）が発生せず、従来のように線幅が細く
なることなく均一に形成することができる。
【００１４】次に、この発明による半導体装置の製造方
法を図２〜図８を用いて説明する。図２〜図８は図１に
示したこの発明の一実施例により半導体装置の製造方法
である。図２に至る工程は図１０〜図１２に示した従来
の製造方法と同一であるため説明は省略する。
法を図２〜図８を用いて説明する。図２〜図８は図１に
示したこの発明の一実施例により半導体装置の製造方法
である。図２に至る工程は図１０〜図１２に示した従来
の製造方法と同一であるため説明は省略する。
【００１５】図２〜図８において、６，１２はレジスト
パターン、７はＰ型シリコン基板１の一方主面に形成さ
れた凹部、９はポリシリコン膜、１１はＮ型低濃度拡散
層の元になる層、１３はＮ型高濃度拡散層の元になる
層、１１ＡはＮ型低濃度拡散層、１３ＡはＮ型高濃度拡
散層を示す。
パターン、７はＰ型シリコン基板１の一方主面に形成さ
れた凹部、９はポリシリコン膜、１１はＮ型低濃度拡散
層の元になる層、１３はＮ型高濃度拡散層の元になる
層、１１ＡはＮ型低濃度拡散層、１３ＡはＮ型高濃度拡
散層を示す。
【００１６】図１２の工程が終了した後、下敷酸化膜２
を除去し、図２に示す様にレジストパターン６を形成す
る。Ｐ型シリコン基板１の一方主面である上面に凹部７
を形成し、図３に示す様に、凹部７の内面及びＰ型シリ
コン基板１の上面に熱酸化法によりゲート酸化膜８を形
成する。次に、図４に示す様に、Ｐ型シリコン基板１上
にゲート酸化膜８、フィールド酸化膜５を覆うようにＣ
ＶＤ法によりポリシリコン膜９を形成する。次に異方性
エッチングを用いてポリシリコン膜をエッチバックし、
図５に示す様にＰ型シリコン基板１と同じ高さになるよ
うに、ゲート電極１０を形成する。次に、図６に示す様
に、Ｎ型不純物であるリンイオンをイオン注入して層１
１を形成する。更に図７に示す様にレジストパターン１
２を形成した後、Ｎ型不純物であるヒ素イオンをイオン
注入して層１３を形成する。次に、熱処理により、図８
に示す様に、Ｎ型低濃度拡散層１１Ａ及びＮ型高濃度拡
散層１３Ａを形成する。更に、フィールド酸化膜５、ゲ
ート酸化膜８、ゲート電極１０を覆う様にスムースコー
ト膜１４を形成し、スムースコート膜１４の上にアルミ
−シリコーン合金によるアルミ配線１５を形成し、更に
その上に、パッシベーション膜１６を形成して図１に示
した半導体装置となる。
を除去し、図２に示す様にレジストパターン６を形成す
る。Ｐ型シリコン基板１の一方主面である上面に凹部７
を形成し、図３に示す様に、凹部７の内面及びＰ型シリ
コン基板１の上面に熱酸化法によりゲート酸化膜８を形
成する。次に、図４に示す様に、Ｐ型シリコン基板１上
にゲート酸化膜８、フィールド酸化膜５を覆うようにＣ
ＶＤ法によりポリシリコン膜９を形成する。次に異方性
エッチングを用いてポリシリコン膜をエッチバックし、
図５に示す様にＰ型シリコン基板１と同じ高さになるよ
うに、ゲート電極１０を形成する。次に、図６に示す様
に、Ｎ型不純物であるリンイオンをイオン注入して層１
１を形成する。更に図７に示す様にレジストパターン１
２を形成した後、Ｎ型不純物であるヒ素イオンをイオン
注入して層１３を形成する。次に、熱処理により、図８
に示す様に、Ｎ型低濃度拡散層１１Ａ及びＮ型高濃度拡
散層１３Ａを形成する。更に、フィールド酸化膜５、ゲ
ート酸化膜８、ゲート電極１０を覆う様にスムースコー
ト膜１４を形成し、スムースコート膜１４の上にアルミ
−シリコーン合金によるアルミ配線１５を形成し、更に
その上に、パッシベーション膜１６を形成して図１に示
した半導体装置となる。
【００１７】以上に示した製造方法によれば、Ｐ型シリ
コン基板１に埋め込まれて、Ｐ型シリコン基板１の一方
主面と同じ高さを持つゲート電極１０を容易に形成する
ことができ、この発明に係る半導体装置の製造に適して
いる。
コン基板１に埋め込まれて、Ｐ型シリコン基板１の一方
主面と同じ高さを持つゲート電極１０を容易に形成する
ことができ、この発明に係る半導体装置の製造に適して
いる。
【００１８】なお、上記実施例ではゲート電極材料とし
て、ポリシリコンの場合について示したが、モリブデ
ン、タングステンなどの高融点金属あるいは、そのシリ
サイドでもよく、更に、高融点金属とポリシリコンとの
ポリサイド構造、高融点金属のシリサイドとポリシリコ
ンとのポリサイド構造の場合にも同様の効果を奏する。
て、ポリシリコンの場合について示したが、モリブデ
ン、タングステンなどの高融点金属あるいは、そのシリ
サイドでもよく、更に、高融点金属とポリシリコンとの
ポリサイド構造、高融点金属のシリサイドとポリシリコ
ンとのポリサイド構造の場合にも同様の効果を奏する。
【００１９】また、上記実施例では、アルミ配線が一層
の場合について述べたが、二層以上の多層配線の場合に
も同様の効果を奏し、さらに上記実施例では、Ｎチャネ
ルＭＯＳトランジスタの場合についてのべたがＰチャネ
ルＭＯＳトランジスタの場合にも上記実施例と同様の効
果を奏する。
の場合について述べたが、二層以上の多層配線の場合に
も同様の効果を奏し、さらに上記実施例では、Ｎチャネ
ルＭＯＳトランジスタの場合についてのべたがＰチャネ
ルＭＯＳトランジスタの場合にも上記実施例と同様の効
果を奏する。
【００２０】また、アルミ配線材料として、上記実施例
ではアルミ−シリコン合金の場合についてのべたが、ア
ルミ−シリコン銅合金、アルミ−銅合金等他の金属の場
合も同様の効果を奏する。
ではアルミ−シリコン合金の場合についてのべたが、ア
ルミ−シリコン銅合金、アルミ−銅合金等他の金属の場
合も同様の効果を奏する。
【００２１】また、上記実施例ではゲート絶縁膜として
酸化膜を用いた例を示したが、ゲート絶縁膜に用いられ
る膜は窒化膜や酸化膜と窒化膜の多層膜など他の絶縁膜
であってもよく、上記実施例と同様の効果を奏する。
酸化膜を用いた例を示したが、ゲート絶縁膜に用いられ
る膜は窒化膜や酸化膜と窒化膜の多層膜など他の絶縁膜
であってもよく、上記実施例と同様の効果を奏する。
【００２２】
【発明の効果】以上のように、この発明によれば一方主
面に凹部を有する半導体基板と、前記凹部の内面に形成
された絶縁膜と、前記絶縁膜上に前記凹部を埋め込みか
つ前記半導体基板の一方主面と同じ高さになるようにに
形成されたゲート電極とを備えて半導体装置を構成した
ので、半導体基板上に形成される絶縁膜の平坦性が向上
するため、均一性の高い線幅を持つ配線形成ができ、信
頼性の高い半導体装置を得られる効果がある。
面に凹部を有する半導体基板と、前記凹部の内面に形成
された絶縁膜と、前記絶縁膜上に前記凹部を埋め込みか
つ前記半導体基板の一方主面と同じ高さになるようにに
形成されたゲート電極とを備えて半導体装置を構成した
ので、半導体基板上に形成される絶縁膜の平坦性が向上
するため、均一性の高い線幅を持つ配線形成ができ、信
頼性の高い半導体装置を得られる効果がある。
【００２３】また、この発明の製造方法によれば、第１
導電型の半導体基板の一方主面に凹部を形成する工程
と、前記凹部の内面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記凹部と埋め込みかつ前記半導
体基板の一方主面と同じ高さになるようにゲート電極を
形成する工程と、前記凹部の一方側面及び該一方側面と
は反対側にある他方側面にそれぞれ接するように前記半
導体基板の一方主面に第２導電型のソース及びドレイン
領域を形成する工程とを備えて構成されているので、こ
の発明に係る半導体装置を容易に製造できるという効果
がある。
導電型の半導体基板の一方主面に凹部を形成する工程
と、前記凹部の内面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記凹部と埋め込みかつ前記半導
体基板の一方主面と同じ高さになるようにゲート電極を
形成する工程と、前記凹部の一方側面及び該一方側面と
は反対側にある他方側面にそれぞれ接するように前記半
導体基板の一方主面に第２導電型のソース及びドレイン
領域を形成する工程とを備えて構成されているので、こ
の発明に係る半導体装置を容易に製造できるという効果
がある。
【図１】この発明の一実施例による半導体装置の断面図
である。
である。
【図２】図１に示した半導体装置の製造工程図である。
【図３】図１に示した半導体装置の製造工程図である。
【図４】図１に示した半導体装置の製造工程図である。
【図５】図１に示した半導体装置の製造工程図である。
【図６】図１に示した半導体装置の製造工程図である。
【図７】図１に示した半導体装置の製造工程図である。
【図８】図１に示した半導体装置の製造工程図である。
【図９】従来の半導体装置の一例であるＮチャネルＭＯ
Ｓトランジスタの断面図である。
Ｓトランジスタの断面図である。
【図１０】図９に示した従来の半導体装置の製造工程図
である。
である。
【図１１】図９に示した従来の半導体装置の製造工程図
である。
である。
【図１２】図９に示した従来の半導体装置の製造工程図
である。
である。
【図１３】図９に示した従来の半導体装置の製造工程図
である。
である。
【図１４】図９に示した従来の半導体装置の製造工程図
である。
である。
【図１５】図９に示した従来の半導体装置の製造工程図
である。
である。
【図１６】図９に示した従来の半導体装置の平面図であ
る。
る。
【図１７】図１に示した半導体装置の平面図である。
１ Ｐ型シリコン基板
５ フィールド酸化膜
８ ゲート酸化膜
１０ ゲート電極
１１Ａ Ｎ型低濃度拡散層
１３Ａ Ｎ型高濃度拡散層
１４ スムースコート膜
１５ アルミ配線
１６ パッシベーション膜
Claims (2)
- 【請求項１】 一方主面に凹部を有する第１導電型の半
導体基板と、 前記凹部の一方側面に接し、前記半導体基板の一方主面
に形成された第２導電型のドレイン領域と、 前記凹部の一方側面とは反対側にある他方側面に接し、
前記半導体基板の一方主面に形成された第２導電型のソ
ース領域と、 前記凹部の内面に形成された絶縁膜と、 前記絶縁膜上に前記凹部を埋め込みかつ前記半導体基板
の一方主面と同じ高さになるように形成されたゲート電
極と、 を備えた半導体装置。 - 【請求項２】 第１導電型の半導体基板の一方主面に凹
部を形成する工程と、 前記凹部の内面にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上に前記凹部を埋め込みかつ前記半導
体基板の一方主面と同じ高さになるようにゲート電極を
形成する工程と、 前記凹部の一方側面及び該一方側面とは反対側にある他
方側面にそれぞれ接するように前記半導体基板の一方主
面に第２導電型のソース及びドレイン領域を形成する工
程と、 を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18144991A JPH0529314A (ja) | 1991-07-23 | 1991-07-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18144991A JPH0529314A (ja) | 1991-07-23 | 1991-07-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529314A true JPH0529314A (ja) | 1993-02-05 |
Family
ID=16100965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18144991A Pending JPH0529314A (ja) | 1991-07-23 | 1991-07-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529314A (ja) |
-
1991
- 1991-07-23 JP JP18144991A patent/JPH0529314A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0430189B2 (ja) | ||
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| JPH08236624A (ja) | 集積回路におけるランディングパッドの構成体の製造方法 | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| JPH06163578A (ja) | 接続孔形成法 | |
| JPH07106560A (ja) | 溝型半導体装置とその製造方法 | |
| KR100433509B1 (ko) | 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터 형성 방법, 그리고 집적 회로 형성 방법 | |
| US5523605A (en) | Semiconductor device and method for forming the same | |
| JP2544937B2 (ja) | 半導体装置およびその製造方法 | |
| EP0120918B1 (en) | An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof | |
| JPH04275436A (ja) | Ｓｏｉｍｏｓトランジスタ | |
| JPH0529314A (ja) | 半導体装置及びその製造方法 | |
| JP2003298050A (ja) | 半導体装置の製造方法 | |
| US20010005616A1 (en) | Method for fabricating semiconductor device | |
| JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| TW519761B (en) | MOS device having dual-gate insulation layer and its manufacturing method | |
| JP3075351B2 (ja) | 半導体装置およびその製造方法 | |
| JP4299380B2 (ja) | 半導体装置及びその製造方法 | |
| KR100632047B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| JPH03191574A (ja) | 半導体装置 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH0582637A (ja) | 半導体装置 | |
| KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 |