JPH0529307B2 - - Google Patents
Info
- Publication number
- JPH0529307B2 JPH0529307B2 JP63173145A JP17314588A JPH0529307B2 JP H0529307 B2 JPH0529307 B2 JP H0529307B2 JP 63173145 A JP63173145 A JP 63173145A JP 17314588 A JP17314588 A JP 17314588A JP H0529307 B2 JPH0529307 B2 JP H0529307B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- abrasive material
- back surface
- sandblasting
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 description 65
- 239000003082 abrasive agent Substances 0.000 description 28
- 239000000523 sample Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000009826 distribution Methods 0.000 description 15
- 239000010419 fine particle Substances 0.000 description 15
- 238000005488 sandblasting Methods 0.000 description 15
- 238000005247 gettering Methods 0.000 description 14
- 239000002245 particle Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005507 spraying Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/024—Defect control-gettering and annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、半導体素子の製造に適する半導体
基板の製造方法に関する。
基板の製造方法に関する。
従来の技術
半導体素子において、素子領域（素子を作成す
る領域、通常は基板の表面）が金属不純物、特に
遷移金属で汚染されていると、少数キヤリアのラ
イフタイムが短い、pn接合のリーク電流が大き
いなど、素子としての特性が著しく劣る。したが
つて、素子領域の金属汚染は極力防止することが
必要である。
る領域、通常は基板の表面）が金属不純物、特に
遷移金属で汚染されていると、少数キヤリアのラ
イフタイムが短い、pn接合のリーク電流が大き
いなど、素子としての特性が著しく劣る。したが
つて、素子領域の金属汚染は極力防止することが
必要である。
上記汚染防止の手段として、従来より種々のゲ
ツタリングが用いられている（S.M.Sze“VLSI
Technology”MC GRAW HILL，1983，§
1.5.1）。
ツタリングが用いられている（S.M.Sze“VLSI
Technology”MC GRAW HILL，1983，§
1.5.1）。
金属で汚染された基板を熱処理すると、基板中
の金属原子が熱拡散により運動する。もし、基板
の中に金属に対するシンク（sink）があれば、そ
れに捕獲、吸収され、その場所に固定される。
の金属原子が熱拡散により運動する。もし、基板
の中に金属に対するシンク（sink）があれば、そ
れに捕獲、吸収され、その場所に固定される。
したがつて、あらかじめ半導体基板の素子領域
以外の領域にシンクを高い密度で発生させておけ
ば、たとえその後の素子工程で基板が汚染された
としても、熱処理によつて素子領域の汚染が低減
する。
以外の領域にシンクを高い密度で発生させておけ
ば、たとえその後の素子工程で基板が汚染された
としても、熱処理によつて素子領域の汚染が低減
する。
このような手法はゲツタリングと呼ばれ、次の
２つに大別される。
２つに大別される。
エクストリンシツク ゲツタリング（EG）
研磨材の吹付け（サンドブラスト）、研磨
（ラツピング）などの機械的損耗や集光レーザ
ー光線の照射により基板の裏面に故意に損傷を
導入するもの。
（ラツピング）などの機械的損耗や集光レーザ
ー光線の照射により基板の裏面に故意に損傷を
導入するもの。
イントリンシツク ゲツタリング（IG）
微小欠陥を基板の内部に高い密度で発生さ
せ、一方表面層からは蒸発により除去して無欠
陥層（DZ）を形成するもの。
せ、一方表面層からは蒸発により除去して無欠
陥層（DZ）を形成するもの。
それぞれ、裏面の損傷（BD）、微小欠陥が金
属不純物のシンクとなるが、これらの有効性につ
いてはすでに確かめられている（上記引用文献
中）。
属不純物のシンクとなるが、これらの有効性につ
いてはすでに確かめられている（上記引用文献
中）。
サンドブラストによる方法では、汚染を恐れ、
基板と共通した元素を含む化合物よりなる研磨材
が一般に用いられている。たとえば、基板がシリ
コンである場合には、石英、カーボランダムなど
の材質の研磨材が用いられている。その形を調べ
たところ、第６図に示すごとく、とがつた角のあ
る形状であつた。
基板と共通した元素を含む化合物よりなる研磨材
が一般に用いられている。たとえば、基板がシリ
コンである場合には、石英、カーボランダムなど
の材質の研磨材が用いられている。その形を調べ
たところ、第６図に示すごとく、とがつた角のあ
る形状であつた。
一方、平板に粒子を衝突させたとき生じる損傷
やクラツクは、主として剪断応力によるといわれ
ている（S.Timoshenko and J.N.Goodier：
“Theory of Elasticity”，2nd ed.Mc GRAW
HILL，1951，P.366〜372）。
やクラツクは、主として剪断応力によるといわれ
ている（S.Timoshenko and J.N.Goodier：
“Theory of Elasticity”，2nd ed.Mc GRAW
HILL，1951，P.366〜372）。
そこで、発明者らは、３種類の多面体の研磨材
がシリコン基板の裏面に垂直に衝突する場合を想
定し、基板内部の応力の分布をHertzらの理論に
従つて計算した（H.R.Hertz：J.Math（Crelle′s
J.）vol.92，1881など）。なお、シリコンのポアツ
ソン比は0.42として計算した（Sze，Appendix
Ａ）。
がシリコン基板の裏面に垂直に衝突する場合を想
定し、基板内部の応力の分布をHertzらの理論に
従つて計算した（H.R.Hertz：J.Math（Crelle′s
J.）vol.92，1881など）。なお、シリコンのポアツ
ソン比は0.42として計算した（Sze，Appendix
Ａ）。
第７図のＡ，Ｂ，Ｃは衝突時の接触面における
法線方向の圧縮応力の分布であり、ａ，ｂ，ｃは
それぞれに対応する剪断応力の分布である。
法線方向の圧縮応力の分布であり、ａ，ｂ，ｃは
それぞれに対応する剪断応力の分布である。
剪断応力が最大となる点の深さは、基板と研磨
材の接触部分の大きさと同程度である。
材の接触部分の大きさと同程度である。
これらの場合は、研磨材がとがつた角のある形
状であり、基板と研磨材の接触部分は非常に小さ
く、したがつて剪断応力が最大となる点は基板裏
面のごく表層部である。
状であり、基板と研磨材の接触部分は非常に小さ
く、したがつて剪断応力が最大となる点は基板裏
面のごく表層部である。
このため、主として表面でクラツクを生じ、そ
こから多数の剥れやすい微粒子を生じる。
こから多数の剥れやすい微粒子を生じる。
これを除去するため、研磨材吹付けの後、超音
波清浄化を行なつているが、微粒子は完全には除
去されない。
波清浄化を行なつているが、微粒子は完全には除
去されない。
残つた微粒子の一部は素子作成工程中に基板か
ら剥離し、基板表面の素子領域まで到来し、素子
の断線などを生じ、結果として素子の歩留を悪化
する。
ら剥離し、基板表面の素子領域まで到来し、素子
の断線などを生じ、結果として素子の歩留を悪化
する。
そのため、従来のサンドブラストによるゲツタ
リングでは、微粒子の発生を抑制するため、吹付
けの強度を低減させていた。
リングでは、微粒子の発生を抑制するため、吹付
けの強度を低減させていた。
発明が解決しようとする課題
上記のごとく、従来のサンドブラストによるゲ
ツタリングでは、微粒子の発生を抑制するために
吹付けの強度を低減させているので、損傷の発生
が少なく、優れたゲツタリング効果が得られなか
つた。
ツタリングでは、微粒子の発生を抑制するために
吹付けの強度を低減させているので、損傷の発生
が少なく、優れたゲツタリング効果が得られなか
つた。
この発明は、かかる現状にかんがみ、サンドブ
ラストにより、優れたゲツタリング効果を有し、
しかも微粒子の発生が少ない半導体基板を製造す
る方法を提案するものである。
ラストにより、優れたゲツタリング効果を有し、
しかも微粒子の発生が少ない半導体基板を製造す
る方法を提案するものである。
課題を解決するための手段
上記目的を達成するため、この発明は、半導体
基板の製造過程におけるサンドブラストによるゲ
ツタリングにおいて、半導体基板の裏面に球形ま
たは球に近い形状の研磨材を吹付け、基板の内部
に最大点のある剪断応力を発生させることによ
り、主に基板の内部に損傷を発生させるものであ
る。
基板の製造過程におけるサンドブラストによるゲ
ツタリングにおいて、半導体基板の裏面に球形ま
たは球に近い形状の研磨材を吹付け、基板の内部
に最大点のある剪断応力を発生させることによ
り、主に基板の内部に損傷を発生させるものであ
る。
作 用
球形または球に近い形状の研磨材１をシリコン
単結晶基板２の裏面に吹付けた場合の応力分布の
計算結果を第１図に示す。なお、シリコンのポア
ツソン比は0.42とした（前記引用文献中）。
単結晶基板２の裏面に吹付けた場合の応力分布の
計算結果を第１図に示す。なお、シリコンのポア
ツソン比は0.42とした（前記引用文献中）。
この場合は、基板裏面と研磨材の接触部分が大
きく、剪断応力が最大となる点は基板の内部（接
触部分の半径の約7/10の深さ）にあるので、基板
の内部に多くの損傷を起こし、一方表面でのクラ
ツクは少ない。その結果、微粒子の発生は著しく
減少して、素子の歩留も向上する。
きく、剪断応力が最大となる点は基板の内部（接
触部分の半径の約7/10の深さ）にあるので、基板
の内部に多くの損傷を起こし、一方表面でのクラ
ツクは少ない。その結果、微粒子の発生は著しく
減少して、素子の歩留も向上する。
実施例
実施例 １
＜試料の作成＞
引上げ法（チヨクラルスキー法）により製造さ
れた〔Oi〕＝14×1017atom／c.c.以下のシリコン単
結晶インゴツトから結晶方位＜100＞を主面とし
た多数のシリコン基板（直径５インチ、厚さ
600μｍ）を作り、各シリコン基板の裏面にサン
ドブラストにより損傷層を形成した。
れた〔Oi〕＝14×1017atom／c.c.以下のシリコン単
結晶インゴツトから結晶方位＜100＞を主面とし
た多数のシリコン基板（直径５インチ、厚さ
600μｍ）を作り、各シリコン基板の裏面にサン
ドブラストにより損傷層を形成した。
すなわち、この発明の実施による球状の研磨材
（大きさ：数μｍ〜数十μｍ）と、比較のため従
来のとがつた角のある研磨材（大きさ：数μｍ〜
数十μｍ）を用い、吹付け速度、時間および研磨
材濃度（研磨材の含有量１〜20％）を変えて吹付
け、損傷の強度の異なる複数のシリコン基板を作
製した。
（大きさ：数μｍ〜数十μｍ）と、比較のため従
来のとがつた角のある研磨材（大きさ：数μｍ〜
数十μｍ）を用い、吹付け速度、時間および研磨
材濃度（研磨材の含有量１〜20％）を変えて吹付
け、損傷の強度の異なる複数のシリコン基板を作
製した。
＜SEM（走査型電子顕微鏡）による観察＞
そして、シリカによるメカノケミカル研磨によ
り表面を研磨した上記の各種シリコン基板を、乾
燥酸素雰囲気（O2流量：５／min）中1000℃で
２時間の熱処理を施したのち、フツ酸（混合比50
％HF：純水＝１：10）に浸漬して微粒子の発生
を調べるための試料を作り、発生の状態を観察し
た。
り表面を研磨した上記の各種シリコン基板を、乾
燥酸素雰囲気（O2流量：５／min）中1000℃で
２時間の熱処理を施したのち、フツ酸（混合比50
％HF：純水＝１：10）に浸漬して微粒子の発生
を調べるための試料を作り、発生の状態を観察し
た。
上記サンドブラストの実施の一例として、粒径
が平均23μｍよりなる球状の研磨材Al2O3を基板
に吹付けた場合の基板裏面の顕微鏡写真に基いた
シヨツト跡（研磨材が衝突した跡）の模式図を第
４図Ａに示す。また、同じく粒径が平均23μｍよ
りなるとがつた角のある研磨材SiO2を吹付けた
場合のシヨツト跡の模式図を第５図Ａに示す。
が平均23μｍよりなる球状の研磨材Al2O3を基板
に吹付けた場合の基板裏面の顕微鏡写真に基いた
シヨツト跡（研磨材が衝突した跡）の模式図を第
４図Ａに示す。また、同じく粒径が平均23μｍよ
りなるとがつた角のある研磨材SiO2を吹付けた
場合のシヨツト跡の模式図を第５図Ａに示す。
上記両者を比較すると、第４図Ａの球状の研磨
材によるシヨツト跡の傷模様は第５図Ａのとがつ
た角のある研磨材による傷模様とは明らかに相違
している。
材によるシヨツト跡の傷模様は第５図Ａのとがつ
た角のある研磨材による傷模様とは明らかに相違
している。
＜発生ライフタイムの測定＞
ゲツタリング効果を評価するため、基板上に実
際に素子を作製し、その特性を測定した。その手
順は、まず試料基板を0.5％フツ酸水溶液中に浸
漬し、洗浄液中で15分間洗浄したのち、Ni
（NO3）2を1ppm含有する水溶液を10ml滴下して、
各試料を重金属により汚染させたのち回転、乾燥
し、各試料を拡散炉に入れ、1000℃で２時間の熱
処理を行い、表面に750Åの酸化膜をつけた。そ
して、真空蒸着およびリソグラフイーにより３mm
角のアルミニウム電極膜を形成しMOSキヤパシ
タ（金属−酸化膜−半導体の三層構造をもつた素
子）を作製し、MOS Ｃ−ｔ法により基板中の少
数キヤリアの発生ライフタイムを測定した。
際に素子を作製し、その特性を測定した。その手
順は、まず試料基板を0.5％フツ酸水溶液中に浸
漬し、洗浄液中で15分間洗浄したのち、Ni
（NO3）2を1ppm含有する水溶液を10ml滴下して、
各試料を重金属により汚染させたのち回転、乾燥
し、各試料を拡散炉に入れ、1000℃で２時間の熱
処理を行い、表面に750Åの酸化膜をつけた。そ
して、真空蒸着およびリソグラフイーにより３mm
角のアルミニウム電極膜を形成しMOSキヤパシ
タ（金属−酸化膜−半導体の三層構造をもつた素
子）を作製し、MOS Ｃ−ｔ法により基板中の少
数キヤリアの発生ライフタイムを測定した。
MOS Ｃ−ｔ法は、第８図に示すように、半導
体基板６の表面に酸化膜７を形成し、その酸化膜
７上に金属膜からなる３mm角のプローブ電極８と
その周囲をかこむガード電極９を設け、上記プロ
ーブ電極８とステージ１０との間にホストコンピ
ユーター１１に接続された電気容量計１２を設け
た装置により、少数キヤリアの発生ライフタイム
を測定した。
体基板６の表面に酸化膜７を形成し、その酸化膜
７上に金属膜からなる３mm角のプローブ電極８と
その周囲をかこむガード電極９を設け、上記プロ
ーブ電極８とステージ１０との間にホストコンピ
ユーター１１に接続された電気容量計１２を設け
た装置により、少数キヤリアの発生ライフタイム
を測定した。
すなわち、Ｐ型基板について説明すると、プロ
ーブ電極８、ガード電極９とも蓄積方向の−3V
を印加し（第９図ａ）、プローブ電極の電圧を反
転方向にステツプ状に変化させる。そして、プロ
ーブ電極の電気容量Ｃの時間変化を測定し、電気
容量Ｃを時間ｔの関数として得る（第９図ｂ）。
この第９図ｂのグラフの軸変換を行ない、縦軸に
−ｄ／dt（Cox／Ｃ）2、横軸に（Cf／Ｃ−１）をとつて
プ ロツト（Zerbstプロツト）し、第９図Ｃのグラフ
を画き、その直線部分の勾配から、Zerbstの方法
に従つて、少数キヤリアの発生ライフタイムτg
を求める（M.Zerbst，Z.Angew.Phys.，22，30
（1966））。なお、Coxは酸化膜容量、Cfは平衡容
量を表わす。
ーブ電極８、ガード電極９とも蓄積方向の−3V
を印加し（第９図ａ）、プローブ電極の電圧を反
転方向にステツプ状に変化させる。そして、プロ
ーブ電極の電気容量Ｃの時間変化を測定し、電気
容量Ｃを時間ｔの関数として得る（第９図ｂ）。
この第９図ｂのグラフの軸変換を行ない、縦軸に
−ｄ／dt（Cox／Ｃ）2、横軸に（Cf／Ｃ−１）をとつて
プ ロツト（Zerbstプロツト）し、第９図Ｃのグラフ
を画き、その直線部分の勾配から、Zerbstの方法
に従つて、少数キヤリアの発生ライフタイムτg
を求める（M.Zerbst，Z.Angew.Phys.，22，30
（1966））。なお、Coxは酸化膜容量、Cfは平衡容
量を表わす。
この際の微粒子の発生状態を調べるため、上記
Al2O3からなる球状の研磨材を基板裏面に吹付け
たのち、1000℃で２時間熱処理を行い、酸化膜を
除去した際の基板裏面の顕微鏡写真に基いた状態
の模式図を第４図Ｂに、また同じく上記SiO2か
らなるとがつた角のある研磨材を吹付けた場合の
微粒子の発生状態の模式図を第５図Ｂに示す。こ
の結果より、とがつた角のある研磨材を使つた場
合には微粒子の発生が多いことがわかる。
Al2O3からなる球状の研磨材を基板裏面に吹付け
たのち、1000℃で２時間熱処理を行い、酸化膜を
除去した際の基板裏面の顕微鏡写真に基いた状態
の模式図を第４図Ｂに、また同じく上記SiO2か
らなるとがつた角のある研磨材を吹付けた場合の
微粒子の発生状態の模式図を第５図Ｂに示す。こ
の結果より、とがつた角のある研磨材を使つた場
合には微粒子の発生が多いことがわかる。
一方、微粒子の発生状況を調べるため、表面検
査装置によりカウントした素子面上の1884mm2の部
分の微粒子の数（0.25μｍ以上）を縦軸とし、
MOSキヤパシタの発生ライフタイムτgを横軸と
して第２図のグラフに示す。
査装置によりカウントした素子面上の1884mm2の部
分の微粒子の数（0.25μｍ以上）を縦軸とし、
MOSキヤパシタの発生ライフタイムτgを横軸と
して第２図のグラフに示す。
第２図より、従来のとがつた角のある研磨材を
吹付けした基板では、発生ライフタイムτgが10-4
秒以上でゲツタリング効果が十分なものは、表面
の微粒子の数が102個以上で発生ライフタイムτg
に比例して増加しており、また発生した微粒子の
数が102個以下の基板は発生ライフタイムτgが
10-4秒以下であつた。これに対し、この発明によ
り球状の研磨材を吹付けた基板では、発生ライフ
タイムτgが10-4秒以上のものでも表面の微粒子数
は102個以下であつた。
吹付けした基板では、発生ライフタイムτgが10-4
秒以上でゲツタリング効果が十分なものは、表面
の微粒子の数が102個以上で発生ライフタイムτg
に比例して増加しており、また発生した微粒子の
数が102個以下の基板は発生ライフタイムτgが
10-4秒以下であつた。これに対し、この発明によ
り球状の研磨材を吹付けた基板では、発生ライフ
タイムτgが10-4秒以上のものでも表面の微粒子数
は102個以下であつた。
つまり、とがつた角のある研磨材を吹付けした
基板では、ゲツタリング効果の増加と共に発生微
粒子数が増加するが、球状の研磨材を吹付けた基
板はゲツタリング効果が増加しても微粒子の発生
を抑えることができることがわかる。
基板では、ゲツタリング効果の増加と共に発生微
粒子数が増加するが、球状の研磨材を吹付けた基
板はゲツタリング効果が増加しても微粒子の発生
を抑えることができることがわかる。
＜転位の分布の観察＞
また、上記により作製した基板の機械的損傷の
評価を行うため1150℃で２時間の熱処理をしたの
ち、いわゆるダツシユ液により選択エツチングを
行い裏面の転位の分布状態を光学顕微鏡により観
察した。その結果を第３図〜第５図に示す。
評価を行うため1150℃で２時間の熱処理をしたの
ち、いわゆるダツシユ液により選択エツチングを
行い裏面の転位の分布状態を光学顕微鏡により観
察した。その結果を第３図〜第５図に示す。
第３図は横軸を転位集合体の大きさ、縦軸を頻
度としたグラフであり、とがつた角のある研磨材
を吹付けた基板では、転位集合体の大きさの分布
に幅があり、大きさが揃つていないが、球状の研
磨材を吹付けた基板では、転位集合体の大きさの
分布幅が小さく、大きさが揃つていることがわか
る。
度としたグラフであり、とがつた角のある研磨材
を吹付けた基板では、転位集合体の大きさの分布
に幅があり、大きさが揃つていないが、球状の研
磨材を吹付けた基板では、転位集合体の大きさの
分布幅が小さく、大きさが揃つていることがわか
る。
これは、球状の研磨材は形状に異方性が少ない
ため、研磨材に加えられた力を、そのまま基板に
伝えるためであると考えられる。これを利用し
て、転位集合体の大きさを制御することができ
る。さらに、球状の研磨材は分級が容易であり、
そのため転位集合体の大きさの制御性はさらに向
上できる。
ため、研磨材に加えられた力を、そのまま基板に
伝えるためであると考えられる。これを利用し
て、転位集合体の大きさを制御することができ
る。さらに、球状の研磨材は分級が容易であり、
そのため転位集合体の大きさの制御性はさらに向
上できる。
なお、転位集合体の大きさ、および深さの制御
に関しては、使用する球状の研磨材の材質、粒径
を選択する必要がある。
に関しては、使用する球状の研磨材の材質、粒径
を選択する必要がある。
上記転位集合体を顕微鏡により観察した一例と
して、上記Al2O3よりなる球状の研磨材を使つた
場合の模式図を第４図Ｃに、またSiO2よりなる
とがつた角のある研磨材を使つた場合の模式図を
第５図Ｃに示す。この結果よりこの発明の実施に
よる第４図Ｃの場合はシヨツト跡（大きな黒部
分）の周囲には無数の転位（小さな黒点）が見ら
れ内部の損傷が大きいことがわかる。これに対
し、とがつた角のある研磨材を使つた第５図Ｃの
場合は無数の小さなシヨツト跡があるが、その周
囲には多くの転位は見られない。
して、上記Al2O3よりなる球状の研磨材を使つた
場合の模式図を第４図Ｃに、またSiO2よりなる
とがつた角のある研磨材を使つた場合の模式図を
第５図Ｃに示す。この結果よりこの発明の実施に
よる第４図Ｃの場合はシヨツト跡（大きな黒部
分）の周囲には無数の転位（小さな黒点）が見ら
れ内部の損傷が大きいことがわかる。これに対
し、とがつた角のある研磨材を使つた第５図Ｃの
場合は無数の小さなシヨツト跡があるが、その周
囲には多くの転位は見られない。
実施例 ２
＜試料の作成＞
引上げ法（チヨクラルスキー法）により製造さ
れた〔Oi〕＝14×1017atom／c.c.以下のシリコン単
結晶インゴツトから結晶方位＜100＞を主面とし
た多数のシリコン基板（直径６インチ、厚さ
675μｍ）を作り、この発明を実施した試料とな
るシリコン基板の裏面には平均粒径23μｍの
Al2O3からなる球状の研磨材を吹付け強度1.0Kg／
cm2で吹付け、また比較例の試料となるシリコン基
板の裏面には平均粒径23μｍのSiO2からなるとが
つた角のある研磨材を吹付け強度0.4Kg／cm2で吹
付け、それぞれこのサンドブラストにより基板裏
面に損傷層を形成した。
れた〔Oi〕＝14×1017atom／c.c.以下のシリコン単
結晶インゴツトから結晶方位＜100＞を主面とし
た多数のシリコン基板（直径６インチ、厚さ
675μｍ）を作り、この発明を実施した試料とな
るシリコン基板の裏面には平均粒径23μｍの
Al2O3からなる球状の研磨材を吹付け強度1.0Kg／
cm2で吹付け、また比較例の試料となるシリコン基
板の裏面には平均粒径23μｍのSiO2からなるとが
つた角のある研磨材を吹付け強度0.4Kg／cm2で吹
付け、それぞれこのサンドブラストにより基板裏
面に損傷層を形成した。
上記のサンドブラストを行なつた各シリコン基
板は表面研磨を施して洗浄した。
板は表面研磨を施して洗浄した。
そして、シリコン基板の裏面に次の条件で損傷
を与えた各シリコン基板より試料を取り出した。
を与えた各シリコン基板より試料を取り出した。
○印：球状の研磨材の吹付け
△印：とがつた角のある研磨材の吹付け
□印：サンドブラストなし
上記裏面の損傷と熱処理が発生ライフタイムに
及ぼす影響を調べるため、次の要領で熱処理を施
した。
及ぼす影響を調べるため、次の要領で熱処理を施
した。
試料No.１：表面研磨のままで熱処理せず
試料No.２：酸素雰囲気（O2流量５／min）中
1000℃で４時間熱処理 試料No.３：酸素雰囲気（O2流量５／min）中
1000℃で４時間熱処理 窒素雰囲気（N2流量５／min）中1200℃で
６時間熱処理 試料No.４：酸素雰囲気（O2流量５／min）中
1000℃で４時間熱処理 窒素雰囲気（N2流量５／min）中1200℃で
６時間熱処理 酸素雰囲気（O2流量５／min）中1000℃で６
時間熱処理 上記試料No.２〜No.４は熱処理を施したのち、フ
ツ酸水溶液（50％HF：純水＝１：１（容積））に
浸漬処理した。
1000℃で４時間熱処理 試料No.３：酸素雰囲気（O2流量５／min）中
1000℃で４時間熱処理 窒素雰囲気（N2流量５／min）中1200℃で
６時間熱処理 試料No.４：酸素雰囲気（O2流量５／min）中
1000℃で４時間熱処理 窒素雰囲気（N2流量５／min）中1200℃で
６時間熱処理 酸素雰囲気（O2流量５／min）中1000℃で６
時間熱処理 上記試料No.２〜No.４は熱処理を施したのち、フ
ツ酸水溶液（50％HF：純水＝１：１（容積））に
浸漬処理した。
＜発生ライフタイムの測定＞
上記実施例１と同様にしてMOS Ｃ−ｔ法によ
り基板中の少数キヤリアの発生ライフタイムτg
を測定した。その結果を第１０図に示す。
り基板中の少数キヤリアの発生ライフタイムτg
を測定した。その結果を第１０図に示す。
この第１０図から、この発明の実施により、基
板裏面に球状の研磨材を吹付けて損傷させた試料
は、熱処理のいかんにかかわらず発生ライフタイ
ムτgは長く、他の条件で裏面の損傷を与えた試
料に比べ優れていることがわかる。
板裏面に球状の研磨材を吹付けて損傷させた試料
は、熱処理のいかんにかかわらず発生ライフタイ
ムτgは長く、他の条件で裏面の損傷を与えた試
料に比べ優れていることがわかる。
発明の効果
この発明は上記したように、ゲツタリング効果
を低下させることなく裏面の微粒子発生の少ない
基板を作ることができ、また基板裏面に形成する
転位集合体の大きさを均一に制御できるため、所
要強度の均一損傷層を容易に形成することがで
き、素子歩留が向上する。
を低下させることなく裏面の微粒子発生の少ない
基板を作ることができ、また基板裏面に形成する
転位集合体の大きさを均一に制御できるため、所
要強度の均一損傷層を容易に形成することがで
き、素子歩留が向上する。
第１図はこの発明で用いる球状の研磨材を半導
体基板に吹付けた際に発生する応力の応力分布を
示す説明図（Ａ図）と基板内部に発生する応力最
大点を示す説明図（ａ図）、第２図はシリコン素
子の発生ライフタイムτgと表面の微粒子数との
関係を示すグラフ、第３図はシリコン基板の裏面
に形成する転位集合体の大きさのばらつきを示す
グラフ、第４図はこの発明の実施により球状の研
磨材を基板裏面に吹付けた場合の裏面状態の模式
図で、Ａ図はサンドブラスト後の状態、Ｂ図はさ
らに熱処理を施して酸化膜を除去したあとの裏面
の状態、Ｃ図はサンドブラスト後に熱処理を選択
エツチングを行つたあとの転位の分布状態を示
す、第５図は従来法によりとがつた角のある研磨
材を基板裏面に吹付けた場合の裏面状態の模式図
で、Ａ図はサンドブラスト後の状態、Ｂ図はさら
に熱処理を施して酸化膜を除去したあとの裏面の
状態、Ｃ図はサンドブラスト後に熱処理と選択エ
ツチングを行つたあとの転位の分布状態を示す、
第６図はとがつた角を有する研磨材の模式図、第
７図Ａ，Ｂ，Ｃは第６図のとがつた角のある研磨
材が半導体基板に衝突した時の面圧応力分布のモ
デル、第７図ａ，ｂ，ｃは前記接触面圧分布各々
に対応する剪断応力分布のモデル、第８図ａは
MOS Ｃ−ｔ法による発生ライフタイムを測定す
るための装置の概要を示す説明図、第８図ｂはそ
の装置のプローブ電極とガード電極の形状を示す
説明図、第９図は第８図の装置により発生ライフ
タイムを測定する際の手順を示すもので、図ａは
電極電圧Ｖと時間ｔとの関係を示すグラフ、図ｂ
はプローブ電極の電気容量Ｃと時間ｔとの関係を
示すグラフ、図ｃは図ｂを軸変換して直線部分の
勾配からZerbstの方法に従つて少数キヤリアの発
生ライフタイムτgを求めるためのグラフ（Zerbst
プロツト）、第１０図は、この発明の実施例およ
び従来法による比較例についてMOS Ｃ−ｔ法に
より基板中の少数キヤリアの発生ライフタイム
τgを測定した結果を示すグラフである。 １……球状の研磨材、２……半導体基板、３…
…裏面、４……応力分布、５……ヘルツ圧、６…
…半導体基板、７……酸化膜、８……プローブ電
極、９……ガード電極、１０……ステージ、１１
……ホストコンピユーター、１２……電気容量
計。
体基板に吹付けた際に発生する応力の応力分布を
示す説明図（Ａ図）と基板内部に発生する応力最
大点を示す説明図（ａ図）、第２図はシリコン素
子の発生ライフタイムτgと表面の微粒子数との
関係を示すグラフ、第３図はシリコン基板の裏面
に形成する転位集合体の大きさのばらつきを示す
グラフ、第４図はこの発明の実施により球状の研
磨材を基板裏面に吹付けた場合の裏面状態の模式
図で、Ａ図はサンドブラスト後の状態、Ｂ図はさ
らに熱処理を施して酸化膜を除去したあとの裏面
の状態、Ｃ図はサンドブラスト後に熱処理を選択
エツチングを行つたあとの転位の分布状態を示
す、第５図は従来法によりとがつた角のある研磨
材を基板裏面に吹付けた場合の裏面状態の模式図
で、Ａ図はサンドブラスト後の状態、Ｂ図はさら
に熱処理を施して酸化膜を除去したあとの裏面の
状態、Ｃ図はサンドブラスト後に熱処理と選択エ
ツチングを行つたあとの転位の分布状態を示す、
第６図はとがつた角を有する研磨材の模式図、第
７図Ａ，Ｂ，Ｃは第６図のとがつた角のある研磨
材が半導体基板に衝突した時の面圧応力分布のモ
デル、第７図ａ，ｂ，ｃは前記接触面圧分布各々
に対応する剪断応力分布のモデル、第８図ａは
MOS Ｃ−ｔ法による発生ライフタイムを測定す
るための装置の概要を示す説明図、第８図ｂはそ
の装置のプローブ電極とガード電極の形状を示す
説明図、第９図は第８図の装置により発生ライフ
タイムを測定する際の手順を示すもので、図ａは
電極電圧Ｖと時間ｔとの関係を示すグラフ、図ｂ
はプローブ電極の電気容量Ｃと時間ｔとの関係を
示すグラフ、図ｃは図ｂを軸変換して直線部分の
勾配からZerbstの方法に従つて少数キヤリアの発
生ライフタイムτgを求めるためのグラフ（Zerbst
プロツト）、第１０図は、この発明の実施例およ
び従来法による比較例についてMOS Ｃ−ｔ法に
より基板中の少数キヤリアの発生ライフタイム
τgを測定した結果を示すグラフである。 １……球状の研磨材、２……半導体基板、３…
…裏面、４……応力分布、５……ヘルツ圧、６…
…半導体基板、７……酸化膜、８……プローブ電
極、９……ガード電極、１０……ステージ、１１
……ホストコンピユーター、１２……電気容量
計。
１ 裏面に歪付けした基板をフツ酸に浸漬して自
然酸化膜を除去したのち、引続き基板のフツ酸へ
の浸漬、取出しを複数回繰返し、強制的にパーテ
イクルを表面に付着させ、その汚染パーテイクル
付着量を計測して汚染度合を判定する半導体基板
表面のパーテイクル汚染評価方法。
然酸化膜を除去したのち、引続き基板のフツ酸へ
の浸漬、取出しを複数回繰返し、強制的にパーテ
イクルを表面に付着させ、その汚染パーテイクル
付着量を計測して汚染度合を判定する半導体基板
表面のパーテイクル汚染評価方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173145A JPH0222822A (ja) | 1988-07-11 | 1988-07-11 | 半導体基板の製造方法 |
| DE3922563A DE3922563A1 (de) | 1988-07-11 | 1989-07-08 | Verfahren zur herstellung eines halbleiter-wafers |
| US07/377,276 US5051375A (en) | 1988-07-11 | 1989-07-10 | Method of producing semiconductor wafer through gettering using spherical abrasives |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173145A JPH0222822A (ja) | 1988-07-11 | 1988-07-11 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0222822A JPH0222822A (ja) | 1990-01-25 |
| JPH0529307B2 true JPH0529307B2 (ja) | 1993-04-30 |
Family
ID=15954945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173145A Granted JPH0222822A (ja) | 1988-07-11 | 1988-07-11 | 半導体基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5051375A (ja) |
| JP (1) | JPH0222822A (ja) |
| DE (1) | DE3922563A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5401319A (en) * | 1992-08-27 | 1995-03-28 | Applied Materials, Inc. | Lid and door for a vacuum chamber and pretreatment therefor |
| JP2719113B2 (ja) * | 1994-05-24 | 1998-02-25 | 信越半導体株式会社 | 単結晶シリコンウェーハの歪付け方法 |
| US5426061A (en) * | 1994-09-06 | 1995-06-20 | Midwest Research Institute | Impurity gettering in semiconductors |
| JP3264367B2 (ja) * | 1998-10-14 | 2002-03-11 | 信越半導体株式会社 | サンドブラスト処理剤、それを用いて処理されたウェーハ及びその処理方法 |
| US6406923B1 (en) * | 2000-07-31 | 2002-06-18 | Kobe Precision Inc. | Process for reclaiming wafer substrates |
| JP5907797B2 (ja) * | 2012-05-02 | 2016-04-26 | 株式会社ディスコ | ウエーハの加工方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338593A (en) * | 1976-09-13 | 1978-04-08 | Katsuji Shimizu | Feed for culturing fishes |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4038786A (en) * | 1974-09-27 | 1977-08-02 | Lockheed Aircraft Corporation | Sandblasting with pellets of material capable of sublimation |
| US4525239A (en) * | 1984-04-23 | 1985-06-25 | Hewlett-Packard Company | Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits |
| DE3738344A1 (de) * | 1986-11-14 | 1988-05-26 | Mitsubishi Electric Corp | Anlage zum einfuehren von gitterstoerstellen und verfahren dazu |
| DE3844649C2 (ja) * | 1987-06-23 | 1992-04-23 | Taiyo Sanso Co. Ltd., Osaka, Jp |
-
1988
- 1988-07-11 JP JP63173145A patent/JPH0222822A/ja active Granted
-
1989
- 1989-07-08 DE DE3922563A patent/DE3922563A1/de active Granted
- 1989-07-10 US US07/377,276 patent/US5051375A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338593A (en) * | 1976-09-13 | 1978-04-08 | Katsuji Shimizu | Feed for culturing fishes |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3922563C2 (ja) | 1991-11-07 |
| JPH0222822A (ja) | 1990-01-25 |
| DE3922563A1 (de) | 1990-01-18 |
| US5051375A (en) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI385723B (zh) | 矽電極組合蝕刻率及蝕刻均勻回復之方法 | |
| TWI402382B (zh) | 用於矽電極組合表面污染移除之清潔方法 | |
| JP4988597B2 (ja) | 酸溶液によるシリコン電極アセンブリ表面の汚染除去 | |
| US4050954A (en) | Surface treatment of semiconductor substrates | |
| US6338805B1 (en) | Process for fabricating semiconductor wafers with external gettering | |
| US7314854B2 (en) | Ammonium hydroxide treatments for semiconductor substrates | |
| US20090130816A1 (en) | Method for manufacturing simox wafer and simox wafer manufactured thereby | |
| US20070007245A1 (en) | Silicon wafer reclamation method and reclaimed wafer | |
| JPH0529307B2 (ja) | ||
| CN113690128A (zh) | 一种磷化铟晶片的清洗方法 | |
| WO2007063677A1 (ja) | 半導体ウエーハの平面研削方法および製造方法 | |
| US7439189B2 (en) | Surface treatment after selective etching | |
| KR102507136B1 (ko) | 기판 표면 상의 금속 오염을 감소시키는 방법 | |
| JP2016056057A (ja) | サファイア基板およびその製造方法 | |
| Busnaina et al. | Nanoscale defects and surface preparation in nanomanufacturing | |
| JPS5848682A (ja) | 洗浄方法 | |
| JPS59106121A (ja) | 半導体基板の表面処理方法 | |
| Atanasova et al. | Some investigation of Si and SiO2 surfaces etched in CF4 or CF4 O2 plasma | |
| JPH02305440A (ja) | 洗浄方法 | |
| CN115332039A (zh) | 等离子体处理设备用单晶硅结构、部件、应用及方法 | |
| d'Aragona et al. | VOID FORMATION AND ANNIHILATION IN SILICON DIRECT WAFER BONDING | |
| JPH0497533A (ja) | 半導体基板 | |
| JPH02180021A (ja) | 半導体ウエハの製造方法 | |
| JPH01244621A (ja) | シリコン単結晶基板の表面清浄化方法 | |
| JPH05136112A (ja) | シリコン基板の洗浄方法 |