JPH0529307B2 - - Google Patents

Info

Publication number
JPH0529307B2
JPH0529307B2 JP63173145A JP17314588A JPH0529307B2 JP H0529307 B2 JPH0529307 B2 JP H0529307B2 JP 63173145 A JP63173145 A JP 63173145A JP 17314588 A JP17314588 A JP 17314588A JP H0529307 B2 JPH0529307 B2 JP H0529307B2
Authority
JP
Japan
Prior art keywords
substrate
abrasive material
back surface
sandblasting
generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63173145A
Other languages
English (en)
Other versions
JPH0222822A (ja
Inventor
Sueo Sakata
Yasunori Oka
Toshio Narutomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KYUSHU DENSHI KINZOKU KK
OOSAKA CHITANIUMU SEIZO KK
Original Assignee
KYUSHU DENSHI KINZOKU KK
OOSAKA CHITANIUMU SEIZO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KYUSHU DENSHI KINZOKU KK, OOSAKA CHITANIUMU SEIZO KK filed Critical KYUSHU DENSHI KINZOKU KK
Priority to JP63173145A priority Critical patent/JPH0222822A/ja
Priority to DE3922563A priority patent/DE3922563A1/de
Priority to US07/377,276 priority patent/US5051375A/en
Publication of JPH0222822A publication Critical patent/JPH0222822A/ja
Publication of JPH0529307B2 publication Critical patent/JPH0529307B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02016Backside treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/024Defect control-gettering and annealing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/06Gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、半導体素子の製造に適する半導体
基板の製造方法に関する。
従来の技術 半導体素子において、素子領域(素子を作成す
る領域、通常は基板の表面)が金属不純物、特に
遷移金属で汚染されていると、少数キヤリアのラ
イフタイムが短い、pn接合のリーク電流が大き
いなど、素子としての特性が著しく劣る。したが
つて、素子領域の金属汚染は極力防止することが
必要である。
上記汚染防止の手段として、従来より種々のゲ
ツタリングが用いられている(S.M.Sze“VLSI
Technology”MC GRAW HILL,1983,§
1.5.1)。
金属で汚染された基板を熱処理すると、基板中
の金属原子が熱拡散により運動する。もし、基板
の中に金属に対するシンク(sink)があれば、そ
れに捕獲、吸収され、その場所に固定される。
したがつて、あらかじめ半導体基板の素子領域
以外の領域にシンクを高い密度で発生させておけ
ば、たとえその後の素子工程で基板が汚染された
としても、熱処理によつて素子領域の汚染が低減
する。
このような手法はゲツタリングと呼ばれ、次の
2つに大別される。
エクストリンシツク ゲツタリング(EG) 研磨材の吹付け(サンドブラスト)、研磨
(ラツピング)などの機械的損耗や集光レーザ
ー光線の照射により基板の裏面に故意に損傷を
導入するもの。
イントリンシツク ゲツタリング(IG) 微小欠陥を基板の内部に高い密度で発生さ
せ、一方表面層からは蒸発により除去して無欠
陥層(DZ)を形成するもの。
それぞれ、裏面の損傷(BD)、微小欠陥が金
属不純物のシンクとなるが、これらの有効性につ
いてはすでに確かめられている(上記引用文献
中)。
サンドブラストによる方法では、汚染を恐れ、
基板と共通した元素を含む化合物よりなる研磨材
が一般に用いられている。たとえば、基板がシリ
コンである場合には、石英、カーボランダムなど
の材質の研磨材が用いられている。その形を調べ
たところ、第6図に示すごとく、とがつた角のあ
る形状であつた。
一方、平板に粒子を衝突させたとき生じる損傷
やクラツクは、主として剪断応力によるといわれ
ている(S.Timoshenko and J.N.Goodier:
“Theory of Elasticity”,2nd ed.Mc GRAW
HILL,1951,P.366〜372)。
そこで、発明者らは、3種類の多面体の研磨材
がシリコン基板の裏面に垂直に衝突する場合を想
定し、基板内部の応力の分布をHertzらの理論に
従つて計算した(H.R.Hertz:J.Math(Crelle′s
J.)vol.92,1881など)。なお、シリコンのポアツ
ソン比は0.42として計算した(Sze,Appendix
A)。
第7図のA,B,Cは衝突時の接触面における
法線方向の圧縮応力の分布であり、a,b,cは
それぞれに対応する剪断応力の分布である。
剪断応力が最大となる点の深さは、基板と研磨
材の接触部分の大きさと同程度である。
これらの場合は、研磨材がとがつた角のある形
状であり、基板と研磨材の接触部分は非常に小さ
く、したがつて剪断応力が最大となる点は基板裏
面のごく表層部である。
このため、主として表面でクラツクを生じ、そ
こから多数の剥れやすい微粒子を生じる。
これを除去するため、研磨材吹付けの後、超音
波清浄化を行なつているが、微粒子は完全には除
去されない。
残つた微粒子の一部は素子作成工程中に基板か
ら剥離し、基板表面の素子領域まで到来し、素子
の断線などを生じ、結果として素子の歩留を悪化
する。
そのため、従来のサンドブラストによるゲツタ
リングでは、微粒子の発生を抑制するため、吹付
けの強度を低減させていた。
発明が解決しようとする課題 上記のごとく、従来のサンドブラストによるゲ
ツタリングでは、微粒子の発生を抑制するために
吹付けの強度を低減させているので、損傷の発生
が少なく、優れたゲツタリング効果が得られなか
つた。
この発明は、かかる現状にかんがみ、サンドブ
ラストにより、優れたゲツタリング効果を有し、
しかも微粒子の発生が少ない半導体基板を製造す
る方法を提案するものである。
課題を解決するための手段 上記目的を達成するため、この発明は、半導体
基板の製造過程におけるサンドブラストによるゲ
ツタリングにおいて、半導体基板の裏面に球形ま
たは球に近い形状の研磨材を吹付け、基板の内部
に最大点のある剪断応力を発生させることによ
り、主に基板の内部に損傷を発生させるものであ
る。
作 用 球形または球に近い形状の研磨材1をシリコン
単結晶基板2の裏面に吹付けた場合の応力分布の
計算結果を第1図に示す。なお、シリコンのポア
ツソン比は0.42とした(前記引用文献中)。
この場合は、基板裏面と研磨材の接触部分が大
きく、剪断応力が最大となる点は基板の内部(接
触部分の半径の約7/10の深さ)にあるので、基板
の内部に多くの損傷を起こし、一方表面でのクラ
ツクは少ない。その結果、微粒子の発生は著しく
減少して、素子の歩留も向上する。
実施例 実施例 1 <試料の作成> 引上げ法(チヨクラルスキー法)により製造さ
れた〔Oi〕=14×1017atom/c.c.以下のシリコン単
結晶インゴツトから結晶方位<100>を主面とし
た多数のシリコン基板(直径5インチ、厚さ
600μm)を作り、各シリコン基板の裏面にサン
ドブラストにより損傷層を形成した。
すなわち、この発明の実施による球状の研磨材
(大きさ:数μm〜数十μm)と、比較のため従
来のとがつた角のある研磨材(大きさ:数μm〜
数十μm)を用い、吹付け速度、時間および研磨
材濃度(研磨材の含有量1〜20%)を変えて吹付
け、損傷の強度の異なる複数のシリコン基板を作
製した。
<SEM(走査型電子顕微鏡)による観察> そして、シリカによるメカノケミカル研磨によ
り表面を研磨した上記の各種シリコン基板を、乾
燥酸素雰囲気(O2流量:5/min)中1000℃で
2時間の熱処理を施したのち、フツ酸(混合比50
%HF:純水=1:10)に浸漬して微粒子の発生
を調べるための試料を作り、発生の状態を観察し
た。
上記サンドブラストの実施の一例として、粒径
が平均23μmよりなる球状の研磨材Al2O3を基板
に吹付けた場合の基板裏面の顕微鏡写真に基いた
シヨツト跡(研磨材が衝突した跡)の模式図を第
4図Aに示す。また、同じく粒径が平均23μmよ
りなるとがつた角のある研磨材SiO2を吹付けた
場合のシヨツト跡の模式図を第5図Aに示す。
上記両者を比較すると、第4図Aの球状の研磨
材によるシヨツト跡の傷模様は第5図Aのとがつ
た角のある研磨材による傷模様とは明らかに相違
している。
<発生ライフタイムの測定> ゲツタリング効果を評価するため、基板上に実
際に素子を作製し、その特性を測定した。その手
順は、まず試料基板を0.5%フツ酸水溶液中に浸
漬し、洗浄液中で15分間洗浄したのち、Ni
(NO32を1ppm含有する水溶液を10ml滴下して、
各試料を重金属により汚染させたのち回転、乾燥
し、各試料を拡散炉に入れ、1000℃で2時間の熱
処理を行い、表面に750Åの酸化膜をつけた。そ
して、真空蒸着およびリソグラフイーにより3mm
角のアルミニウム電極膜を形成しMOSキヤパシ
タ(金属−酸化膜−半導体の三層構造をもつた素
子)を作製し、MOS C−t法により基板中の少
数キヤリアの発生ライフタイムを測定した。
MOS C−t法は、第8図に示すように、半導
体基板6の表面に酸化膜7を形成し、その酸化膜
7上に金属膜からなる3mm角のプローブ電極8と
その周囲をかこむガード電極9を設け、上記プロ
ーブ電極8とステージ10との間にホストコンピ
ユーター11に接続された電気容量計12を設け
た装置により、少数キヤリアの発生ライフタイム
を測定した。
すなわち、P型基板について説明すると、プロ
ーブ電極8、ガード電極9とも蓄積方向の−3V
を印加し(第9図a)、プローブ電極の電圧を反
転方向にステツプ状に変化させる。そして、プロ
ーブ電極の電気容量Cの時間変化を測定し、電気
容量Cを時間tの関数として得る(第9図b)。
この第9図bのグラフの軸変換を行ない、縦軸に
−d/dt(Cox/C)2、横軸に(Cf/C−1)をとつて
プ ロツト(Zerbstプロツト)し、第9図Cのグラフ
を画き、その直線部分の勾配から、Zerbstの方法
に従つて、少数キヤリアの発生ライフタイムτg
を求める(M.Zerbst,Z.Angew.Phys.,22,30
(1966))。なお、Coxは酸化膜容量、Cfは平衡容
量を表わす。
この際の微粒子の発生状態を調べるため、上記
Al2O3からなる球状の研磨材を基板裏面に吹付け
たのち、1000℃で2時間熱処理を行い、酸化膜を
除去した際の基板裏面の顕微鏡写真に基いた状態
の模式図を第4図Bに、また同じく上記SiO2
らなるとがつた角のある研磨材を吹付けた場合の
微粒子の発生状態の模式図を第5図Bに示す。こ
の結果より、とがつた角のある研磨材を使つた場
合には微粒子の発生が多いことがわかる。
一方、微粒子の発生状況を調べるため、表面検
査装置によりカウントした素子面上の1884mm2の部
分の微粒子の数(0.25μm以上)を縦軸とし、
MOSキヤパシタの発生ライフタイムτgを横軸と
して第2図のグラフに示す。
第2図より、従来のとがつた角のある研磨材を
吹付けした基板では、発生ライフタイムτgが10-4
秒以上でゲツタリング効果が十分なものは、表面
の微粒子の数が102個以上で発生ライフタイムτg
に比例して増加しており、また発生した微粒子の
数が102個以下の基板は発生ライフタイムτgが
10-4秒以下であつた。これに対し、この発明によ
り球状の研磨材を吹付けた基板では、発生ライフ
タイムτgが10-4秒以上のものでも表面の微粒子数
は102個以下であつた。
つまり、とがつた角のある研磨材を吹付けした
基板では、ゲツタリング効果の増加と共に発生微
粒子数が増加するが、球状の研磨材を吹付けた基
板はゲツタリング効果が増加しても微粒子の発生
を抑えることができることがわかる。
<転位の分布の観察> また、上記により作製した基板の機械的損傷の
評価を行うため1150℃で2時間の熱処理をしたの
ち、いわゆるダツシユ液により選択エツチングを
行い裏面の転位の分布状態を光学顕微鏡により観
察した。その結果を第3図〜第5図に示す。
第3図は横軸を転位集合体の大きさ、縦軸を頻
度としたグラフであり、とがつた角のある研磨材
を吹付けた基板では、転位集合体の大きさの分布
に幅があり、大きさが揃つていないが、球状の研
磨材を吹付けた基板では、転位集合体の大きさの
分布幅が小さく、大きさが揃つていることがわか
る。
これは、球状の研磨材は形状に異方性が少ない
ため、研磨材に加えられた力を、そのまま基板に
伝えるためであると考えられる。これを利用し
て、転位集合体の大きさを制御することができ
る。さらに、球状の研磨材は分級が容易であり、
そのため転位集合体の大きさの制御性はさらに向
上できる。
なお、転位集合体の大きさ、および深さの制御
に関しては、使用する球状の研磨材の材質、粒径
を選択する必要がある。
上記転位集合体を顕微鏡により観察した一例と
して、上記Al2O3よりなる球状の研磨材を使つた
場合の模式図を第4図Cに、またSiO2よりなる
とがつた角のある研磨材を使つた場合の模式図を
第5図Cに示す。この結果よりこの発明の実施に
よる第4図Cの場合はシヨツト跡(大きな黒部
分)の周囲には無数の転位(小さな黒点)が見ら
れ内部の損傷が大きいことがわかる。これに対
し、とがつた角のある研磨材を使つた第5図Cの
場合は無数の小さなシヨツト跡があるが、その周
囲には多くの転位は見られない。
実施例 2 <試料の作成> 引上げ法(チヨクラルスキー法)により製造さ
れた〔Oi〕=14×1017atom/c.c.以下のシリコン単
結晶インゴツトから結晶方位<100>を主面とし
た多数のシリコン基板(直径6インチ、厚さ
675μm)を作り、この発明を実施した試料とな
るシリコン基板の裏面には平均粒径23μmの
Al2O3からなる球状の研磨材を吹付け強度1.0Kg/
cm2で吹付け、また比較例の試料となるシリコン基
板の裏面には平均粒径23μmのSiO2からなるとが
つた角のある研磨材を吹付け強度0.4Kg/cm2で吹
付け、それぞれこのサンドブラストにより基板裏
面に損傷層を形成した。
上記のサンドブラストを行なつた各シリコン基
板は表面研磨を施して洗浄した。
そして、シリコン基板の裏面に次の条件で損傷
を与えた各シリコン基板より試料を取り出した。
○印:球状の研磨材の吹付け △印:とがつた角のある研磨材の吹付け □印:サンドブラストなし 上記裏面の損傷と熱処理が発生ライフタイムに
及ぼす影響を調べるため、次の要領で熱処理を施
した。
試料No.1:表面研磨のままで熱処理せず 試料No.2:酸素雰囲気(O2流量5/min)中
1000℃で4時間熱処理 試料No.3:酸素雰囲気(O2流量5/min)中
1000℃で4時間熱処理 窒素雰囲気(N2流量5/min)中1200℃で
6時間熱処理 試料No.4:酸素雰囲気(O2流量5/min)中
1000℃で4時間熱処理 窒素雰囲気(N2流量5/min)中1200℃で
6時間熱処理 酸素雰囲気(O2流量5/min)中1000℃で6
時間熱処理 上記試料No.2〜No.4は熱処理を施したのち、フ
ツ酸水溶液(50%HF:純水=1:1(容積))に
浸漬処理した。
<発生ライフタイムの測定> 上記実施例1と同様にしてMOS C−t法によ
り基板中の少数キヤリアの発生ライフタイムτg
を測定した。その結果を第10図に示す。
この第10図から、この発明の実施により、基
板裏面に球状の研磨材を吹付けて損傷させた試料
は、熱処理のいかんにかかわらず発生ライフタイ
ムτgは長く、他の条件で裏面の損傷を与えた試
料に比べ優れていることがわかる。
発明の効果 この発明は上記したように、ゲツタリング効果
を低下させることなく裏面の微粒子発生の少ない
基板を作ることができ、また基板裏面に形成する
転位集合体の大きさを均一に制御できるため、所
要強度の均一損傷層を容易に形成することがで
き、素子歩留が向上する。
【図面の簡単な説明】
第1図はこの発明で用いる球状の研磨材を半導
体基板に吹付けた際に発生する応力の応力分布を
示す説明図(A図)と基板内部に発生する応力最
大点を示す説明図(a図)、第2図はシリコン素
子の発生ライフタイムτgと表面の微粒子数との
関係を示すグラフ、第3図はシリコン基板の裏面
に形成する転位集合体の大きさのばらつきを示す
グラフ、第4図はこの発明の実施により球状の研
磨材を基板裏面に吹付けた場合の裏面状態の模式
図で、A図はサンドブラスト後の状態、B図はさ
らに熱処理を施して酸化膜を除去したあとの裏面
の状態、C図はサンドブラスト後に熱処理を選択
エツチングを行つたあとの転位の分布状態を示
す、第5図は従来法によりとがつた角のある研磨
材を基板裏面に吹付けた場合の裏面状態の模式図
で、A図はサンドブラスト後の状態、B図はさら
に熱処理を施して酸化膜を除去したあとの裏面の
状態、C図はサンドブラスト後に熱処理と選択エ
ツチングを行つたあとの転位の分布状態を示す、
第6図はとがつた角を有する研磨材の模式図、第
7図A,B,Cは第6図のとがつた角のある研磨
材が半導体基板に衝突した時の面圧応力分布のモ
デル、第7図a,b,cは前記接触面圧分布各々
に対応する剪断応力分布のモデル、第8図aは
MOS C−t法による発生ライフタイムを測定す
るための装置の概要を示す説明図、第8図bはそ
の装置のプローブ電極とガード電極の形状を示す
説明図、第9図は第8図の装置により発生ライフ
タイムを測定する際の手順を示すもので、図aは
電極電圧Vと時間tとの関係を示すグラフ、図b
はプローブ電極の電気容量Cと時間tとの関係を
示すグラフ、図cは図bを軸変換して直線部分の
勾配からZerbstの方法に従つて少数キヤリアの発
生ライフタイムτgを求めるためのグラフ(Zerbst
プロツト)、第10図は、この発明の実施例およ
び従来法による比較例についてMOS C−t法に
より基板中の少数キヤリアの発生ライフタイム
τgを測定した結果を示すグラフである。 1……球状の研磨材、2……半導体基板、3…
…裏面、4……応力分布、5……ヘルツ圧、6…
…半導体基板、7……酸化膜、8……プローブ電
極、9……ガード電極、10……ステージ、11
……ホストコンピユーター、12……電気容量
計。
【特許請求の範囲】
1 裏面に歪付けした基板をフツ酸に浸漬して自
然酸化膜を除去したのち、引続き基板のフツ酸へ
の浸漬、取出しを複数回繰返し、強制的にパーテ
イクルを表面に付着させ、その汚染パーテイクル
付着量を計測して汚染度合を判定する半導体基板
表面のパーテイクル汚染評価方法。
JP63173145A 1988-07-11 1988-07-11 半導体基板の製造方法 Granted JPH0222822A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63173145A JPH0222822A (ja) 1988-07-11 1988-07-11 半導体基板の製造方法
DE3922563A DE3922563A1 (de) 1988-07-11 1989-07-08 Verfahren zur herstellung eines halbleiter-wafers
US07/377,276 US5051375A (en) 1988-07-11 1989-07-10 Method of producing semiconductor wafer through gettering using spherical abrasives

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63173145A JPH0222822A (ja) 1988-07-11 1988-07-11 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0222822A JPH0222822A (ja) 1990-01-25
JPH0529307B2 true JPH0529307B2 (ja) 1993-04-30

Family

ID=15954945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63173145A Granted JPH0222822A (ja) 1988-07-11 1988-07-11 半導体基板の製造方法

Country Status (3)

Country Link
US (1) US5051375A (ja)
JP (1) JPH0222822A (ja)
DE (1) DE3922563A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401319A (en) * 1992-08-27 1995-03-28 Applied Materials, Inc. Lid and door for a vacuum chamber and pretreatment therefor
JP2719113B2 (ja) * 1994-05-24 1998-02-25 信越半導体株式会社 単結晶シリコンウェーハの歪付け方法
US5426061A (en) * 1994-09-06 1995-06-20 Midwest Research Institute Impurity gettering in semiconductors
JP3264367B2 (ja) * 1998-10-14 2002-03-11 信越半導体株式会社 サンドブラスト処理剤、それを用いて処理されたウェーハ及びその処理方法
US6406923B1 (en) * 2000-07-31 2002-06-18 Kobe Precision Inc. Process for reclaiming wafer substrates
JP5907797B2 (ja) * 2012-05-02 2016-04-26 株式会社ディスコ ウエーハの加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5338593A (en) * 1976-09-13 1978-04-08 Katsuji Shimizu Feed for culturing fishes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038786A (en) * 1974-09-27 1977-08-02 Lockheed Aircraft Corporation Sandblasting with pellets of material capable of sublimation
US4525239A (en) * 1984-04-23 1985-06-25 Hewlett-Packard Company Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits
DE3738344A1 (de) * 1986-11-14 1988-05-26 Mitsubishi Electric Corp Anlage zum einfuehren von gitterstoerstellen und verfahren dazu
DE3804694A1 (de) * 1987-06-23 1989-01-05 Taiyo Sanso Co Ltd Verfahren zur oberflaechenbearbeitung fuer halbleiter-wafer und vorrichtung zur durchfuehrung des verfahrens

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5338593A (en) * 1976-09-13 1978-04-08 Katsuji Shimizu Feed for culturing fishes

Also Published As

Publication number Publication date
JPH0222822A (ja) 1990-01-25
DE3922563A1 (de) 1990-01-18
DE3922563C2 (ja) 1991-11-07
US5051375A (en) 1991-09-24

Similar Documents

Publication Publication Date Title
TWI385723B (zh) 矽電極組合蝕刻率及蝕刻均勻回復之方法
TWI402382B (zh) 用於矽電極組合表面污染移除之清潔方法
JP4988597B2 (ja) 酸溶液によるシリコン電極アセンブリ表面の汚染除去
US4050954A (en) Surface treatment of semiconductor substrates
US6338805B1 (en) Process for fabricating semiconductor wafers with external gettering
US7314854B2 (en) Ammonium hydroxide treatments for semiconductor substrates
KR19980703246A (ko) 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정
US20090130816A1 (en) Method for manufacturing simox wafer and simox wafer manufactured thereby
US20070007245A1 (en) Silicon wafer reclamation method and reclaimed wafer
JPH0529307B2 (ja)
CN113690128A (zh) 一种磷化铟晶片的清洗方法
WO2007063677A1 (ja) 半導体ウエーハの平面研削方法および製造方法
US7439189B2 (en) Surface treatment after selective etching
KR102507136B1 (ko) 기판 표면 상의 금속 오염을 감소시키는 방법
JP2016056057A (ja) サファイア基板およびその製造方法
Busnaina et al. Nanoscale defects and surface preparation in nanomanufacturing
JPS5848682A (ja) 洗浄方法
JPS59106121A (ja) 半導体基板の表面処理方法
Atanasova et al. Some investigation of Si and SiO2 surfaces etched in CF4 or CF4 O2 plasma
JPH02305440A (ja) 洗浄方法
d'Aragona et al. VOID FORMATION AND ANNIHILATION IN SILICON DIRECT WAFER BONDING
JPH0497533A (ja) 半導体基板
JPH02180021A (ja) 半導体ウエハの製造方法
JPH01244621A (ja) シリコン単結晶基板の表面清浄化方法
JPH05136112A (ja) シリコン基板の洗浄方法