JPH05283206A - チップ型サーミスタの製造方法 - Google Patents

チップ型サーミスタの製造方法

Info

Publication number
JPH05283206A
JPH05283206A JP4119514A JP11951492A JPH05283206A JP H05283206 A JPH05283206 A JP H05283206A JP 4119514 A JP4119514 A JP 4119514A JP 11951492 A JP11951492 A JP 11951492A JP H05283206 A JPH05283206 A JP H05283206A
Authority
JP
Japan
Prior art keywords
thermistor
chip
base chip
glass
electrode material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4119514A
Other languages
English (en)
Other versions
JP3277291B2 (ja
Inventor
Itaru Kubota
格 久保田
Junichi Fukuyama
淳一 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP11951492A priority Critical patent/JP3277291B2/ja
Publication of JPH05283206A publication Critical patent/JPH05283206A/ja
Application granted granted Critical
Publication of JP3277291B2 publication Critical patent/JP3277291B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【目的】ガラス被覆型のチップ型サーミスタにおいてガ
ラス被膜の欠け易い点を改善する。 【構成】サーミスタ素地チップを研磨し、角隅部及び稜
線部分を丸くしてからガラス被膜を形成し、ついで電極
材料ペースト塗膜を焼付ける際、その焼付け温度よりガ
ラスの作業点温度を低くすると、ガラスは流動化し、電
極材料と混在化する。これに金属メッキ層を形成して端
子電極を形成する。 【効果】 ガラス被覆層には尖った角隅部及び稜線部分
がないので欠けにくく、端子電極もガラス被膜上には形
成されていないので欠けることがなく、メッキも障害な
く行えるので、高精度、高信頼性のチップ型サーミスタ
を提供できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、温度センサ、温度補償
に使用される回路基板等の表面実装用のチップ型サーミ
スタに関する。
【0002】
【従来の技術】半導体素子を搭載した回路基板は、その
温度が高くなると半導体素子の機能が損なわれるので、
その温度を検知して温度が上がらないようにすることが
行われている。このような温度を検知したり、回路的に
温度をコントロールする温度補償用にチップ型サーミス
タが用いられている。
【0003】従来、回路基板の表面実装用チップ型サー
ミスタは、サーミスタ抵抗体材料の焼成体の両端に端子
電極を形成したもので、その製造方法としては、まず、
マンガン、ニッケル、コバルト等の酸化物を従来のセラ
ミックス製品を製造する場合と同様に配合して混合し、
ついで仮焼し、この仮焼物を粉砕する。このようにして
得られたサーミスタ抵抗体材料粉末に樹脂、溶剤等から
なるバインダー組成物を混合して粘稠なスラリーを調製
し、これを成形機により成形してサーミスタ抵抗体材料
のグリーンシートを作製する。このグリーンシートを一
定の寸法に切断し、焼成を行ない、サーミスタ抵抗体の
サーミスタ素地チップを得る。このチップの両端部を電
極材料ペーストに順次浸漬することによりこのペースト
を付着・乾燥させ、ついで焼付けを行って端子電極を形
成し、チップ型のサーミスタを完成する。
【0004】このようなチップ型サーミスタをプリント
基板に表面実装するには、プリント基板のはんだ付けラ
ンドにはんだペーストを塗布してからチップ型サーミス
タの端子電極を載置し、加熱して塗布層のはんだを溶融
してはんだ付けするリフローはんだ付け、あるいはチッ
プ型サーミスタをプリント基板に接着剤で仮固定してお
いて噴流する溶融はんだにはんだ付けランドと端子電極
の接続部を接触させることによりはんだ付けするフロー
はんだ付けする。この際、端子電極をAgのみの被覆層
で形成すると、特にフローはんだ付けにおいて溶融はん
だにより端子電極が侵される、いわゆるはんだ食われ現
象を起こし、サーミスタ素地チップの両端に形成された
端子電極の最短距離を変化させ、チップ型サーミスタの
抵抗値を変化させる。サーミスタ特性は、抵抗値及びB
定数(温度係数)で決められるので、この抵抗値が変化
しないようにすることが重要であり、そのために従来、
端子電極はAgにPdを添加した電極材料を含有する電
極材料ペーストを用いて形成されている。最近、サーミ
スタ抵抗値に高精度、高信頼性が求められるようにな
り、これに伴ってチップ型サーミスタの端子電極のプリ
ント基板におけるはんだ付けランドに対するはんだ付け
性を良くするために、端子電極の溶融はんだに対する濡
れ性の向上が望まれているが、Pdを多くするとこの濡
れ性が低下し、はんだ付着性が悪くなる。
【0005】端子電極のはんだ付け性を良くし、かつは
んだ食われ現象を抑制するために、積層コンデンサのよ
うにニッケルメッキ、はんだメッキを端子電極に施す方
法がある。例えば、図2に示すように、上記のようにし
て製造した角型のサーミスタチップ1をアルミナ粉、水
とともに攪拌する、いわゆる湿式バレル研磨を行って角
隅部及び稜線部分の角部を丸くした研磨サーミスタチッ
プ2を形成し、製品となったときに欠けにくくして抵抗
値の変化がないようにし、ついでこのサーミスタチップ
2の両端部にAg―Pdの電極材料ペーストを浸漬法に
より付着させて乾燥させ、焼付けることにより電極材料
焼付け膜3、3を形成し、これに上記のニッケルメッキ
等によりメッキ膜4、4を形成する。しかし、この方法
は、メッキを行う際、マンガンを主成分とするサーミス
タ素地がメッキ液に侵食され、図に示すようにサーミス
タ素地に波状の凹凸ができたり、電極材料焼付け膜の端
部にメッキ膜が延びて形成される、いわゆるメッキ延び
の現象が生じ、製造された個々のチップ型サーミスタは
その端子電極間の抵抗値のばらつきが大きいという問題
がある。
【0006】このメッキ液に対する影響をなくすととも
に、雰囲気の湿度によりサーミスタ素地が影響されるこ
とを防止するために、サーミスタ素地部分にガラス粉末
を含有する塗料を塗布し、加熱してガラス層を形成した
チップ型サーミスタも用いられている。例えば、図3に
示すようにサーミスタ素地チップ1にガラス層5を形成
し、その両端に上記と同様にAg―Pdの電極材料焼付
け膜6、6を形成し、さらにこれにニッケルメッキ等に
よりメッキ膜7、7を形成する。
【0007】
【発明が解決しようとする課題】しかしながら、このガ
ラス層を形成したチップ型サーミスタは、角隅部及び稜
線部分の角部が尖っていてしかもガラス層が脆いため、
これをプリント基板に表面実装しようとすると、実際の
作業ラインではホッパーにその多数が収容され、1個づ
づ取り出されてプリント基板に運ばれ、はんだ付けされ
るので、ホッパーで他のものと一緒にされて擦れあった
とき、吸引チャックで取り出されてプリント基板に置か
れるとき等に角隅部や稜線部分が欠けることがある。こ
のように欠けると、サーミスタ素地が露出して空気中の
湿度の影響を受けたり、また、欠けた部分が端子電極の
一部であると、製品のチップ型サーミスタの抵抗値が変
化し、個々の製品毎に抵抗値が異なるという問題を生じ
る。本発明の目的は、欠けないような形状のガラス被膜
でサーミスタ素地を被覆したチップ型サーミスタを提供
することにある。
【0008】
【課題を解決するための手段】本発明は、上記課題を解
決するために、角部を丸めたサーミスタ素地チップを準
備する工程と、このサーミスタ素地チップの表面にガラ
ス被膜を形成するガラス被膜形成工程と、このガラス被
膜形成工程で得られたチップの両端部に電極材料を付着
させる工程と、前記ガラス被膜の作業点温度よりも高い
温度で熱処理することにより前記サーミスタ素地チップ
に導電接続された電極材料焼付け膜を形成する電極材料
焼付け膜形成工程と、この電極材料焼付け膜形成工程で
得られた電極材料焼付け膜上に金属メッキ層を形成する
工程を有するチップ型サーミスタの製造方法を提供する
ものである。
【0009】
【作用】角部を丸めたサーミスタ素地チップをガラス被
膜で被覆し、その両端に電極材料焼付け膜を形成する際
に、ガラス被膜の作業点温度よりも高い温度で熱処理す
るので、電極材料焼付け膜を形成する際の焼付け時にガ
ラス被膜が流動化し電極材料とガラスとが混在しサーミ
スタ素地チップに導電接続された端子電極が形成され
る。サーミスタ素地部分は尖った稜線部分や角隅部が丸
くなる。
【0010】
【実施例】次に本発明の実施例を図1に基づいて説明す
る。 実施例1 通常のセラミック製品を製造する場合のように、マンガ
ン、ニッケル、コバルトの酸化物のサーミスタ抵抗体原
料を配合、混合、仮焼し、この仮焼したものを粉砕し、
サーミスタ抵抗体材料粉末を得る。サーミスタ抵抗体材
料粉末に樹脂、水等からなバインダー組成物を混合し、
この混合物を成形機により成形してサーミスタ抵抗体グ
リーンシートを作製する。このサーミスタ抵抗体グリー
ンシートを一定寸法に切断し、焼成し、図1に示すよう
に、3.2mm×1.6mm×1.0mm形状のNTC
サーミスタ素地チップ11を得る。このサーミスタ素地
チップ11を平均粒径30μmのアルミナ粉末、水とと
もに攪拌することにより湿式バレル研磨を行なって角隅
部及び稜線部分の角部が丸くなったサーミスタ素地チッ
プ12を得る。
【0011】作業点温度が400〜1000℃で後述の
電極材料焼付け膜の焼付け温度より低い作業点温度、例
えば700℃の作業点温度を有するガラスを含有するガ
ラスペーストに上記サーミスタ素地チップ12を浸漬法
により付着させてから乾燥し、さらに800℃で10分
間熱処理して約10μmのガラス被膜13を形成する。
作業点温度というのは1万ポイズ単位の粘度になる温度
であり、具体的にこれに該当する材料としては、岩城硝
子株式会社のカタログのIWFフリット品種、特性一覧
表に記載されている。軟化点温度では300〜800℃
が好ましい。組成的には酸化ケイ素、酸化ホウ素、酸化
バリウム系のものが挙げられ、そのほかにLi、K、N
a、Mg、Sr、Zn、Cd、Pb、Alなどのイオン
を含むものが挙げられ、例えばホウケイ酸鉛ガラスが好
ましい。なお、ガラスペーストはガラス粉末(作業点温
度700℃)、バインダー樹脂としてニトロセルロー
ス、溶剤としてブチルカルビトールアセテートを使用し
て調製した。
【0012】ガラス被膜を形成したサーミスタ素地チッ
プ12の両側端部にAg―Pdの粉末、バインダー等か
らなる電極材料ペーストを浸漬により付着させてから乾
燥させ、850℃、10分焼付けを行なう。この焼付け
時にガラス被膜が流動化し、電極材料とガラスとが混在
した状態になって両側端部に約20μmの厚さの電極材
料ガラス焼付け膜14、14が形成され、電極材料もサ
ーミスタ素地チップ12の端面に接触できるようにな
る。この際両側の電極材料ガラス焼付け膜14、14の
相対する端部の距離は、所定の抵抗値になるように決め
られる。なお、電極材料ペーストはAg―Pd(7:
3)粉末、バインダー樹脂としてエチルセルロース、溶
剤としてブチルカルビトールアセテートを使用して調製
した。
【0013】この後、通常の方法によりニッケルメッ
キ、はんだメッキを施して金属メッキ層15、15を形
成したチップ型サーミスタップ16を得る。
【0014】このようにして得られたチップ型サーミス
タ100個の外観検査ではメッキ延び、サーミスタ素地
の侵食などの異常は見られなかった。
【0015】比較例 実施例1において、ガラス層を設けなかった以外は同様
にしてチップ型サーミスタを作製し、その100個につ
いて外観検査を行ったところ、全部についてメッキ液に
よる侵食が見られた。
【0016】
【発明の効果】本発明によれば、角隅部や稜線部分の角
部が丸くなったサーミスタ素地チップにガラス被膜が被
覆され、さらにその端部に電極材料焼付け膜がガラス被
膜を流動化しつつ形成され、これに金属メッキ層が形成
されるため、ガラス被膜は尖った角隅部や稜線部分がな
く、チップ型サーミスタを表面実装する作業時等におい
てガラス被膜が欠けることも少ない。また、電極材料ガ
ラスと混在状態になりサーミスタ素地チップの端面と接
触できるのでこれに金属メッキ層を形成して端子電極に
することができ、この端子電極も欠けることが少ない。
このようにサーミスタ素地チップを両端の電極材料ガラ
ス焼付け膜で覆い、その他の部分をガラス被膜で覆うこ
とができると、メッキを行ってもサーミスタ素地部分が
メッキ液に侵食されることがないのみならず、サーミス
タ素地部分におけるメッキ延びもなくすことができる。
また、メッキをした端子電極ははんだ食われ現象が起き
ないようにできるので、フローはんだ付け方法を使用し
たチップ型サーミスタを提供することができ、その生産
性を向上できるとともに、はんだ付け性が良いこと及び
上記のメッキを行う場合の障害がないことと併せて高精
度、高信頼性のチップ型サーミスタを提供することがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施例のチップ型サーミスタの製造
工程説明図である。
【図2】従来のチップ型サーミスタの製造工程説明図で
ある。
【図3】従来のチップ型サーミスタの他の製造工程説明
図である。
【符号の説明】
11 サーミスタ素地チップ 12 角部を丸めたサーミスタ素地チップ 13 ガラス被膜 14 電極材料ガラス焼付け膜 15 金属メッキ層 16 チップ型サーミスタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 角部を丸めたサーミスタ素地チップを準
    備する工程と、このサーミスタ素地チップの表面にガラ
    ス被膜を形成するガラス被膜形成工程と、このガラス被
    膜形成工程で得られたチップの両端部に電極材料を付着
    させる工程と、前記ガラス被膜の作業点温度よりも高い
    温度で熱処理することにより前記サーミスタ素地チップ
    に導電接続された電極材料焼付け膜を形成する電極材料
    焼付け膜形成工程と、この電極材料焼付け膜形成工程で
    得られた電極材料焼付け膜上に金属メッキ層を形成する
    工程を有するチップ型サーミスタの製造方法。
JP11951492A 1992-03-30 1992-03-30 チップ型サーミスタの製造方法 Expired - Fee Related JP3277291B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11951492A JP3277291B2 (ja) 1992-03-30 1992-03-30 チップ型サーミスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11951492A JP3277291B2 (ja) 1992-03-30 1992-03-30 チップ型サーミスタの製造方法

Publications (2)

Publication Number Publication Date
JPH05283206A true JPH05283206A (ja) 1993-10-29
JP3277291B2 JP3277291B2 (ja) 2002-04-22

Family

ID=14763159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11951492A Expired - Fee Related JP3277291B2 (ja) 1992-03-30 1992-03-30 チップ型サーミスタの製造方法

Country Status (1)

Country Link
JP (1) JP3277291B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982504A (ja) * 1995-09-11 1997-03-28 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
US6935015B2 (en) 1999-02-15 2005-08-30 Murata Manufacturing Co., Ltd. Method of producing thermistor chips
JP2006298755A (ja) * 2005-04-15 2006-11-02 Inpaq Technology Co Ltd チップ素子のグレーズ被覆構造及びその形成方法
WO2024070426A1 (ja) * 2022-09-30 2024-04-04 太陽誘電株式会社 積層セラミック電子部品、およびその製造方法
WO2024079963A1 (ja) * 2022-10-12 2024-04-18 株式会社村田製作所 電子部品及び成膜方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000015812A1 (fr) 1998-09-10 2000-03-23 Nissan Chemical Industries, Ltd. Fragment d'adn a fonction promoteur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55120102U (ja) * 1979-02-15 1980-08-26
JPS62122103A (ja) * 1985-11-20 1987-06-03 松下電器産業株式会社 積層型チツプバリスタの製造方法
JPH05251210A (ja) * 1991-12-20 1993-09-28 Mitsubishi Materials Corp 導電性チップ型セラミック素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55120102U (ja) * 1979-02-15 1980-08-26
JPS62122103A (ja) * 1985-11-20 1987-06-03 松下電器産業株式会社 積層型チツプバリスタの製造方法
JPH05251210A (ja) * 1991-12-20 1993-09-28 Mitsubishi Materials Corp 導電性チップ型セラミック素子及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982504A (ja) * 1995-09-11 1997-03-28 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
US6935015B2 (en) 1999-02-15 2005-08-30 Murata Manufacturing Co., Ltd. Method of producing thermistor chips
JP2006298755A (ja) * 2005-04-15 2006-11-02 Inpaq Technology Co Ltd チップ素子のグレーズ被覆構造及びその形成方法
WO2024070426A1 (ja) * 2022-09-30 2024-04-04 太陽誘電株式会社 積層セラミック電子部品、およびその製造方法
WO2024079963A1 (ja) * 2022-10-12 2024-04-18 株式会社村田製作所 電子部品及び成膜方法

Also Published As

Publication number Publication date
JP3277291B2 (ja) 2002-04-22

Similar Documents

Publication Publication Date Title
US4997698A (en) Ceramic coated metal substrates for electronic applications
US6436316B2 (en) Conductive paste and printed wiring board using the same
JP3497840B2 (ja) ガラスコーティング膜を有するチップバリスタの製造方法
JP2591205B2 (ja) サーミスタ
JPH03504551A (ja) サーミスタおよびその製造方法
JPH06295803A (ja) チップ型サーミスタ及びその製造方法
JP3277291B2 (ja) チップ型サーミスタの製造方法
JP3277292B2 (ja) チップ型サーミスタ及びその製造方法
JP3109700B2 (ja) チップ型サーミスタ及びその製造方法
JPH05308003A (ja) チップ型サーミスタの製造方法
JPH09153430A (ja) チップ状回路部品とその製造方法
JPH0896623A (ja) 導電ペースト
JP3120703B2 (ja) 導電性ペースト及び積層セラミック電子部品
JP2847102B2 (ja) チップ型サーミスタおよびその製造方法
JPH06215908A (ja) チップ型サーミスタ及びその製造方法
JP2555536B2 (ja) 白金温度センサの製造方法
JPH08236306A (ja) チップ型サーミスタとその製造方法
JP3269404B2 (ja) チップ型サーミスタ及びその製造方法
JP2591206B2 (ja) サーミスタ
CN114284665B (zh) 一种大功率微波负载片及其制备方法
JP3622852B2 (ja) サーミスタの製造方法
JPH05243078A (ja) チップ形積層セラミックコンデンサおよびその製造方法
JP2001135501A (ja) チップ型サーミスタ
JPH05243010A (ja) チップ型サーミスタの製造方法
JP4359267B2 (ja) 導電体ペースト、積層型チップバリスタおよびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020108

LAPS Cancellation because of no payment of annual fees