JPH05275368A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05275368A JPH05275368A JP4066794A JP6679492A JPH05275368A JP H05275368 A JPH05275368 A JP H05275368A JP 4066794 A JP4066794 A JP 4066794A JP 6679492 A JP6679492 A JP 6679492A JP H05275368 A JPH05275368 A JP H05275368A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- diffusion region
- type diffusion
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 多結晶シリコンと単結晶シリコン基板とのコ
ンタクトとにおいて、コンタクト抵抗を低下させかつば
らつきを低減する。 【構成】 絶縁膜１０２を開口し、Ｎ+型の拡散領域１
０１とのコンタクト窓１０３を形成する。コンタクト窓
１０３内に露出したＮ+型の拡散領域１０１の表面に形
成された自然酸化膜を除去する。さらに、減圧化学気相
成長法により、多結晶シリコン膜１０４を堆積する。イ
オン注入法を用いてシリコンイオン（Ｓｉ+）等の荷電
性粒子１０５を注入する。このイオン注入では、イオン
の飛程ＲPがＮ+型の拡散領域１０１と多結晶シリコン膜
１０４との界面付近に注入を行なう。熱処理を行なう。
ンタクトとにおいて、コンタクト抵抗を低下させかつば
らつきを低減する。 【構成】 絶縁膜１０２を開口し、Ｎ+型の拡散領域１
０１とのコンタクト窓１０３を形成する。コンタクト窓
１０３内に露出したＮ+型の拡散領域１０１の表面に形
成された自然酸化膜を除去する。さらに、減圧化学気相
成長法により、多結晶シリコン膜１０４を堆積する。イ
オン注入法を用いてシリコンイオン（Ｓｉ+）等の荷電
性粒子１０５を注入する。このイオン注入では、イオン
の飛程ＲPがＮ+型の拡散領域１０１と多結晶シリコン膜
１０４との界面付近に注入を行なう。熱処理を行なう。
Description
【０００１】
【産業上の利用分野】本発明は、主に半導体集積回路素
子の製造方法に関するものである。
子の製造方法に関するものである。
【０００２】
【従来の技術】ＬＳＩの高集積化・高性能化は、イオン
注入技術，ドライ加工技術，露光技術等の製造技術の発
展に加え、素子構造を工夫することで達成されてきた。
注入技術，ドライ加工技術，露光技術等の製造技術の発
展に加え、素子構造を工夫することで達成されてきた。
【０００３】例えば、ＤＲＡＭ（Dynamic Random Acces
s Memory）のメモリセルにおけるキャパシタでは、２５
６ＫビットＤＲＡＭまではいわゆるプレーナ型の容量電
極、すなわちシリコン基板に容量電極となる領域を確保
し、容量電極として利用してきた。１ＭビットＤＲＡＭ
以降は多結晶シリコン膜を容量電極としたスタックト型
が主に採用されるようになった。このスタックト型で
は、キャパシタを選択トランジスタやビット線の上に配
置できるので、小さなセル面積で大きな記憶容量を得る
ことができる。また、電荷記憶部に拡散層領域が必要な
いため、ソフトエラー率が改善できるという利点を持
つ。
s Memory）のメモリセルにおけるキャパシタでは、２５
６ＫビットＤＲＡＭまではいわゆるプレーナ型の容量電
極、すなわちシリコン基板に容量電極となる領域を確保
し、容量電極として利用してきた。１ＭビットＤＲＡＭ
以降は多結晶シリコン膜を容量電極としたスタックト型
が主に採用されるようになった。このスタックト型で
は、キャパシタを選択トランジスタやビット線の上に配
置できるので、小さなセル面積で大きな記憶容量を得る
ことができる。また、電荷記憶部に拡散層領域が必要な
いため、ソフトエラー率が改善できるという利点を持
つ。
【０００４】図２に一般的なスタックト型メモリセル構
造の断面模式図を示す。１はＰ-型の単結晶シリコン基
板、２はＰ-型の単結晶シリコン基板１に形成されたＮ+
型の拡散領域、３は多結晶シリコン膜より成るワード
線、４は多結晶シリコンより成るキャパシタの容量電
極、５は二酸化ケイ素膜等の容量絶縁膜、６は同じく多
結晶シリコンより成るキャパシタのプレート電極、７は
多結晶シリコン８と金属シリサイド９との複層膜である
ポリサイド膜より成るビット線、１０はフィールド酸化
膜、そして１１は二酸化ケイ素等の絶縁膜である。
造の断面模式図を示す。１はＰ-型の単結晶シリコン基
板、２はＰ-型の単結晶シリコン基板１に形成されたＮ+
型の拡散領域、３は多結晶シリコン膜より成るワード
線、４は多結晶シリコンより成るキャパシタの容量電
極、５は二酸化ケイ素膜等の容量絶縁膜、６は同じく多
結晶シリコンより成るキャパシタのプレート電極、７は
多結晶シリコン８と金属シリサイド９との複層膜である
ポリサイド膜より成るビット線、１０はフィールド酸化
膜、そして１１は二酸化ケイ素等の絶縁膜である。
【０００５】図２に示すように容量電極４及びビット線
７は、Ｐ-型の単結晶シリコン基板１に形成されたＮ+型
の拡散領域２とコンタクトがとられている。このコンタ
クトは多結晶シリコンと単結晶シリコンとが接触してい
る。このコンタクとにおいて、低くかつばらつきの小さ
い良好なコンタクト抵抗を得るため、それらの接触界面
にはできる限り酸化膜を生じないようにすることが必要
である。
７は、Ｐ-型の単結晶シリコン基板１に形成されたＮ+型
の拡散領域２とコンタクトがとられている。このコンタ
クトは多結晶シリコンと単結晶シリコンとが接触してい
る。このコンタクとにおいて、低くかつばらつきの小さ
い良好なコンタクト抵抗を得るため、それらの接触界面
にはできる限り酸化膜を生じないようにすることが必要
である。
【０００６】以下図面を参照しながら多結晶シリコンを
単結晶シリコン基板にコンタクトさせる従来の半導体装
置の製造方法の一例について説明する。
単結晶シリコン基板にコンタクトさせる従来の半導体装
置の製造方法の一例について説明する。
【０００７】図３は従来の半導体装置の製造方法の工程
断面図を示すものである。単結晶シリコン基板１２にＮ
+型の拡散領域１３を形成した後、二酸化ケイ素膜等か
らなる絶縁膜１４を形成する。絶縁膜１の拡散領域１３
上にコンタクト窓１５を形成する（図３（ａ））。
断面図を示すものである。単結晶シリコン基板１２にＮ
+型の拡散領域１３を形成した後、二酸化ケイ素膜等か
らなる絶縁膜１４を形成する。絶縁膜１の拡散領域１３
上にコンタクト窓１５を形成する（図３（ａ））。
【０００８】次に弗酸の希釈液により露出したＮ+型の
拡散領域１３の表面に形成された自然酸化膜を除去した
後、減圧化学気相成長法により多結晶シリコン膜１６を
堆積する。
拡散領域１３の表面に形成された自然酸化膜を除去した
後、減圧化学気相成長法により多結晶シリコン膜１６を
堆積する。
【０００９】この時、Ｎ+型の拡散領域１３と多結晶シ
リコン膜１６との界面に酸化膜が形成されるのを出来る
だけ防ぐために、試料を挿入するときに、その反応炉の
温度を堆積時の温度より下げた状態、例えば４００℃程
度に保つ（図３（ｂ））。
リコン膜１６との界面に酸化膜が形成されるのを出来る
だけ防ぐために、試料を挿入するときに、その反応炉の
温度を堆積時の温度より下げた状態、例えば４００℃程
度に保つ（図３（ｂ））。
【００１０】最後にＰＯＣｌ3拡散法により多結晶シリ
コン膜１６にリンをドーピングして多結晶シリコン膜１
６を導電性膜とする。これをリソグラフィー技術及びド
ライエッチング技術を用いて所望のパターンに加工す
る。
コン膜１６にリンをドーピングして多結晶シリコン膜１
６を導電性膜とする。これをリソグラフィー技術及びド
ライエッチング技術を用いて所望のパターンに加工す
る。
【００１１】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、弗酸の希釈液により、露出したＮ+型の
拡散領域１３の表面に形成された自然酸化膜を除去し、
減圧化学気相成長装置の反応炉へ挿入する間に大気に晒
される。また、反応炉へ試料を挿入する際に、反応炉内
には外部の酸素が巻き込まれ、反応炉内に進入すること
が少なからずある。このため、Ｎ+型の拡散領域１３と
多結晶シリコン膜１６との界面に一部極薄い酸化膜が形
成される。この酸化膜が電気伝導に対する障壁層とな
り、コンタクト抵抗を著しく高める。また、試料内及び
試料間の酸化膜厚のばらつきがそのままコンタクト抵抗
をばらつかせ、素子特性に大きく影響を与えるという問
題点を有していた。
うな構成では、弗酸の希釈液により、露出したＮ+型の
拡散領域１３の表面に形成された自然酸化膜を除去し、
減圧化学気相成長装置の反応炉へ挿入する間に大気に晒
される。また、反応炉へ試料を挿入する際に、反応炉内
には外部の酸素が巻き込まれ、反応炉内に進入すること
が少なからずある。このため、Ｎ+型の拡散領域１３と
多結晶シリコン膜１６との界面に一部極薄い酸化膜が形
成される。この酸化膜が電気伝導に対する障壁層とな
り、コンタクト抵抗を著しく高める。また、試料内及び
試料間の酸化膜厚のばらつきがそのままコンタクト抵抗
をばらつかせ、素子特性に大きく影響を与えるという問
題点を有していた。
【００１２】本発明は上記問題点に鑑み、多結晶シリコ
ンと単結晶シリコン基板のＮ+型の拡散領域とのコンタ
クトとにおいて、従来よりもコンタクト抵抗の小さくか
つばらつきを低減させた半導体装置の製造方法を提供す
るものである。
ンと単結晶シリコン基板のＮ+型の拡散領域とのコンタ
クトとにおいて、従来よりもコンタクト抵抗の小さくか
つばらつきを低減させた半導体装置の製造方法を提供す
るものである。
【００１３】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、一導電型の単結
晶シリコン基板上に形成した絶縁膜を開口し、多結晶シ
リコン膜を堆積した後、荷電性粒子を注入し前記単結晶
シリコン基板と前記多結晶シリコン膜との界面領域を非
晶質化した後、熱処理を行なう工程を備えたものであ
る。
めに本発明の半導体装置の製造方法は、一導電型の単結
晶シリコン基板上に形成した絶縁膜を開口し、多結晶シ
リコン膜を堆積した後、荷電性粒子を注入し前記単結晶
シリコン基板と前記多結晶シリコン膜との界面領域を非
晶質化した後、熱処理を行なう工程を備えたものであ
る。
【００１４】
【作用】本発明は上記した手段によって、たとえ単結晶
シリコン基板と多結晶シリコン膜との界面の一部に極薄
い酸化膜が形成されたとしても、荷電性粒子の注入過程
によって酸化膜の電気障壁層としての働きを低下させ
る。これは荷電性粒子の注入過程によって酸化膜を構成
するシリコン原子及び酸素原子が多少ノックオンされる
ためである。
シリコン基板と多結晶シリコン膜との界面の一部に極薄
い酸化膜が形成されたとしても、荷電性粒子の注入過程
によって酸化膜の電気障壁層としての働きを低下させ
る。これは荷電性粒子の注入過程によって酸化膜を構成
するシリコン原子及び酸素原子が多少ノックオンされる
ためである。
【００１５】さらに荷電性粒子の注入によって生じた非
晶質層が、熱処理により固層エピタキシャル成長反応を
起こす。これによって単結晶シリコン基板側からは単結
晶化が、多結晶シリコン膜側からは多結晶化がそれぞれ
進む。そして最終的には、それぞれの結晶化によって再
び単結晶シリコン／多結晶シリコン界面を形成する。こ
の界面は極めて清浄である。従って良好な電気伝導特性
を有するコンタクトが得られることとなる。
晶質層が、熱処理により固層エピタキシャル成長反応を
起こす。これによって単結晶シリコン基板側からは単結
晶化が、多結晶シリコン膜側からは多結晶化がそれぞれ
進む。そして最終的には、それぞれの結晶化によって再
び単結晶シリコン／多結晶シリコン界面を形成する。こ
の界面は極めて清浄である。従って良好な電気伝導特性
を有するコンタクトが得られることとなる。
【００１６】
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。
法について、図面を参照しながら説明する。
【００１７】図１は本発明の一実施例の半導体装置の製
造方法を示す工程断面図である。図１（ａ）において
は、１００はＰ-型の単結晶シリコン基板であり、１０
１はＰ-型の単結晶シリコン基板１００に形成されたＮ+
型の拡散領域である。１０２は二酸化ケイ素（Ｓｉ
Ｏ2）等から成る絶縁膜であり、Ｐ-型の単結晶シリコン
基板１００上に形成されている。
造方法を示す工程断面図である。図１（ａ）において
は、１００はＰ-型の単結晶シリコン基板であり、１０
１はＰ-型の単結晶シリコン基板１００に形成されたＮ+
型の拡散領域である。１０２は二酸化ケイ素（Ｓｉ
Ｏ2）等から成る絶縁膜であり、Ｐ-型の単結晶シリコン
基板１００上に形成されている。
【００１８】通常のフォトリソグラフィー技術及びドラ
イエッチング技術により絶縁膜１０２を開口し、Ｎ+型
の拡散領域１０１とのコンタクト窓１０３を形成する。
イエッチング技術により絶縁膜１０２を開口し、Ｎ+型
の拡散領域１０１とのコンタクト窓１０３を形成する。
【００１９】次に、弗酸を純水（Ｈ2Ｏ）またはフッ化
アンモニウウム（ＮＨ4Ｆ）等で希釈した液に試料を浸
し、コンタクト窓１０３内に露出したＮ+型の拡散領域
１０１の表面に形成された自然酸化膜を除去する。さら
に、引き続いて減圧化学気相成長法により、多結晶シリ
コン膜１０４を堆積する。
アンモニウウム（ＮＨ4Ｆ）等で希釈した液に試料を浸
し、コンタクト窓１０３内に露出したＮ+型の拡散領域
１０１の表面に形成された自然酸化膜を除去する。さら
に、引き続いて減圧化学気相成長法により、多結晶シリ
コン膜１０４を堆積する。
【００２０】この時、Ｎ+型の拡散領域１０１と多結晶
シリコン膜１０４との界面に酸化膜が形成されるのを出
来るだけ防ぐため、反応炉の温度を堆積時の温度より下
げた状態、例えば４００℃程度に保ち反応炉に試料を挿
入する（図１（ｂ））。
シリコン膜１０４との界面に酸化膜が形成されるのを出
来るだけ防ぐため、反応炉の温度を堆積時の温度より下
げた状態、例えば４００℃程度に保ち反応炉に試料を挿
入する（図１（ｂ））。
【００２１】次に、イオン注入法を用いてシリコンイオ
ン（Ｓｉ+）等の荷電性粒子１０５を注入する。このイ
オン注入では、イオンの飛程ＲPがＮ+型の拡散領域１０
１と多結晶シリコン膜１０４との界面付近に注入を行な
う。この工程により界面付近に形成されているＮ+型の
拡散領域１０１や多結晶シリコン膜１０４と、多結晶シ
リコン膜１０４と絶縁膜１０２との界面付近にある多結
晶シリコン膜１０４が非晶質化される。この非晶質化し
た領域は、図中、領域１０６及び１０７で示してある
（図１（ｃ））。
ン（Ｓｉ+）等の荷電性粒子１０５を注入する。このイ
オン注入では、イオンの飛程ＲPがＮ+型の拡散領域１０
１と多結晶シリコン膜１０４との界面付近に注入を行な
う。この工程により界面付近に形成されているＮ+型の
拡散領域１０１や多結晶シリコン膜１０４と、多結晶シ
リコン膜１０４と絶縁膜１０２との界面付近にある多結
晶シリコン膜１０４が非晶質化される。この非晶質化し
た領域は、図中、領域１０６及び１０７で示してある
（図１（ｃ））。
【００２２】次に、４００℃〜６００℃程度の熱処理を
行なう。この処理により、荷電性粒子１０５の注入によ
って生じた非晶質層の領域１０６，１０７が、熱処理に
より固層エピタキシャル成長反応を起こす。すなわちＮ
+型の拡散領域１０１からは単結晶化が、多結晶シリコ
ン膜１０４側からは多結晶化が進む。最終的に再び単結
晶シリコン／多結晶シリコン界面を形成する（図１
（ｄ））。
行なう。この処理により、荷電性粒子１０５の注入によ
って生じた非晶質層の領域１０６，１０７が、熱処理に
より固層エピタキシャル成長反応を起こす。すなわちＮ
+型の拡散領域１０１からは単結晶化が、多結晶シリコ
ン膜１０４側からは多結晶化が進む。最終的に再び単結
晶シリコン／多結晶シリコン界面を形成する（図１
（ｄ））。
【００２３】最後にＰＯＣｌ3拡散法により多結晶シリ
コン膜１０４にリンをドーピングし多結晶シリコン膜１
０４を導電性膜とする。これをリソグラフィー技術及び
ドライエッチング技術を用いて所望のパターンに加工す
る。
コン膜１０４にリンをドーピングし多結晶シリコン膜１
０４を導電性膜とする。これをリソグラフィー技術及び
ドライエッチング技術を用いて所望のパターンに加工す
る。
【００２４】なお、本実施例では荷電性粒子１０５とし
てシリコンイオンを用いて説明したが、リンイオン（Ｐ
+），批素イオン（Ａｓ+），アンチモンイオン（Ｓ
ｂ+）等のイオンを用いてもよい。これらの不純物イオ
ンは、ドナーとして働くためコンタクト抵抗をさらに小
さくすることができる。さらにまた、これらのイオンは
固層エピタキシャル成長を促進する働きがあることが知
られているため、イオン注入後の熱処理時間を短縮する
ことができる。
てシリコンイオンを用いて説明したが、リンイオン（Ｐ
+），批素イオン（Ａｓ+），アンチモンイオン（Ｓ
ｂ+）等のイオンを用いてもよい。これらの不純物イオ
ンは、ドナーとして働くためコンタクト抵抗をさらに小
さくすることができる。さらにまた、これらのイオンは
固層エピタキシャル成長を促進する働きがあることが知
られているため、イオン注入後の熱処理時間を短縮する
ことができる。
【００２５】また、本実施例では多結晶シリコン膜１０
４を堆積後に、不純物をドーピングして多結晶シリコン
膜１０４を導電性膜としたが、化学気相成長法による多
結晶シリコン膜１０４形成時に、ホスフィン（ＰＨ3）
ガス等を反応ガスに混合し、不純物のドーピングを行な
ってもよい。
４を堆積後に、不純物をドーピングして多結晶シリコン
膜１０４を導電性膜としたが、化学気相成長法による多
結晶シリコン膜１０４形成時に、ホスフィン（ＰＨ3）
ガス等を反応ガスに混合し、不純物のドーピングを行な
ってもよい。
【００２６】以上のように本実施例によれば、たとえＮ
+型の拡散領域１０１と多結晶シリコン膜１０４との界
面に一部極薄い酸化膜が形成されたとしても、シリコン
イオン等の荷電性粒子１０５を注入することで、酸化膜
のシリコン原子及び酸素原子を一部ノックオンする。こ
のため、イオン注入をしない場合と比べて、酸化膜の絶
縁耐圧を劣化させ、電気障壁層としての働きを低下させ
ることができる。さらに上記したように荷電性粒子の注
入によって生じた非晶質層が、熱処理により固層エピタ
キシャル成長反応を起こし、単結晶シリコン基板側から
は単結晶化が、多結晶シリコン膜側からは多結晶化が進
み、最終的に再び単結晶シリコン／多結晶シリコン界面
を形成する。この界面は極めて清浄であり、従って良好
な電気伝導特性を有するコンタクトが得られることとな
る。
+型の拡散領域１０１と多結晶シリコン膜１０４との界
面に一部極薄い酸化膜が形成されたとしても、シリコン
イオン等の荷電性粒子１０５を注入することで、酸化膜
のシリコン原子及び酸素原子を一部ノックオンする。こ
のため、イオン注入をしない場合と比べて、酸化膜の絶
縁耐圧を劣化させ、電気障壁層としての働きを低下させ
ることができる。さらに上記したように荷電性粒子の注
入によって生じた非晶質層が、熱処理により固層エピタ
キシャル成長反応を起こし、単結晶シリコン基板側から
は単結晶化が、多結晶シリコン膜側からは多結晶化が進
み、最終的に再び単結晶シリコン／多結晶シリコン界面
を形成する。この界面は極めて清浄であり、従って良好
な電気伝導特性を有するコンタクトが得られることとな
る。
【００２７】
【発明の効果】以上のように本発明は、一導電型の半導
体基板上に形成した絶縁膜を開口し、多結晶シリコン膜
を堆積した後、荷電性粒子を注入し前記半導体基板と前
記多結晶シリコン膜との界面領域を非晶質化した後、熱
処理を行なうことにより、多結晶シリコンとシリコン基
板のＮ+型の拡散領域とのコンタクトにおいて従来より
もコンタクト抵抗を小さくしかつばらつきを低減させる
ことが可能となり、特にＤＲＡＭを中心としたＬＳＩの
製造技術に大きく寄与するものである。
体基板上に形成した絶縁膜を開口し、多結晶シリコン膜
を堆積した後、荷電性粒子を注入し前記半導体基板と前
記多結晶シリコン膜との界面領域を非晶質化した後、熱
処理を行なうことにより、多結晶シリコンとシリコン基
板のＮ+型の拡散領域とのコンタクトにおいて従来より
もコンタクト抵抗を小さくしかつばらつきを低減させる
ことが可能となり、特にＤＲＡＭを中心としたＬＳＩの
製造技術に大きく寄与するものである。
【図１】本発明の実施例における半導体装置の製造方法
の工程断面図
の工程断面図
【図２】従来のスタックト型メモリセル構造の断面模式
図
図
【図３】従来の半導体装置の製造方法の工程断面図
１００ シリコン基板 １０１ 拡散領域 １０２ 絶縁膜 １０３ コンタクト窓 １０４ 多結晶シリコン膜 １０５ 荷電性粒子 １０６，１０７ 領域
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｑ 8617−4Ｍ Ａ
Claims (1)
- 【請求項１】一導電型の単結晶シリコン基板上に絶縁膜
を開口した後、多結晶シリコン膜を堆積する工程と、荷
電性粒子を注入し前記単結晶シリコン基板と前記多結晶
シリコン膜との界面領域を非晶質化した後、熱処理を行
なう工程とを備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066794A JPH05275368A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066794A JPH05275368A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275368A true JPH05275368A (ja) | 1993-10-22 |
Family
ID=13326133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4066794A Pending JPH05275368A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275368A (ja) |
-
1992
- 1992-03-25 JP JP4066794A patent/JPH05275368A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4479831A (en) | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment | |
| JP2658824B2 (ja) | 半導体装置の製造方法 | |
| KR910000019B1 (ko) | 다결정 실리콘 저항기 제조방법 | |
| JPH10303368A (ja) | 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ | |
| JP2674963B2 (ja) | Ｄｒａｍセルのキャパシター製造方法 | |
| JP3149910B2 (ja) | 半導体装置の製造方法 | |
| US6187659B1 (en) | Node process integration technology to improve data retention for logic based embedded dram | |
| KR19990006510A (ko) | 집적회로 제조 방법 | |
| JPH1070249A (ja) | キャパシタの製造方法及び半導体装置 | |
| JP2000058790A (ja) | 半導体装置およびその製造方法 | |
| KR0120547B1 (ko) | 캐패시터 제조방법 | |
| US6069060A (en) | Method of manufacturing a semiconductor device having a single crystal silicon electrode | |
| US5646061A (en) | Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact | |
| JPH05275368A (ja) | 半導体装置の製造方法 | |
| KR19980024337A (ko) | 실리콘 박막 전도 소자의 제조 방법 | |
| JPH03234051A (ja) | 容量素子の製造方法 | |
| JPH09232543A (ja) | 半導体装置の製造方法 | |
| KR930003859B1 (ko) | 반도체장치의 제조방법 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| JP3078109B2 (ja) | 半導体装置の製造方法 | |
| JPH0689984A (ja) | 半導体装置の製造方法 | |
| KR100275938B1 (ko) | 캐패시터형성방법 | |
| US6333531B1 (en) | Dopant control of semiconductor devices | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| US6207527B1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |