JPH05274188A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05274188A JPH05274188A JP4066491A JP6649192A JPH05274188A JP H05274188 A JPH05274188 A JP H05274188A JP 4066491 A JP4066491 A JP 4066491A JP 6649192 A JP6649192 A JP 6649192A JP H05274188 A JPH05274188 A JP H05274188A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- state
- sub
- central processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【構成】 ＬＥＤ回路７は、サブＣＰＵ５の状態を表示
する。そして、このＬＥＤ回路７からサブＣＰＵ５の状
態データがシステムバス９を介して、メインＣＰＵ１に
送られ、メインＣＰＵ１はサブＣＰＵ５の状態を知るこ
とができる。 【効果】 共有メモリ等を用いることなく、ＣＰＵのス
テータス情報の受け渡しを行うことができる。
する。そして、このＬＥＤ回路７からサブＣＰＵ５の状
態データがシステムバス９を介して、メインＣＰＵ１に
送られ、メインＣＰＵ１はサブＣＰＵ５の状態を知るこ
とができる。 【効果】 共有メモリ等を用いることなく、ＣＰＵのス
テータス情報の受け渡しを行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置に関する
ものである。
ものである。
【０００２】
【従来の技術】昨今、複数のＣＰＵを用いて処理を行う
情報処理装置がある。このような情報処理装置において
は、共有メモリまたは共有レジスタを利用して、あるＣ
ＰＵが他のＣＰＵのステータスデータを読み取ってい
た。
情報処理装置がある。このような情報処理装置において
は、共有メモリまたは共有レジスタを利用して、あるＣ
ＰＵが他のＣＰＵのステータスデータを読み取ってい
た。
【０００３】
【発明が解決しようとする課題】このように、従来の情
報処理装置においては、共有メモリを用いてＣＰＵのス
テータス情報の受け渡しが行われていたので、共有メモ
リ（共有レジスタ）の使用効率が悪いという問題があっ
た。
報処理装置においては、共有メモリを用いてＣＰＵのス
テータス情報の受け渡しが行われていたので、共有メモ
リ（共有レジスタ）の使用効率が悪いという問題があっ
た。
【０００４】本発明は、このような問題に鑑みてなされ
たもので、その目的とするところは、共有メモリ等を用
いることなく、ＣＰＵのステータス情報の受け渡しを行
うことができる情報処理装置を提供することにある。
たもので、その目的とするところは、共有メモリ等を用
いることなく、ＣＰＵのステータス情報の受け渡しを行
うことができる情報処理装置を提供することにある。
【０００５】
【課題を解決するための手段】前述した目的を達成する
ために本発明は、第１の中央処理装置と、第２の中央処
理装置と、前記第１の中央処理装置と前記第２の中央処
理装置とに接続され、前記第２の中央処理装置の状態を
示すＬＥＤ回路と、を具備し、前記第１の中央処理装置
は、前記ＬＥＤ回路のＬＥＤ表示データを読み取ること
により前記第２の中央処理装置の状態を知ることを特徴
とする情報処理装置である。
ために本発明は、第１の中央処理装置と、第２の中央処
理装置と、前記第１の中央処理装置と前記第２の中央処
理装置とに接続され、前記第２の中央処理装置の状態を
示すＬＥＤ回路と、を具備し、前記第１の中央処理装置
は、前記ＬＥＤ回路のＬＥＤ表示データを読み取ること
により前記第２の中央処理装置の状態を知ることを特徴
とする情報処理装置である。
【０００６】
【作用】本発明では、第１の中央処理装置は、第２の中
央処理装置の状態を示すＬＥＤ回路のＬＥＤ表示データ
を読み取ることにより、第２の中央処理装置の状態を知
ることができる。したがって、共有メモリ等を用いずに
他の中央処理装置の状態を知ることができる。
央処理装置の状態を示すＬＥＤ回路のＬＥＤ表示データ
を読み取ることにより、第２の中央処理装置の状態を知
ることができる。したがって、共有メモリ等を用いずに
他の中央処理装置の状態を知ることができる。
【０００７】
【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。
に説明する。
【０００８】図１は、本発明の一実施例に係る情報処理
装置の構成を示すブロック図である。 同図において、
符号１はメインＣＰＵを示し、符号５はサブＣＰＵを示
す。メインＣＰＵ１は、システムバス９に接続され、サ
ブＣＰＵ５は、ローカルバス１１に接続される。そし
て、システムバス９およびローカルバス１１に共有メモ
リ３が接続される。この共有メモリ３は、メインＣＰＵ
１とサブＣＰＵ５との間で、コマンドやステータス等の
パラメータの受け渡しに使用されるものである。なお、
この共有メモリ３の代わりに、共有レジスタ等を用いて
もよい。さらに、システムバス９とローカルバス１１に
ＬＥＤ回路７が接続される。ＬＥＤ回路７は、サブＣＰ
Ｕ５の状態を示すものである。
装置の構成を示すブロック図である。 同図において、
符号１はメインＣＰＵを示し、符号５はサブＣＰＵを示
す。メインＣＰＵ１は、システムバス９に接続され、サ
ブＣＰＵ５は、ローカルバス１１に接続される。そし
て、システムバス９およびローカルバス１１に共有メモ
リ３が接続される。この共有メモリ３は、メインＣＰＵ
１とサブＣＰＵ５との間で、コマンドやステータス等の
パラメータの受け渡しに使用されるものである。なお、
この共有メモリ３の代わりに、共有レジスタ等を用いて
もよい。さらに、システムバス９とローカルバス１１に
ＬＥＤ回路７が接続される。ＬＥＤ回路７は、サブＣＰ
Ｕ５の状態を示すものである。
【０００９】図２は、このＬＥＤ回路７の構成を示すブ
ロック図である。このＬＥＤ回路７は、ＬＥＤ素子２
１、表示用バッファ２３、リード用バッファ２５を有す
る。
ロック図である。このＬＥＤ回路７は、ＬＥＤ素子２
１、表示用バッファ２３、リード用バッファ２５を有す
る。
【００１０】ＬＥＤ素子２１は、点灯および消灯を行
い、サブＣＰＵ５の状態を表示する。表示用バッファ２
３は、ＬＥＤデータラッチイネーブル信号Ｓ１と、リー
ド／ライトパルス信号Ｓ２によって制御され、ローカル
バス１１から入力されるサブＣＰＵ５の状態表示用デー
タに従って、ＬＥＤ素子２１の点灯／消灯用信号Ｓ３を
駆動する。
い、サブＣＰＵ５の状態を表示する。表示用バッファ２
３は、ＬＥＤデータラッチイネーブル信号Ｓ１と、リー
ド／ライトパルス信号Ｓ２によって制御され、ローカル
バス１１から入力されるサブＣＰＵ５の状態表示用デー
タに従って、ＬＥＤ素子２１の点灯／消灯用信号Ｓ３を
駆動する。
【００１１】リード用バッファ２５は、ＬＥＤデータリ
ード信号Ｓ４によって制御され、点灯／消灯用信号Ｓ３
からサブＣＰＵ５の状態データを生成して、システムバ
ス９を介してこの状態データをメインＣＰＵ１に送る。
ード信号Ｓ４によって制御され、点灯／消灯用信号Ｓ３
からサブＣＰＵ５の状態データを生成して、システムバ
ス９を介してこの状態データをメインＣＰＵ１に送る。
【００１２】次にこの情報処理装置の動作について説明
する。
する。
【００１３】この情報処理装置では、共有メモリ３を介
して、メインＣＰＵ１からコマンドを受け取ったサブＣ
ＰＵ５は、そのステータスを表示するため、ＬＥＤ回路
７に対してローカルバス１１を介して状態表示用データ
を送る。
して、メインＣＰＵ１からコマンドを受け取ったサブＣ
ＰＵ５は、そのステータスを表示するため、ＬＥＤ回路
７に対してローカルバス１１を介して状態表示用データ
を送る。
【００１４】ＬＥＤ回路７では、この状態表示用データ
に従って、点灯／消灯用信号Ｓ３が駆動され、ＬＥＤ素
子２１が点灯／消灯する。そして、この点灯／消灯用信
号Ｓ３を用いてリード用バッファ２５は、サブＣＰＵ５
の状態データを生成する。メインＣＰＵ１は、システム
バス９を介してＬＥＤ回路７から状態データをリード
し、サブＣＰＵ５の状態を知る。
に従って、点灯／消灯用信号Ｓ３が駆動され、ＬＥＤ素
子２１が点灯／消灯する。そして、この点灯／消灯用信
号Ｓ３を用いてリード用バッファ２５は、サブＣＰＵ５
の状態データを生成する。メインＣＰＵ１は、システム
バス９を介してＬＥＤ回路７から状態データをリード
し、サブＣＰＵ５の状態を知る。
【００１５】このように本実施例では、メインＣＰＵ１
は、共有メモリ３を介さずにサブＣＰＵ５の状態を知る
ことができるので、共有メモリ３のメモリ空間の節約を
図ることができる。
は、共有メモリ３を介さずにサブＣＰＵ５の状態を知る
ことができるので、共有メモリ３のメモリ空間の節約を
図ることができる。
【００１６】なお、本実施例では、共有メモリ３を有す
る情報処理装置について述べたが、必ずしも共有メモリ
を持つ必要はなく、メインＣＰＵ１とサブＣＰＵ５が存
在し、それぞれ独立したシステムバス９およびローカル
バス１１を有する装置であれば、本発明を適用すること
ができる。また、３個以上のＣＰＵを有する情報処理装
置にも本発明を適用することができる。また、図２に示
す表示用バッファ２３は、リードバック可能なものであ
るが、必ずしもリードバックが必要とはされず、サブＣ
ＰＵ５から書き込みのみが行われるものであってもよ
い。また、読み取られたサブＣＰＵ５の状態データは、
メインＣＰＵ１の内部処理に使用されるだけでなく、例
えばＣＲ等に表示されるようにしてもよい。
る情報処理装置について述べたが、必ずしも共有メモリ
を持つ必要はなく、メインＣＰＵ１とサブＣＰＵ５が存
在し、それぞれ独立したシステムバス９およびローカル
バス１１を有する装置であれば、本発明を適用すること
ができる。また、３個以上のＣＰＵを有する情報処理装
置にも本発明を適用することができる。また、図２に示
す表示用バッファ２３は、リードバック可能なものであ
るが、必ずしもリードバックが必要とはされず、サブＣ
ＰＵ５から書き込みのみが行われるものであってもよ
い。また、読み取られたサブＣＰＵ５の状態データは、
メインＣＰＵ１の内部処理に使用されるだけでなく、例
えばＣＲ等に表示されるようにしてもよい。
【００１７】
【発明の効果】以上、詳細に説明したように本発明によ
れば、共有メモリ等を用いることなく、ＣＰＵのステー
タス情報の受け渡しを行うことができる。
れば、共有メモリ等を用いることなく、ＣＰＵのステー
タス情報の受け渡しを行うことができる。
【図面の簡単な説明】
【図１】 本発明の一実施例に係る情報処理装置の構成
を示すブロック図
を示すブロック図
【図２】 ＬＥＤ回路７の構成を示すブロック図
１………メインＣＰＵ ３………共有メモリ ５………サブＣＰＵ ７………ＬＥＤ回路 ９………システムバス １１………ローカルバス
Claims (1)
- 【請求項１】 第１の中央処理装置と、 第２の中央処理装置と、 前記第１の中央処理装置と前記第２の中央処理装置とに
接続され、前記第２の中央処理装置の状態を示すＬＥＤ
回路と、を具備し、 前記第１の中央処理装置は、前記ＬＥＤ回路のＬＥＤ表
示データを読み取ることにより前記第２の中央処理装置
の状態を知ることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066491A JPH05274188A (ja) | 1992-03-25 | 1992-03-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4066491A JPH05274188A (ja) | 1992-03-25 | 1992-03-25 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05274188A true JPH05274188A (ja) | 1993-10-22 |
Family
ID=13317329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4066491A Withdrawn JPH05274188A (ja) | 1992-03-25 | 1992-03-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05274188A (ja) |
-
1992
- 1992-03-25 JP JP4066491A patent/JPH05274188A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04227557A (ja) | 情報処理装置 | |
| JPH05274188A (ja) | 情報処理装置 | |
| JP4838458B2 (ja) | 半導体装置 | |
| EP0382342B1 (en) | Computer system DMA transfer | |
| JPH0778043A (ja) | 画像処理装置 | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPS63142455A (ja) | 半導体記憶装置 | |
| JP2710483B2 (ja) | 半導体集積回路 | |
| JP2716284B2 (ja) | 半導体集積回路 | |
| JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPH07175768A (ja) | デュアルｃｐｕシステム | |
| JPH11306073A (ja) | 情報処理装置 | |
| JPH0329003A (ja) | Ｉ／ｏコントロールユニット | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JP2611191B2 (ja) | 入出力制御装置 | |
| JPS6379161A (ja) | 半導体記憶装置 | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JPH06161947A (ja) | コンピュータシステム | |
| JPS62262170A (ja) | デ−タ転送方式 | |
| JPS61206066A (ja) | メモリアドレス設定方式 | |
| JPS61253570A (ja) | バス制御方式 | |
| JPH0477810A (ja) | 情報処理装置 | |
| JPH0553923A (ja) | 主記憶装置制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |