JPH05271917A - スパッタリング装置 - Google Patents

スパッタリング装置

Info

Publication number
JPH05271917A
JPH05271917A JP6542292A JP6542292A JPH05271917A JP H05271917 A JPH05271917 A JP H05271917A JP 6542292 A JP6542292 A JP 6542292A JP 6542292 A JP6542292 A JP 6542292A JP H05271917 A JPH05271917 A JP H05271917A
Authority
JP
Japan
Prior art keywords
target
film
substrate
wall
shield ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6542292A
Other languages
English (en)
Inventor
Hiroyuki Yano
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6542292A priority Critical patent/JPH05271917A/ja
Publication of JPH05271917A publication Critical patent/JPH05271917A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】パーティクルの発生を防止するスパッタリング
装置を提供する。 【構成】炭素膜を成膜するスパッタリング装置は、処理
容器5の上部にグラファイト製のターゲット6を具備す
る。ターゲット6とアース電位部即ち処理容器5との間
で放電を防ぐためにシールドリング9cが配設される。
シールドリング9cは、グラファイト製で、その内側壁
11cは、角度が概ね140度となるように発散形状に
テーパ加工される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はスパッタリング装置に関
し、特に半導体デバイスの製造プロセスに用いられるス
パッタリング装置に関する。
【0002】
【従来の技術】半導体デバイスの製造プロセスにおいて
は、半導体基板上に薄膜を形成するスパッタリング装置
が使用されている。図4は、従来のこの種のスパッタリ
ング装置を示す。図示装置は、Arガス導入口2及び排
気口3が形成された導電製材料からなる真空処理容器5
を具備する。処理容器5内には複数の支持ピン4が配設
され、この上に半導体基板、例えばSi基板1が載置さ
れる。基板1の上方には、テフロン製のスペーサー7を
介してスパッタリングターゲット6(例えばグラファイ
ト製)が取付けられる。ターゲット6は直流電源8の負
極に接続され、電源8の陽極及び処理容器5はアースに
接続される。
【0003】ターゲット6の周囲には、ターゲット6と
アース電位部即ち処理容器5との間で放電を防ぐための
シールドリング9(例えばSUS316製)が配設され
る。ターゲット6とシールドリング9との間には、放電
を生じないように設定された所定のクリアランスが形成
される。シールドリング9の内側壁11は、ターゲット
との間でなす角度が概ね垂直となるように形成されてい
る。
【0004】
【発明が解決しようとする課題】上記従来の装置におい
て成膜を続けていくと、シールドリングの内側壁に付着
した膜が剥がれ、これにより発生したパーティクルが、
被処理基板に付着するという問題がある。この問題は、
Al等の柔らかい材料の膜を形成する際はあまり顕著で
はないが、TiNやWのような硬い材料の膜や、化学的
に不活性な炭素等の膜の場合には顕著となる。
【0005】また上記従来の装置を使用して成膜する
と、基板の外周縁まで膜が形成されることとなる。基板
は後にカセットに収納されるが、この際、基板の外周部
がカセットの溝に接触するため、この部分の膜が剥がれ
てパーティクルを発生させる原因となる。しかも、成膜
後にパターニングを行う場合には、通常基板の最外周部
1mm程度の領域の塗布レジストは露光前に取り除かれ
る。このため、基板が現像液に晒される際に、上記最外
周部1mm程度の領域は、現像液の影響を受けて剥がれ
やすくなり、これもまたパーティクルを発生させる原因
となる。上記パーティクルは、配線の短絡や欠損を引起
こすため、製造プロセスの歩留まりを低下させる大きな
原因となる。従って、本発明の目的は、上述の種々要因
に基づくパーティクルの発生を未然に防止することが可
能なスパッタリング装置を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明の第1の視点にお
いて、スパッタリング装置は、スパッタリングターゲッ
トとアース電位部との間での放電を防ぐシールドリング
の内側壁が、上記ターゲットから発散形状にテーパ加工
されることを特徴とする。上記テーパ加工において、望
ましくは、ターゲットとシールドリングの内側壁とのな
す角度は135度以上となるように設定される。
【0007】本発明の第2の視点において、スパッタリ
ング装置は、更に、上記シールドリングの主構成元素
が、上記スパッタリングターゲットの主構成元素を含む
ことを特徴とする。
【0008】本発明の第3の視点において、スパッタリ
ング装置は、更に、被処理基板の外周縁から少なくとも
1mmまでの領域を覆うガードリングが配設されること
を特徴とする。
【0009】
【作用】スパッタリング装置では、処理時に、成膜を行
う基板のほか、処理容器内壁やシールドリングにも膜が
形成される。シールドリングに付着した膜の剥がれは、
ターゲットに平行な面ではあまり顕著ではないが、ター
ゲットに垂直なシールドリングの内側壁で非常に顕著に
起こる。これは、上記の平行な面と垂直な面とではスパ
ッタリングされた粒子の入射方向やエネルギー異なるた
め、付着した膜の性質やシールドリングとの密着性にも
差が生じることが理由と考えられる。
【0010】本発明の第1の視点におけるように、シー
ルドリングの内側壁をテーパ加工すると、シールドリン
グの内側壁に付着する膜は、ターゲットに平行な面に付
着した膜に近い性質及び密着性となる。従って、シール
ドリングの内側壁に形成された膜の剥がれが生じ難くな
る。
【0011】更に、本発明の第2の視点におけるよう
に、シールドリングの主構成元素が、ターゲットの主構
成元素を含むと、シールドリング及びその上に形成され
る膜の性質が互いに類似したものとなる。従って、両者
の密着性は向上し、また例えば、温度変化を受けた場合
にも膜に熱応力が掛からなくなるため、シールドリング
の内側壁に形成された膜の剥がれが生じ難くなる。
【0012】更に、本発明の第3の視点におけるよう
に、被処理基板の外周縁から少なくとも1mmまでの領
域を覆うガードリングを使用すると、上記外周部領域に
は膜が形成されなくなる。従って、上述のカセットへの
収納時、或いは現像時におけるパーティクルの発生を未
然に防止することができる。
【0013】
【実施例】先ず、図1乃至図3を参照して、本発明に係
るスパッタリング装置の第1乃至第3実施例を説明す
る。
【0014】これら実施例の装置は、共通の構造とし
て、Arガス導入口2及び排気口3が形成された導電製
材料からなる真空処理容器5を具備する。処理容器5内
には複数の支持ピン4が配設され、この上に半導体基
板、例えばSi基板1が載置される。基板1の上方に
は、テフロン製のスペーサー7を介してグラファイト製
のスパッタリングターゲット6が取付けられる。ターゲ
ット6は直流電源8の負極に接続され、電源8の陽極及
び処理容器5はアースに接続される。
【0015】第1乃至第3実施例の夫々において、ター
ゲット6の周囲には、ターゲット6とアース電位部即ち
処理容器5との間で放電を防ぐためのシールドリング9
a、9b、9cが配設される。ターゲット6と夫々のシ
ールドリング9a、9b、9cとの間には、放電を生じ
ないように設定された所定のクリアランスが形成され
る。
【0016】図1図示の第1実施例において、シールド
リング9aはステンレス鋼(SUS316)からなる。
シールドリング9aの内側壁11aは、ターゲット6か
ら発散形状にテーパ加工され、ターゲット6との間でな
す角度が概ね140度となるように形成されている。
【0017】図2図示の第2実施例において、シールド
リング9bはターゲット6と同じグラファイトからな
る。シールドリング9bの内側壁11bはターゲット6
との間でなす角度が概ね90度となるように形成されて
いる。
【0018】図3図示の第3実施例において、シールド
リング9cはターゲット6と同じグラファイトからな
る。シールドリング9cの内側壁11cは、ターゲット
6から発散形状にテーパ加工され、ターゲット6との間
でなす角度が概ね140度となるように形成されてい
る。 (実験例1)
【0019】本発明の効果を調べるため、図1乃至図3
図示の本発明に係る装置と、図4図示の従来の装置とを
用いて、夫々シリコン基板上に炭素膜を形成した。そし
て、基板に付着した寸法が0.3μm以上のパーティク
ル数を調べた。各装置は連続的に使用し、基板上に0.
1μmの炭素膜を形成する処理を多数回に行い、各処理
ごとにパーティクル数を測定し、その経時的変化を調べ
た。各処理における処理条件は、Ar流量40scc
m、圧力0.3Pa、電力2kWであった。実験結果を
図5に示す。
【0020】従来装置のシールドリング9(SUS31
6製、内側壁角度90度)では、成膜累積量が4μm辺
りでパーティクル数が急増した。これは、シールドリン
グ9の内側壁に付着した膜が剥がれ始めたためである。
【0021】図1図示の第1実施例のシールドリング9
a(SUS316製、内側壁角度140度)では、パー
ティクル数の急増は成膜累積量24μm辺りまで遅れ
た。図2図示の第2実施例のシールドリング9b(グラ
ファイト製、内側壁角度90度)では、パーティクル数
の急増は成膜累積量36μm辺りまで遅れた。
【0022】更に、図3図示の第3実施例のシールドリ
ング9c(グラファイト製、内側壁角度140度)で
は、パーティクル数の急増は成膜累積量120μmを越
えても観察されなかった。 (実験例2)
【0023】次に、シールドリングの内側壁の角度と、
パーティクル発生数との関係を調べるため、図1図示の
装置において、シールドリング(SUS316製)の内
側壁の角度のみを変数として、シリコン基板上に炭素膜
を形成した。処理条件及び評価方法は、実験例1と同様
である。内側壁の角度は、90度、110度、120
度、130度、135度、140度、145度、及び1
50度とした。実験結果を図6に示す。
【0024】同図に示すように、実験を行った範囲で
は、内側壁の角度が大きいほどパーティクル数の低減の
効果が大きく、特に、135度以上で効果が大きくなる
ことが判明した。
【0025】実験例1及び2から分かるように、シール
ドリングの主構成元素を、ターゲットの主構成元素と同
一とすることや、シールドリングの内側壁をテーパ加工
することにより、パーティクルの発生が抑制されること
が判明した。なお、シールドリングとターゲットの主構
成元素とは必ずしも同一にする必要はなく、例えばター
ゲット6にグラファイトを用いる上述の炭素膜の形成処
理の場合、SiCのように、Cを構成元素の一部として
含むようにシールドリングを形成しても、本発明の効果
を得ることができる。次に、図7を参照して、本発明に
係るスパッタリング装置の第4実施例を説明する。
【0026】この第4実施例の装置は、ガードリング1
2を設けた点を除いて、図1図示の第1実施例の装置と
同一であり、従って、同一部分には同一の符号を付して
説明を省略する。
【0027】ガードリング12は、6インチのSi基板
に対して、その最外周部の2mm幅領域を覆うように形
成される。ガードリング12は、被処理基板の寸法に応
じてその寸法を決定することができ、基板の外周縁から
少なくとも1mmまでの領域を覆うように形成する。 (実験例3)
【0028】ガードリングの効果を調べるため、図7図
示の第4実施例と図1図示の第1実施例とを用いて、6
インチのシリコン基板上に夫々炭素膜を形成した。処理
条件は、Ar流量40sccm、圧力0.3Pa、電力
2kWであった。図7図示の第4実施例の装置により形
成した層構造の断面を図8に、また図1図示の装置によ
り形成した層構造の断面を図9に夫々示す。炭素膜24
は、厚さが100nmで、予めシリコン基板1上に、1
00nmのシリコン酸化膜22、400nmのアルミニ
ウム膜23を形成した構造体の上に成膜した。
【0029】図8及び図9図示の層構造を有する基板を
SUS316製のウェハカセットに10回出入れし、基
板上に発生した0.2μm以上のパーティクル数を調べ
た。その結果、ガードリング12を用いて処理した図8
の基板は、パーティクル数が48であったのに対して、
ガードリング12を用いずに処理した図9の基板は、パ
ーティクル数が824であった。 (実験例4)
【0030】また図8及び図9図示の基板上に更にポジ
型の感光性樹脂を塗布した後、全面露光し、現像液によ
り現像を行い、この際の基板表面を光学顕微鏡で観察
し、炭素膜の剥がれを評価した。この際、基板の最外周
部の1mm幅の領域の感光性樹脂は塗布直後に有機溶剤
で取除いた。
【0031】図8図示の最外周部2mm幅の領域に成膜
を行わなかった基板では、10枚の基板について観察を
行ったが、1枚も炭素膜の剥がれは観察されなかった。
他方、図9図示の外周縁まで成膜を行った基板では、1
0枚中の6枚の基板について炭素膜の剥がれが観察さ
れ、また剥がれた箇所はいずれも外周縁から5mmまで
の領域であった。
【0032】実験例3及び4から分かるように、ガード
リングを用いて基板の最外周部の領域に膜の形成を阻止
することにより、爾後の基板の取扱いにおいて、パーテ
ィクルの発生が大幅に抑制されることが判明した。
【0033】なお、上記第1乃至第4実施例において
は、炭素膜の形成処理について述べたが、本発明は、T
iN、WMoSix、WSix等の膜を形成するスパッ
タリング装置に対しても適用することが可能である。ま
た上記第1乃至第4実施例においては、直流マグネトロ
ンスパッタリング装置について述べたが、本発明は、直
流スパッタリング装置、高周波スパッタリング装置等、
他のスパッタリング装置に対しても適用することが可能
である。
【0034】
【発明の効果】本発明にあっては、シールドリングの内
側壁をテーパ加工することにより、シールドリングの内
側壁に付着する膜は、ターゲットに平行な面に付着した
膜に近い性質及び密着性となり、膜の剥がれが生じ難く
なる。
【0035】また、シールドリングの主構成元素が、タ
ーゲットの主構成元素を含むようにすることにより、シ
ールドリング及びその上に形成される膜の性質が互いに
類似したものとなり、膜の剥がれが生じ難くなる。
【0036】また、ガードリングを用いて基板外周部の
成膜を阻止することにより、カセットへの収納時、或い
は現像時におけるパーティクルの発生を未然に防止する
ことができる。従って、本発明に係るスパッタリング装
置によれば、従来の装置に比べパーティクルの発生が大
幅に抑制され、製造プロセスの歩留まりが向上する。
【図面の簡単な説明】
【図1】本発明に係るスパッタリング装置の第1実施例
を示す概略縦断側面図。
【図2】本発明に係るスパッタリング装置の第2実施例
を示す概略縦断側面図。
【図3】本発明に係るスパッタリング装置の第3実施例
を示す概略縦断側面図。
【図4】従来のスパッタリング装置の概略縦断側面図。
【図5】本発明に係るスパッタリング装置の第1乃至第
3実施例を用いて成膜した際のパーティクルの発生数の
経時的変化を示すグラフ。
【図6】本発明に係るスパッタリング装置において、異
なる内側壁角度を有するシールドリングを使用して成膜
した際のパーティクルの発生数の経時的変化を示すグラ
フ。
【図7】本発明に係るスパッタリング装置の第4実施例
を示す概略縦断側面図。
【図8】図7図示の本発明に係るスパッタリング装置の
第4実施例により成膜した基板の層構造を示す断面図。
【図9】図1図示の本発明に係るスパッタリング装置の
第1実施例により成膜した基板の層構造を示す断面図。
【符号の説明】
1…基板、5…処理容器、6…ターゲット、9、9a、
9b、9c…シールドリング、12…ガードリング。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 スパッタリングターゲットとアース電位
    部との間での放電を防ぐシールドリングの内側壁が、上
    記ターゲットから発散形状にテーパ加工されるスパッタ
    リング装置。
  2. 【請求項2】 上記シールドリングの主構成元素が、上
    記スパッタリングターゲットの主構成元素を含む請求項
    1記載のスパッタリング装置。
  3. 【請求項3】 被処理基板の外周縁から少なくとも1m
    mまでの領域を覆うガードリングが更に配設される請求
    項1または2記載のスパッタリング装置。
JP6542292A 1992-03-24 1992-03-24 スパッタリング装置 Pending JPH05271917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6542292A JPH05271917A (ja) 1992-03-24 1992-03-24 スパッタリング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6542292A JPH05271917A (ja) 1992-03-24 1992-03-24 スパッタリング装置

Publications (1)

Publication Number Publication Date
JPH05271917A true JPH05271917A (ja) 1993-10-19

Family

ID=13286616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6542292A Pending JPH05271917A (ja) 1992-03-24 1992-03-24 スパッタリング装置

Country Status (1)

Country Link
JP (1) JPH05271917A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007225391A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 調整装置および調整方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007225391A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 調整装置および調整方法

Similar Documents

Publication Publication Date Title
US8435392B2 (en) Encapsulated sputtering target
JPS62208636A (ja) レジスト剥離方法
JPS6037130A (ja) 薄膜のパタ−ニング方法
JPH01251735A (ja) 静電チャック装置
JPH04129267A (ja) 半導体基板およびその製造方法
JP3205878B2 (ja) ドライエッチング装置
KR20010043965A (ko) 예비 세정 챔버용 페디스틀 절연체
KR100219967B1 (ko) 화학증기 증착공정에의해 형성된 합금을 증착후 제거하는 금속화학 증기 증착방법
JP3801366B2 (ja) プラズマエッチング処理装置のクリーニング方法
US7208326B2 (en) Edge protection process for semiconductor device fabrication
JPH05271917A (ja) スパッタリング装置
JPS58209111A (ja) プラズマ発生装置
JP2000124197A (ja) プラズマ処理装置
JP2004200353A (ja) 処理方法及び処理装置
JPS58202535A (ja) 被膜形成装置
JPH01159368A (ja) 堆積膜形成装置
JPS6258636A (ja) ドライエツチング方法および装置
JP3071729B2 (ja) プラズマ処理装置
JPH0758033A (ja) Ecrプラズマcvd装置
JP3360588B2 (ja) 平行平板型ドライエッチャー
JPS6237530B2 (ja)
JP3305654B2 (ja) プラズマcvd装置および記録媒体
JP2915341B2 (ja) 静電チャック装置
KR20090044551A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
JPH0491432A (ja) マグネトロンrie装置