JPH05270052A

JPH05270052A - 画像形成装置

Info

Publication number: JPH05270052A
Application number: JP34560092A
Authority: JP
Inventors: Shunji Murano; 俊次村野
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1992-01-31
Filing date: 1992-11-30
Publication date: 1993-10-19

Abstract

(57)【要約】【目的】ＬＥＤプリントヘッドのアレイ毎の出力ばら
つきを、簡単な回路でかつプリンタの高速化に容易に対
応できるように補正する。【構成】定電流電源８の出力決定抵抗をアレイ毎に変
更するためマルチプレクサ１０を設け、ブロック選択回
路１４のブロック選択信号により、出力決定抵抗をマル
チプレクサ１０で抵抗Ｒ１〜Ｒ４０を走査して決定す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の利用分野】この発明は、ＬＥＤプリントヘッド
やサーマルヘッド、ＥＬプリントヘッド等の画像形成装
置に関し、特に画像ブロック毎の画像形成素子の出力ば
らつきの補正に関する。

【０００２】

【従来技術】画像形成装置は、多数の画像形成素子を画
像素子アレイに集積化し、この画像素子アレイを複数個
配置し、駆動回路からの駆動電流で動作させるようにし
たものである。画像形成装置では、駆動回路の集約化
と、データの供給に用いるバスラインの単純化のため、
画像形成素子を例えばアレイ単位にブロック化し、時分
割駆動することが知られている。

【０００３】ところで画像形成装置の問題点の１つとし
て、画像形成素子の出力のばらつきがある。このような
出力のばらつきは一つのアレイの中では小さく、アレイ
が変わる毎のばらつきが大きい。そこでアレイ毎に、あ
るいは同じ意味であるが画像ブロック毎に、出力のばら
つきを補正する必要がある。

【０００４】出力のばらつきの補正の手段として、画像
素子アレイに加えるストローブ信号の時間を可変にする
ことが提案されている（例えば特開昭６１−２２８，９
７３号公報参照）。この手法では、ストローブ信号の幅
を可変にすることでアレイ毎に画像形成素子の駆動時間
を変化させる。しかしながらプリンタの高速化に伴いこ
の手法は限界に達している。例えば１ラインを１.３ｍ
秒で走査し、１ラインに２５６０個の画像形成素子を設
けて４０分割で駆動すると、１画像ブロックの駆動時間
は３０μ秒程度となる。アレイ毎の出力のばらつきを±
３％の精度で補正するには、駆動時間を１μ秒程度の単
位で可変に制御する必要がある。これをストローブ信号
の制御で行うには、ストローブ信号の持続時間を画像ブ
ロック毎に１μ秒程度の精度で制御せねばならず、極め
て困難である。

【０００５】一方画像形成素子の出力ばらつきを補正す
るため、画像形成素子を出力毎に選別することも考えら
れる。しかしこの手法では選別不良となった画像形成素
子は無駄となり、高価な画像形成素子にロスが生じ、画
像形成装置のコストを増加させる。

【０００６】

【発明の課題】この発明の基本的課題は、画像形成素子
の駆動時間とは異なる手法により、画像形成素子の画像
ブロック毎の出力ばらつきを補正することにあり、特に
簡単な回路で容易にばらつきを補正することにある。こ
の発明の副次的課題は、用いるマルチプレクサを小型化
し、出力決定用抵抗の個数を減少させることにある（請
求項７〜９）。

【０００７】

【発明の構成】この発明の画像形成装置では、多数の画
像形成素子を複数の画像ブロックに分割し、１ブロック
ずつ駆動回路に接続して時分割駆動する。ここで駆動回
路の出力決定用抵抗を多数設け、スイッチング手段によ
り切り替え、各画像ブロックに適した出力決定抵抗を駆
動回路に接続する。スイッチング手段は、好ましくはマ
ルチプレクサとし、例えば画像ブロックを駆動する順
に、それに適した出力決定抵抗を配置し、マルチプレク
サで順に走査して接続する。駆動回路は好ましくは定電
流回路とし、１ブロック内の画像形成素子の個数だけの
定電流回路を設け、出力決定抵抗はブロック内の各定電
流回路に対し共通とする。また画像形成素子を出力ばら
つきの大きいＬＥＤとした場合に、この発明は特に適し
ている。

【０００８】マルチプレクサには例えば、画像ブロック
の個数の出力決定抵抗を接続し、画像ブロックを駆動す
る順に走査して出力決定抵抗を切り替える。この手法で
は、マルチプレクサの規模は画像ブロックの個数で定ま
り、出力決定抵抗の個数も画像ブロックの個数で定ま
る。ところで画像形成装置内の異常ブロックの個数は、
通常は１〜３個程度（例えば全画像ブロック数が４０
個）と少ない。そこで異常ブロック毎に個別の出力決定
抵抗を設けると共に、正常ブロック用の出力決定抵抗を
共通化することができる。このためには例えば、先頭の
画像ブロック（最初に駆動するブロック）に対して出力
決定抵抗を配置し、以後異常ブロックとその次の正常ブ
ロックとに出力決定抵抗を配置して、異常ブロックとそ
の次の正常ブロックとで出力決定抵抗を切り替え、異常
ブロックと異常ブロックの間の正常ブロック用には、出
力決定抵抗を１個とすれば良い。この手法では、異常ブ
ロックの個数をｎとしてほぼ２ｎ＋１個の出力決定抵抗
が必要となる。これ以外に、例えば正常ブロック用の出
力決定抵抗を１個として、出力決定抵抗を共通化し、異
常ブロックに対してのみ個別の出力決定抵抗を設けるよ
うにししても良い。例えばこの場合、異常ブロックに対
してのみマルチプレクサを歩進させ、正常ブロックには
共通の出力決定抵抗を接続するようにする。

【０００９】

【発明の作用】この発明では、出力決定抵抗を切り替
え、画像ブロックに応じた出力で駆動する。このため画
像ブロックの駆動時間の制御が不要となる。ここで出力
決定抵抗にマルチプレクサを用いると、マルチプレクサ
で抵抗を走査することで、画像ブロックの出力制御がで
きる。マルチプレクサに接続する出力決定抵抗は、画像
ブロックの全数に応じたものとし、１個ずつ順に走査し
ても良い。あるいは異常ブロック用にのみ個別の出力決
定抵抗を用い、出力決定抵抗の個数を減少させても良
い。

【００１０】

【実施例】図１に実施例の回路構成を示す。図におい
て、２は制御回路で、プリンタ本体、例えばプリンタ本
体のＣＰＵ、からデータ信号とクロック信号、リセット
信号を受け取り、ＬＥＤプリントヘッドを制御する。４
は例えば６４進のシフトレジスタで、６は例えば６４進
のラッチ回路、Ａ１〜Ａ６４は６４個のアンド回路、８
は定電流電源で、６４個の例えば５ｍＡ定電流回路Ｂ１
〜Ｂ６４からなる。

【００１１】定電流電源８の出力電流は、外付けの出力
決定抵抗により変化し、ここではＲ１〜Ｒ４０の４０個
の出力決定抵抗を用いる。なお定電流電源８は例えばミ
ラー定電流回路とし、出力決定抵抗に流れる電流と同じ
電流が各定電流回路Ｂ１〜Ｂ６４から出力されるように
する。定電流電源８に変えて、定電圧電源を用いても良
い。１０はマルチプレクサで、ここでは４０個のＦＥＴ
スイッチ等からなるものを用い、ＦＥＴスイッチで抵抗
Ｒ１〜Ｒ４０の１個を選択して、定電流電源８の出力決
定抵抗として用いる。

【００１２】１２はバスラインで、１２−１〜１２−６
４の６４本のラインからなる。Ｌ１〜Ｌ４０は４０個の
ＬＥＤアレイで、各６４個のＬＥＤを集積化したもので
ある。ここでは１個のＬＥＤアレイを１個の画像ブロッ
クとして駆動するが、２アレイを１ブロックとしたり、
２アレイを１ブロックとしても良い。Ｔ１〜Ｔ４０はス
イッチングトランジスタで、１４はブロック選択回路で
ある。

【００１３】図２に、マルチプレクサ１０の変形例を示
す。図において、２０は新たなマルチプレクサで、２２
は例えば分解能６ビットの抵抗ラダー回路、２４はＥＰ
ＲＯＭ等のメモリーで、ＬＥＤアレイＬ１〜Ｌ４０毎に
発光電流の補正データを例えば６ビット精度で記憶させ
ておく。そしてブロック選択回路１４の信号で選択した
画像ブロック（ＬＥＤアレイＬ１〜Ｌ４０の１個）に応
じた補正データを読み出し、これによってマルチプレク
サ２０を制御して、抵抗ラダー回路２２の出力抵抗を６
ビットの精度で制御する。この結果、定電流回路電源８
の出力電流は６ビットの分解能（±１.５％）で制御さ
れ、ＬＥＤアレイＬ１〜Ｌ４０への発光電流は±１.５
％の精度で制御される。

【００１４】図２の変形例は、マルチプレクサ以外の部
分については、図１の実施例と同様である。ただし図２
の変形例と図１の実施例とを比較すると、図２の変形例
では抵抗ラダー回路や補正データの記憶用のメモリー２
４を要するが、図１の実施例では、４０個の抵抗Ｒ１〜
Ｒ４０をマルチプレクサ１０によりブロック選択回路１
４の画像ブロック選択信号で順に走査するだけで良い点
が異なる。また図２の変形例では、マルチプレクサ２０
も複雑化する。これは６ビットの抵抗ラダー回路２２を
用いるためマルチプレクサ２０には少なくとも６個のス
イッチが必要で、これをＥＰＲＯＭ２４からの４０個の
データのうちの一つを選んで制御せねばならないためで
ある。

【００１５】実施例の動作を示す。プリンタ本体、例え
ばプリンタ本体のＣＰＵからは、２ＭＨｚ等の周波数
で、クロック信号ＣＬＫと印画データＤＡＴＡがシリア
ルに転送されてくる。制御回路２ではこれを６４進のシ
フトレジスタ４に転送し、シフトレジスタ４ではクロッ
ク信号ＣＬＫをシフトクロックとしてデータをシフトさ
せて所定の番地に記憶する。６４個のデータがそろう
と、シフトレジスタ４のデータはラッチ回路６に移さ
れ、例えば２クロック待機した後に、６２クロック分の
幅のストローブ信号がアンド回路Ａ１〜Ａ６４に加えら
れ、定電流回路Ｂ１〜Ｂ６４から、バスライン１２に発
光電流が送られる。

【００１６】ブロック選択回路１４は例えば、６４進の
カウンタとデコーダ、アンド回路、１＋４０進のシフト
レジスタとからなる。ここでシフトレジスタの先頭の１
ビットはビットセット用の特別のビットであり、リセッ
ト信号で先頭のビットにデータビットをセットする。カ
ウンタで６４個のクロックをカウントする毎に、カウン
タはシフトクロックを発生し、シフトレジスタのデータ
ビットを１ビットずつシフトさせ、１ラインの印画が終
了するとデータビットを先頭から２番目のビット（アレ
イＬ１に対応）に戻す。この結果、駆動すべきトランジ
スタＴ１〜Ｔ４０に応じた位置にデータがビットセット
される。デコーダではカウンタの信号をデコードし、６
４クロックのうちの１〜６２クロックの間シフトレジス
タのデータビットの信号をアンド回路で有効化し、トラ
ンジスタＴ１〜Ｔ４０を駆動する。

【００１７】定電流回路Ｂ１〜Ｂ４０からの発光電流
と、ブロック選択回路１４からのトランジスタＴ１〜Ｔ
４０の駆動信号で、所定のＬＥＤアレイが駆動される。
１ラインの駆動周期は例えば１.３ｍ秒であり、１画像
ブロック（ＬＥＤの１アレイ）当りの割当時間は例えば
３２μ秒、そのうちの発光時間は３１μ秒である。

【００１８】ＬＥＤアレイＬ１〜Ｌ４０には、例えば±
２５％程度の出力ばらつきがある。ここでいうばらつき
とは、１個のＬＥＤアレイの出力が中心値に対し±２５
％程度ばらつくことを指す。良好な印画品質を得るため
には、アレイ毎の平均で出力ばらつきを±５％、より好
ましくは±３％程度の範囲に収める必要がある。ばらつ
きの影響は図形イメージの印画に対し特に強く現れ、ま
た隣接したアレイ間でのばらつきは特に目立って現れ
る。ここでばらつきを除くようにＬＥＤアレイＬ１〜Ｌ
４０を選別すると、ＬＥＤアレイの収率が低下し、アレ
イが高価なため画像形成装置のコストが増加する。

【００１９】そこでＬＥＤプリントヘッドの組立時に、
ＬＥＤアレイＬ１〜Ｌ４０の発光出力を求め、アレイ毎
に出力平均を算出しておく。抵抗Ｒ１〜Ｒ４０には例え
ば薄膜抵抗を用い、ＬＥＤアレイＬ１〜Ｌ４０の出力ば
らつきを補正するように、レーザー等で抵抗値をトリミ
ングする。定電流電源８の出力電流は出力決定抵抗の抵
抗値が大きいほど減少し、出力の小さなＬＥＤアレイに
は小さな抵抗値を、高出力のＬＥＤアレイには大きな抵
抗値を割り当てるようにトリミングする。

【００２０】このようにして組み立てたＬＥＤプリント
ヘッドを動作させると、ブロック選択回路１４の信号が
マルチプレクサ１０に送られ、マルチプレクサ１０は内
部の４０個のスイッチをブロック選択回路１４からの信
号で順に１つずつオンさせ、抵抗Ｒ１〜Ｒ４０を定電流
電源８の出力決定抵抗として用いる。この結果抵抗Ｒ１
がＬＥＤアレイＬ１の出力決定抵抗となり、抵抗Ｒ２が
ＬＥＤアレイＬ２の出力決定抵抗となり、抵抗Ｒ４０は
ＬＥＤアレイＬ４０の出力決定抵抗となる。このためマ
ルチプレクサ１０は、単に４０個のスイッチを並列に配
置したもので良く、ブロック選択回路１４の信号でこれ
らのスイッチを順に走査すれば良い。

【００２１】図３に、マルチプレクサ１０による定電流
電源８の制御フローを示す。即ちブロック選択回路１４
の信号でトランジスタＴ１〜Ｔ４０を順に駆動し、同じ
信号でマルチプレクサ１０を動作させて出力決定抵抗を
抵抗Ｒ１からＲ４０に順に走査する。

【００２２】図４にＬＥＤアレイＬ１〜Ｌ４０の出力ば
らつきの補正原理を示す。ＬＥＤアレイＬ１〜Ｌ４０の
うち出力が大きいものに対しては対応する抵抗Ｒ１〜Ｒ
４０の抵抗値を大きくし、出力が小さいものには抵抗値
を小さくする。定電流回路Ｂ１〜Ｂ６４の出力は１個毎
に定まるのではなく、定電流電源８の外付けの出力決定
抵抗の値で共通に定まる。これは出力決定抵抗への電流
を全ての定電流回路Ｂ１〜Ｂ６４に共通の基準電流とす
るからである。図４に示すように、出力の小さなアレイ
には出力決定抵抗の抵抗値を小さして発光電流を増加さ
せ、出力の大きなアレイには大きな抵抗を用いて発光電
流を減少させ、ＬＥＤアレイＬ１〜Ｌ４０の出力ばらつ
きを補正する。

【００２３】ここではＬＥＤアレイＬ１〜Ｌ４０を定電
流駆動したが、定電圧駆動としても良い。また定電流電
源８の構成を変更し個別のＬＥＤ毎に出力決定抵抗を設
ける場合、ＬＥＤ毎にマルチプレクサ１０を設ければＬ
ＥＤ毎の出力ばらつきも補正できる。

【００２４】ストローブ信号の幅により、ＬＥＤアレイ
Ｌ１〜Ｌ４０のばらつきを補正する従来例と比較する。
従来例で±３％の精度にばらつきを補正するためには、
ストローブ信号の幅を３０μ秒×０.０３の１μ秒程度
の精度で、ＬＥＤアレイＬ１〜Ｌ４０毎に補正せねばな
らない。これはストローブ信号の持続時間を２クロック
程度の精度でアレイ毎に変更することを意味し、回路的
に困難である。このためには、アレイ毎の補正条件を記
憶させたメモリーと、ストローブ信号の持続時間の修正
用のデコーダとを用意し、メモリーのデータでデコーダ
の作動条件を切り替えることになり、補正条件を記憶し
た高速メモリーと高速デコーダとが必要になる。ここで
特に図１の実施例と従来例とを比較すると、実施例では
単に４０個のスイッチからなるマルチプレクサ１０と、
４０個のトリミング済みの抵抗Ｒ１〜Ｒ４０を設ければ
良く、補正データを記憶させたメモリーや高速のデコー
ダは必要としない。

【００２５】従来例と実施例とを比較すると、実施例で
は画像形成装置の高速化や高解像度化に容易に対応し得
る。例えば解像度を増すため副走査方向を４ラインに分
割すると、従来例では１μ秒×１／４の０.２５μ秒で
のストローブ時間の補正が必要となる。これに対して実
施例では、マルチプレクサ１０，２０による抵抗の切り
替えを用いるためストローブ時間をいかに短くしてもＬ
ＥＤアレイＬ１〜Ｌ４０の出力ばらつきの補正には影響
しない。

【００２６】図５に、第２の変形例を示す。図におい
て、２６は波形整形回路で、例えばコンパレータを用
い、スイッチングトランジスタがオンしていることを検
出して信号を発生する。２８はオア回路、３０はカウン
タ、３２はデコーダ、３４は新たなマルチプレクサであ
る。なおカウンタ３０は、プリンタ本体からのリセット
信号でリセットされるようにしておく。またカウンタ３
０とデコーダ３２とに替えてシフトレジスタを用い、オ
ア回路２８の信号でシフトレジスタの出力ビットを１ビ
ットずつ順にシフトさせるようにしても良い。

【００２７】画像形成装置内での異常ブロックの個数は
通常は１〜３個程度で、図５ではＬＥＤアレイＬ２，Ｌ
３８の２つのアレイが異常で、出力が所定範囲から外れ
るものとする。そしてこれ以外のＬＥＤアレイは正常
で、出力が所定範囲内にあるものとする。波形整形回路
２６では、先頭のＬＥＤアレイＬ１と、異常なＬＥＤア
レイＬ２並びにその次のＬＥＤアレイＬ３、及び次の異
常なＬＥＤアレイＬ３８並びにその次の正常なＬＥＤア
レイＬ３９に対して、スイッチングトランジスタＴ1等
ののオンを検出する。これ以外の正常なＬＥＤアレイ
は、波形整形回路２６には接続しない。

【００２８】画像形成装置がリセットされ、最初のＬＥ
ＤアレイＬ１がオンすると、スイッチングトランジスタ
Ｔ１のコレクタエミッタ電圧から波形整形回路２６で検
出し、オア回路２８を介して、カウンタ３０の初期値を
１とする。デコーダ３２はこの値をデコードし、マルチ
プレクサ３４で正常なＬＥＤアレイＬ１に対する出力決
定抵抗Ｒ１を駆動する。これらの動作は、ＬＥＤアレイ
Ｌ１の駆動時の立ち上がり（トランジスタＴ１のコレク
タエミッタ電圧の立ち下がり）に同期して行う。次に異
常なＬＥＤアレイＬ２が駆動されると、波形整形回路２
６の信号でカウンタ３０を１加算し、デコーダ３２でデ
コードして次の出力決定抵抗Ｒ２を駆動する。正常なＬ
ＥＤアレイＬ３〜Ｌ３７に対しては、ＬＥＤアレイＬ３
の駆動時に波形整形回路２６とオア回路２８を介してカ
ウンタ３０に１加算し、この間共通の出力決定抵抗Ｒ３
で駆動する。次に異常なＬＥＤアレイＬ３８が駆動され
ると、同様にしてカウンタ３０の値を１加算し、出力決
定抵抗Ｒ４を用いて駆動する。正常なＬＥＤアレイＬ３
９，Ｌ４０に対しては、ＬＥＤアレイＬ３９駆動時の信
号でカウンタ３０の値を１加算し、最後の出力決定抵抗
Ｒ５を用いて駆動する。

【００２９】これらの結果、必要な出力決定抵抗の個数
は、異常なＬＥＤアレイの個数をｎとして、ほぼ２ｎ＋
１で与えられる。異常なＬＥＤアレイの個数は、画像形
成装置の検査時に初めて分かるため、波形整形回路２６
やカウンタ３０、デコーダ３２、マルチプレクサ３４等
の容量はやや多めに設け、例えばここでは異常なＬＥＤ
アレイの最大数が４とし、余裕を設けておくのが好まし
い。そしてマルチプレクサ３４等の余った容量には、正
常なＬＥＤアレイに対する出力決定抵抗を接続しておけ
ば良い。また波形整形回路２６とスイッチングトランジ
スタＴ１〜Ｔ４０との接続には、例えばジャンパー線を
用い、画像形成装置の出力の検査後に個別に接続すれば
良い。これらのことは図６，図７の変形例でも同様であ
る。

【００３０】図６の変形例では、出力決定抵抗の個数を
さらに減少させる。図において、Ｒ１は正常なＬＥＤア
レイに対する出力決定抵抗で、Ｒ２，Ｒ３は異常なＬＥ
ＤアレイＬ２，Ｌ３８に対する出力決定抵抗である。ま
た３６はインバータ、３８はワンショットマルチバイブ
レータ、４０はシフトレジスタ付きのマルチプレクサ、
４２は２つのＦＥＴからなるスイッチ回路である。正常
なＬＥＤアレイＬ１等が駆動されると、インバータ３６
の信号によりワンショットマルチバイブレータ３８から
信号がスイッチ回路４２のＳ端子に入力され、正常なＬ
ＥＤアレイ用の出力決定抵抗Ｒ１が定電流電源８に接続
される。最初の異常なＬＥＤアレイＬ２が駆動される
と、オア回路２８の信号（異常ブロック駆動信号）によ
りワンショットマルチバイブレータ３８から出力が生じ
て、マルチプレクサ４０は出力決定抵抗Ｒ２をスイッチ
回路４２に接続する。同時にワンショットマルチバイブ
レータ３８の信号を、Ｒ端子からスイッチ回路４２に入
力し、出力決定抵抗Ｒ２を定電流電源８に接続する。こ
の結果定電流電源８は、ＬＥＤアレイＬ２に対する出力
決定抵抗Ｒ２で駆動される。次の異常なＬＥＤアレイＬ
３８に対しては、ワンショットマルチバイブレータ３８
の信号により、マルチプレクサ４０内のシフトレジスタ
の出力ビットが１ビットシフトし、出力決定抵抗Ｒ３が
接続される。この場合にもスイッチ回路４２は、マルチ
プレクサ４０側に定電流電源８を接続する。

【００３１】これらのことを整理すると、正常なＬＥＤ
アレイは共通の出力決定抵抗Ｒ１で駆動され、異常なＬ
ＥＤアレイＬ２，Ｌ３９は各々出力決定抵抗Ｒ２，Ｒ３
で駆動されることになる。この結果必要な出力決定抵抗
の個数は、異常なＬＥＤアレイの個数＋１となる。なお
この変形例では、スイッチ回路４２とマルチプレクサ４
０の全体を、１つの実効的なマルチプレクサと考える。

【００３２】図７に、第４の変形例を示す。図におい
て、４４はプリセッタブルカウンタで、４６はプリセッ
タブルカウンタ４４のセット値を決定するためのディッ
プスイッチである。この変形例では、画像形成装置の検
査時に異常なＬＥＤアレイを検出し、ディップスイッチ
４６を操作して、プリセッタブルカウンタ４４のセット
値を定める。またプリセッタブルカウンタ４４は、リセ
ット信号によりリセットされるものとする。プリセッタ
ブルカウンタ４４は、ブロック選択回路１４のブロック
選択信号により１ずつ加算され、その値がセット値に一
致すると、オア回路２８に信号が生じる。変形例の場
合、異常なＬＥＤアレイＬ２とＬ３８で信号が生じる。
そして異常なＬＥＤアレイが選択されている場合には、
ワンショットマルチバイブレータ３８の信号でマルチプ
レクサ４０に接続した出力決定抵抗を切り替え、正常な
ＬＥＤアレイが駆動されている場合には、スイッチ回路
４２を操作して出力決定抵抗Ｒ１を用いる。この変形例
では、ジャンパー線の配線無しでディップスイッチ４６
の操作により、設定ができる。

【００３３】実施例はＬＥＤプリントヘッドを例に示し
たが、サーマルヘッド、ＥＬプリントヘッド等の他の画
像形成装置でも同様に実施できる。

【００３４】

【発明の効果】この発明では、駆動回路の出力を画像ブ
ロック毎に修正することで、画像形成素子の出力ばらつ
きを補正する。この結果、出力イメージの濃度むらを解
消し、かつ画像形成素子の歩溜りの低下を防止すること
ができる。また画像ブロックの駆動時間を制御する必要
がなく、高速プリンタにも容易に対応できる。さらに、
請求項７〜９の発明では、正常ブロック用の出力決定抵
抗の数を減らし、マルチプレクサを小型化することがで
きる。

【図面の簡単な説明】

【図１】実施例のＬＥＤプリントヘッドのブロック図

【図２】変形例のＬＥＤプリントヘッドの要部回路図

【図３】図１のプリントヘッドの動作フローチャート

【図４】図１のプリントヘッドの動作特性図

【図５】第２の変形例のＬＥＤプリントヘッドのブロ
ック図

【図６】第３の変形例のＬＥＤプリントヘッドのブロ
ック図

【図７】第４の変形例のＬＥＤプリントヘッドのブロ
ック図

【符号の説明】

２制御回路４シフトレジスタ６ラッチ回路８定電流電源Ｂ１〜Ｂ４０定電流回路１０マルチプレクサ１２バスラインＬ１〜Ｌ４０ＬＥＤアレイＲ１〜Ｒ４０抵抗Ｔ１〜Ｔ４０スイッチングトランジスタ１４ブロック選択回路２０マルチプレクサ２２抵抗ラダー回路２４ＥＰＲＯＭ２６波形整形回路２８オア回路３０カウンタ３２デコーダ３４マルチプレクサ３６インバータ３８ワンショットマルチバイブレータ４０マルチプレクサ４２スイッチ回路４４プリセッタブルカウンタ４６ディップスイッチ

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｂ４１Ｊ 2/355 Ｈ０４Ｎ 1/032 Ｄ 9070−5Ｃ 1/036 Ａ 9070−5Ｃ

Claims

【特許請求の範囲】

【請求項１】それぞれ多数の画像形成素子からなる、
複数の画像ブロックと、前記の複数の画像ブロックを、１画像ブロック分駆動す
るための駆動回路と、前記の駆動回路に、複数の画像ブロックを所定の順序
で、１画像ブロックずつ接続するためのブロック選択手
段とを設け、前記の駆動回路は、出力決定抵抗により出力が変化する
ものとし、かつ前記の出力決定抵抗を多数設けると共に、駆動回路に接続した画像ブロックに応じて、前記の出力
決定抵抗を切り替えて駆動回路に接続するための、スイ
ッチング手段を設けた画像形成装置。
【請求項２】前記のスイッチング手段をマルチプレク
サとした、請求項１の画像形成装置。
【請求項３】前記の駆動回路を、１画像ブロック分の
画像形成素子の数からなる定電流回路とした、請求項１
の画像形成装置。
【請求項４】前記の画像形成素子をＬＥＤとした、請
求項１の画像形成装置。
【請求項５】前記の出力決定抵抗を画像ブロックの個
数だけ設けた、請求項２の画像形成装置。
【請求項６】前記のマルチプレクサでは、画像ブロッ
クを駆動する順序に従って、前記の出力決定抵抗を駆動
回路に接続するようにした、請求項５の画像形成装置。
【請求項７】前記の画像ブロックは、その出力が所定
範囲内の正常ブロックと、出力が所定範囲外の異常ブロ
ックとから成り、マルチプレクサには、正常ブロックに対する少なくとも
１個の出力決定抵抗と、異常ブロックの数の出力決定抵
抗とを接続した請求項２の画像形成装置。
【請求項８】駆動回路に接続する画像ブロックが正常
ブロックから異常ブロックに変化することと、異常ブロ
ックから正常ブロックに変化することとを検出して、出
力信号を発生させるための手段を設けると共に、この出力信号をマルチプレクサに入力し、出力決定抵抗
を切り替えるようにした、請求項７の画像形成装置。
【請求項９】駆動回路に接続する画像ブロックが異常
ブロックであることを検出して、異常ブロック駆動信号
を発生するための手段を設けると共に、異常ブロック駆動信号により、マルチプレクサで異常ブ
ロック用の出力決定抵抗を駆動回路に接続し、異常ブロ
ック駆動信号が無い場合に、正常ブロック用の出力決定
抵抗を駆動回路に接続するようにした、請求項７の画像
形成装置。