JPH05268019A - パルス幅変調回路 - Google Patents
パルス幅変調回路Info
- Publication number
- JPH05268019A JPH05268019A JP9491192A JP9491192A JPH05268019A JP H05268019 A JPH05268019 A JP H05268019A JP 9491192 A JP9491192 A JP 9491192A JP 9491192 A JP9491192 A JP 9491192A JP H05268019 A JPH05268019 A JP H05268019A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- level
- pulse width
- comparison circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 パルス信号のＨレベルおよびＬレベルのパル
ス幅をそれぞれ独立に制御し、一つのパルス信号として
出力するパルス幅変調回路を提供すること。 【構成】 第１の比較回路comp１の出力信号波を、第２
の比較回路comp２へ入力し、また第２の比較回路comp２
の出力信号波を第１の比較回路comp１に帰還することに
より自己発振型のパルス信号を発生させ、得られるパル
ス信号のＨレベル、Ｌレベルのパルス幅をそれぞれ、各
比較回路comp１，comp２に入力する基準電圧値でコント
ロールし、基準電圧の大小に比例したパルス幅をもつパ
ルス信号を発生させること。
ス幅をそれぞれ独立に制御し、一つのパルス信号として
出力するパルス幅変調回路を提供すること。 【構成】 第１の比較回路comp１の出力信号波を、第２
の比較回路comp２へ入力し、また第２の比較回路comp２
の出力信号波を第１の比較回路comp１に帰還することに
より自己発振型のパルス信号を発生させ、得られるパル
ス信号のＨレベル、Ｌレベルのパルス幅をそれぞれ、各
比較回路comp１，comp２に入力する基準電圧値でコント
ロールし、基準電圧の大小に比例したパルス幅をもつパ
ルス信号を発生させること。
Description
【０００１】
【産業上の利用分野】この発明はパルス幅変調回路にか
かり、更に詳しくは、パルス信号のＨレベル、Ｌレベル
のパルス幅を独立に変化させ、一のパルス信号として伝
送できるパルス幅変調回路に関する。
かり、更に詳しくは、パルス信号のＨレベル、Ｌレベル
のパルス幅を独立に変化させ、一のパルス信号として伝
送できるパルス幅変調回路に関する。
【０００２】
【従来の技術】この種のパルス幅変調回路として、従来
は図３に示す構成の回路Ｐ１が用いられていた。すなわ
ち、クロックパルスＣを充放電時定数回路１２を通して
比較回路１１の非反転端子（＋）へ入力し、反転端子
（−）へは基準電圧を入力し、比較回路１１においてク
ロックパルスＣの信号波形と基準電圧とを比較し、基準
電圧の増減に応じて、出力するパルス信号のパルス幅を
変化させていた。このパルス幅変調回路Ｐ１では、図３
に示すように、充放電時定数回路１２に入力するクロッ
ク信号Ｃは、信号分離用ダイオードＤ１１および抵抗Ｒ
１１を通してコンデンサＣ１１に充電される。また、上
述したクロック信号ＣはトランジスタＱの電源電圧とし
ての機能も有している。
は図３に示す構成の回路Ｐ１が用いられていた。すなわ
ち、クロックパルスＣを充放電時定数回路１２を通して
比較回路１１の非反転端子（＋）へ入力し、反転端子
（−）へは基準電圧を入力し、比較回路１１においてク
ロックパルスＣの信号波形と基準電圧とを比較し、基準
電圧の増減に応じて、出力するパルス信号のパルス幅を
変化させていた。このパルス幅変調回路Ｐ１では、図３
に示すように、充放電時定数回路１２に入力するクロッ
ク信号Ｃは、信号分離用ダイオードＤ１１および抵抗Ｒ
１１を通してコンデンサＣ１１に充電される。また、上
述したクロック信号ＣはトランジスタＱの電源電圧とし
ての機能も有している。
【０００３】また、バイアス端子Ｂに供給される電圧
は、抵抗Ｒ１２，Ｒ１３を通してトランジスタＱのベー
スに加えられ、クロックパルスの存在しない期間におい
て、コンデンサＣ１１に充電された電荷は、トランジス
タＱおよびエミッタ抵抗Ｒ１４から放電される。言い代
えると、コンデンサＣ１１に充電した電荷のためトラン
ジスタＱのコレクタ電流が流れ、コレクタに図４（ｂ）
に示す波形の鋸歯状波が発生する。この鋸歯状波は、比
較回路１１の非反転端子（＋）に入力し、入力端子Ａに
加える電圧を、抵抗Ｒ１９を介してレベル調整すると、
基準電圧設定用分圧抵抗Ｒ１７，Ｒ１８で分圧された基
準電圧Ｖthが反転端子（−）に入力する。そして、比較
回路１１において、上述した鋸歯状波と基準電圧のしき
い値とが比較され、出力端子Ｏから基準電圧に応じたパ
ルス幅をもつパルス信号が出力される。
は、抵抗Ｒ１２，Ｒ１３を通してトランジスタＱのベー
スに加えられ、クロックパルスの存在しない期間におい
て、コンデンサＣ１１に充電された電荷は、トランジス
タＱおよびエミッタ抵抗Ｒ１４から放電される。言い代
えると、コンデンサＣ１１に充電した電荷のためトラン
ジスタＱのコレクタ電流が流れ、コレクタに図４（ｂ）
に示す波形の鋸歯状波が発生する。この鋸歯状波は、比
較回路１１の非反転端子（＋）に入力し、入力端子Ａに
加える電圧を、抵抗Ｒ１９を介してレベル調整すると、
基準電圧設定用分圧抵抗Ｒ１７，Ｒ１８で分圧された基
準電圧Ｖthが反転端子（−）に入力する。そして、比較
回路１１において、上述した鋸歯状波と基準電圧のしき
い値とが比較され、出力端子Ｏから基準電圧に応じたパ
ルス幅をもつパルス信号が出力される。
【０００４】
【発明が解決しようとする課題】ところが、図３のパル
ス幅変調回路Ｐ１から出力するパルス信号出力のＨレベ
ルおよびＬレベルのパルス幅は、相互に関連し、各々の
レベルのパルス幅を独立に変化させることができないと
いう不都合な点がある。また、充放電時定数回路１２を
介して比較回路１１にクロックパルスＣを入力しなけれ
ばならず、予めクロックパルス発生器を用意しなければ
ならない等の不都合な点があった。そこでこの発明で
は、このような従来のパルス幅変調回路の不都合な点を
除去するためになされたものであり、クロックパルスを
必要としないで、出力するパルス信号のＨレベル、Ｌレ
ベルのパルス幅を、独立に変化させ、一のパルス信号と
して伝送できるパルス幅変調回路を提供しようとするも
のである。
ス幅変調回路Ｐ１から出力するパルス信号出力のＨレベ
ルおよびＬレベルのパルス幅は、相互に関連し、各々の
レベルのパルス幅を独立に変化させることができないと
いう不都合な点がある。また、充放電時定数回路１２を
介して比較回路１１にクロックパルスＣを入力しなけれ
ばならず、予めクロックパルス発生器を用意しなければ
ならない等の不都合な点があった。そこでこの発明で
は、このような従来のパルス幅変調回路の不都合な点を
除去するためになされたものであり、クロックパルスを
必要としないで、出力するパルス信号のＨレベル、Ｌレ
ベルのパルス幅を、独立に変化させ、一のパルス信号と
して伝送できるパルス幅変調回路を提供しようとするも
のである。
【０００５】
【課題を解決するための手段】以上の目的を達成するた
め、この発明は、第１基準電圧と、第１充放電時定数回
路を通して入力するパルス信号の波形とを比較し、第１
基準電圧に対応したパルス幅をもつパルス信号を出力す
る第１の比較回路と、第２基準電圧と、第２充放電時定
数回路を通して入力するパルス信号波形とを比較し、第
２基準電圧に対応したパルス幅をもつパルス信号を出力
する第２の比較回路と、第２の比較回路から出力するパ
ルス信号を第１充放電時定数回路を通して第１の比較回
路へ入力する回路と、第１の比較回路から出力するパル
ス信号を第２充放電時定数回路を通して第２の比較回路
へ入力する回路と、第２の比較回路から出力するパルス
信号を、コンデンサを介して第２の比較回路へ戻す回路
と、を備えており、前記第１、第２基準電圧の電圧値又
は第１、第２充放電時定数回路の時定数を制御し、第１
および第２の比較回路より出力するパルス信号のＨレベ
ルおよびＬレベルを独立に変化させ、一つの信号波形と
して出力することを特徴とするものである。
め、この発明は、第１基準電圧と、第１充放電時定数回
路を通して入力するパルス信号の波形とを比較し、第１
基準電圧に対応したパルス幅をもつパルス信号を出力す
る第１の比較回路と、第２基準電圧と、第２充放電時定
数回路を通して入力するパルス信号波形とを比較し、第
２基準電圧に対応したパルス幅をもつパルス信号を出力
する第２の比較回路と、第２の比較回路から出力するパ
ルス信号を第１充放電時定数回路を通して第１の比較回
路へ入力する回路と、第１の比較回路から出力するパル
ス信号を第２充放電時定数回路を通して第２の比較回路
へ入力する回路と、第２の比較回路から出力するパルス
信号を、コンデンサを介して第２の比較回路へ戻す回路
と、を備えており、前記第１、第２基準電圧の電圧値又
は第１、第２充放電時定数回路の時定数を制御し、第１
および第２の比較回路より出力するパルス信号のＨレベ
ルおよびＬレベルを独立に変化させ、一つの信号波形と
して出力することを特徴とするものである。
【０００６】
【作用】以上のように、この発明では第１の比較回路の
出力を、第２の比較回路へ入力するとともに、第２の比
較回路の出力を第１の比較回路入力として戻すことによ
り、自己発振型のパルス信号を発生させる。しかも、発
生するパルス信号のＨレベル、Ｌレベルのパルス幅を、
各比較回路に入力する基準電圧の電圧値又は充放電時定
数回路の時定数を制御することにより比較回路より出力
されるパルス信号のパルス幅が独立に変化されて一のパ
ルス信号として出力することができる。
出力を、第２の比較回路へ入力するとともに、第２の比
較回路の出力を第１の比較回路入力として戻すことによ
り、自己発振型のパルス信号を発生させる。しかも、発
生するパルス信号のＨレベル、Ｌレベルのパルス幅を、
各比較回路に入力する基準電圧の電圧値又は充放電時定
数回路の時定数を制御することにより比較回路より出力
されるパルス信号のパルス幅が独立に変化されて一のパ
ルス信号として出力することができる。
【０００７】
【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。図１は、実施例のパルス幅変調回路Ｐ２
の概略構成ブロック図であり、第１の比較回路comp１の
反転端子（−）には、基準電圧設定用分圧抵抗Ｒ７，Ｒ
８で分圧された第１の基準電圧１が加えられ、非反転端
子（＋）には抵抗Ｒ６とコンデンサＣ４から成る第１の
充放電時定数回路が接続されている。また、第２の比較
回路comp２の非反転端子（＋）には、基準電圧設定用分
圧抵抗Ｒ２，Ｒ３で分圧された第２基準電圧２が加えら
れ、反転端子（−）には抵抗Ｒ４およびコンデンサＣ１
からなる第２充放電時定数回路が接続されている。ま
た、第２の比較回路comp２の出力（out ２）は、スイッ
チダイオードＤ２により、第１の比較回路comp１の非反
転端子（＋）に加えられ、第１の比較回路comp１の出力
（out １）は、スイッチダイオードＤ３を介して第２の
比較回路comp２の反転端子（−）に接続されており、第
２の比較回路comp２の出力（out ２）は、帰還コンデン
サＣ２を介して、第２の比較回路の非反転端子（＋）へ
戻される。
いて説明する。図１は、実施例のパルス幅変調回路Ｐ２
の概略構成ブロック図であり、第１の比較回路comp１の
反転端子（−）には、基準電圧設定用分圧抵抗Ｒ７，Ｒ
８で分圧された第１の基準電圧１が加えられ、非反転端
子（＋）には抵抗Ｒ６とコンデンサＣ４から成る第１の
充放電時定数回路が接続されている。また、第２の比較
回路comp２の非反転端子（＋）には、基準電圧設定用分
圧抵抗Ｒ２，Ｒ３で分圧された第２基準電圧２が加えら
れ、反転端子（−）には抵抗Ｒ４およびコンデンサＣ１
からなる第２充放電時定数回路が接続されている。ま
た、第２の比較回路comp２の出力（out ２）は、スイッ
チダイオードＤ２により、第１の比較回路comp１の非反
転端子（＋）に加えられ、第１の比較回路comp１の出力
（out １）は、スイッチダイオードＤ３を介して第２の
比較回路comp２の反転端子（−）に接続されており、第
２の比較回路comp２の出力（out ２）は、帰還コンデン
サＣ２を介して、第２の比較回路の非反転端子（＋）へ
戻される。
【０００８】パルス幅変調回路Ｐ２に電源電圧ＶDCが加
えられると、第１の比較回路に接続する第１充放電時定
数回路のcomp１非反転端子（IN１）の電位は“ゼロＶ”
より、次第に上昇し、第１基準電圧１に達するまでは、
出力（out １）はＬレベルである。すなわち、この状態
では、第２の比較回路comp２に接続する第２充放電時定
数回路の反転端子側端子（IN２）もＬレベルであり、第
２の比較回路comp２の出力（out ２）はＨレベルであ
り、スイッチダイオードＤ２は“オフ”となり、コンデ
ンサＣ２（ＶDC−基準電圧２）に充電される。非反転端
子に入力する電圧が上昇し、基準電圧１を越えると、第
１の比較回路comp１の出力（out １）はＨとなり、スイ
ッチダイオードＤ３は“オフ”。この状態になると、第
２充放電時定数回路の反転端子（IN２）に入力する電圧
は上昇し始め、（IN２）に入力する電圧が基準電圧２を
越えると、比較回路comp２からの出力（out ２）はＬと
なり、帰還コンデンサＣ２により、第２の比較回路comp
２の非反転端子（−）はＧＮＤレベルに落ちる。
えられると、第１の比較回路に接続する第１充放電時定
数回路のcomp１非反転端子（IN１）の電位は“ゼロＶ”
より、次第に上昇し、第１基準電圧１に達するまでは、
出力（out １）はＬレベルである。すなわち、この状態
では、第２の比較回路comp２に接続する第２充放電時定
数回路の反転端子側端子（IN２）もＬレベルであり、第
２の比較回路comp２の出力（out ２）はＨレベルであ
り、スイッチダイオードＤ２は“オフ”となり、コンデ
ンサＣ２（ＶDC−基準電圧２）に充電される。非反転端
子に入力する電圧が上昇し、基準電圧１を越えると、第
１の比較回路comp１の出力（out １）はＨとなり、スイ
ッチダイオードＤ３は“オフ”。この状態になると、第
２充放電時定数回路の反転端子（IN２）に入力する電圧
は上昇し始め、（IN２）に入力する電圧が基準電圧２を
越えると、比較回路comp２からの出力（out ２）はＬと
なり、帰還コンデンサＣ２により、第２の比較回路comp
２の非反転端子（−）はＧＮＤレベルに落ちる。
【０００９】このため、一定時間、comp２の出力（out
２）はＬレベルになる。また、comp２の出力（out ２）
がＬレベルになると、スイッチダイオードＤ２は“オ
ン”状態になり、第１充放電時定数回路の非反転側端子
（IN１）の入力は低下し、第１の比較回路comp１の出力
もＬレベルになる。この結果、スイッチダイオードＤ３
は“オン”になり、第２の比較回路に接続する第２充放
電時定数回路の反転端子（IN２）に入力する電圧はＬレ
ベルである。さらに、第２の比較回路comp２の非反転端
子電位が抵抗Ｒ５，Ｒ２およびＲ３、並びに帰還コンデ
ンサＣ２の時定数で上昇し、端子（ＩＮＳ）の電位を越
えると、comp２の出力（out ２）はＨレベルになり、初
期の状態に戻る。以上の順序を繰り返してcomp１からの
出力（out １）は、図２の（ａ），（ｂ）に示す矩形状
の一のパルス波形に変化する。
２）はＬレベルになる。また、comp２の出力（out ２）
がＬレベルになると、スイッチダイオードＤ２は“オ
ン”状態になり、第１充放電時定数回路の非反転側端子
（IN１）の入力は低下し、第１の比較回路comp１の出力
もＬレベルになる。この結果、スイッチダイオードＤ３
は“オン”になり、第２の比較回路に接続する第２充放
電時定数回路の反転端子（IN２）に入力する電圧はＬレ
ベルである。さらに、第２の比較回路comp２の非反転端
子電位が抵抗Ｒ５，Ｒ２およびＲ３、並びに帰還コンデ
ンサＣ２の時定数で上昇し、端子（ＩＮＳ）の電位を越
えると、comp２の出力（out ２）はＨレベルになり、初
期の状態に戻る。以上の順序を繰り返してcomp１からの
出力（out １）は、図２の（ａ），（ｂ）に示す矩形状
の一のパルス波形に変化する。
【００１０】ただし、（out １）のＬレベルの期間Ｔ１
は、抵抗Ｒ６およびコンデンサＣ４による充放電時定数
と、基準電圧２との関係により定まり、充放電時定数が
一定とすると、基準電圧２の電圧値を大きくすればＨレ
ベルのパルス幅は広くなり、基準電圧値を低くするとパ
ルス幅は狭くなる。このようにして、基準電圧１および
２を制御することにより第１の比較器comp１の（out
１）出力のＨレベルおよびＬレベルの時間幅をコントロ
ールすることができる。したがって、図１に示すよう
に、入力端子Ａより結合抵抗Ｒ９を介して第１基準電圧
１の電圧値を、また、Ｂより結合抵抗Ｒ１を通して第２
基準電圧２を制御すれば、入力パルスＡ，Ｂ各々に応じ
たパルス幅を有する一パルス信号出力（out １）を出力
させることができる。
は、抵抗Ｒ６およびコンデンサＣ４による充放電時定数
と、基準電圧２との関係により定まり、充放電時定数が
一定とすると、基準電圧２の電圧値を大きくすればＨレ
ベルのパルス幅は広くなり、基準電圧値を低くするとパ
ルス幅は狭くなる。このようにして、基準電圧１および
２を制御することにより第１の比較器comp１の（out
１）出力のＨレベルおよびＬレベルの時間幅をコントロ
ールすることができる。したがって、図１に示すよう
に、入力端子Ａより結合抵抗Ｒ９を介して第１基準電圧
１の電圧値を、また、Ｂより結合抵抗Ｒ１を通して第２
基準電圧２を制御すれば、入力パルスＡ，Ｂ各々に応じ
たパルス幅を有する一パルス信号出力（out １）を出力
させることができる。
【００１１】以上の実施例では、第１基準電圧および第
２基準電圧の電圧値を制御して、第１の比較回路comp
１、第２の比較回路comp２から出力するパルス信号のＨ
レベル、Ｌレベルのパルス幅を各々独立に変化させ、一
のパルス信号として伝送するパルス幅変調回路Ｐ２につ
いて例示したが、この発明はこのように第１基準電圧、
第２基準電圧の電圧値を制御してcomp１、comp２から出
力されるパルス信号のＨレベル、Ｌレベルのパルス幅を
変化させる方法に限られるものではない。例えば、第１
および第２充放電時定数回路の時定数を制御してcomp１
およびcomp２から出力されるパルス信号のパルス幅を変
化させてもよく、さらには第１基準値、第２基準値の電
圧値と第１充放電時定数回路、第２充放電時定数回路の
時定数を制御してもよい。なお、図１中の、Ｄ１は保護
ダイオード、Ｒ５およびＲ１０は第１の比較回路comp
１，第２の比較回路comp２の負荷抵抗である。
２基準電圧の電圧値を制御して、第１の比較回路comp
１、第２の比較回路comp２から出力するパルス信号のＨ
レベル、Ｌレベルのパルス幅を各々独立に変化させ、一
のパルス信号として伝送するパルス幅変調回路Ｐ２につ
いて例示したが、この発明はこのように第１基準電圧、
第２基準電圧の電圧値を制御してcomp１、comp２から出
力されるパルス信号のＨレベル、Ｌレベルのパルス幅を
変化させる方法に限られるものではない。例えば、第１
および第２充放電時定数回路の時定数を制御してcomp１
およびcomp２から出力されるパルス信号のパルス幅を変
化させてもよく、さらには第１基準値、第２基準値の電
圧値と第１充放電時定数回路、第２充放電時定数回路の
時定数を制御してもよい。なお、図１中の、Ｄ１は保護
ダイオード、Ｒ５およびＲ１０は第１の比較回路comp
１，第２の比較回路comp２の負荷抵抗である。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
のパルス幅変調回路によれば、２つの比較回路にそれぞ
れ入力する基準電圧の電圧値、又は第１、第２の２つの
比較回路にそれぞれ接続する充放電時定数回路の時定数
を制御することにより、出力するパルス信号のＨレベル
およびＬレベルのパルス幅を独立に制御して一つのパル
ス信号として伝送することができる。
のパルス幅変調回路によれば、２つの比較回路にそれぞ
れ入力する基準電圧の電圧値、又は第１、第２の２つの
比較回路にそれぞれ接続する充放電時定数回路の時定数
を制御することにより、出力するパルス信号のＨレベル
およびＬレベルのパルス幅を独立に制御して一つのパル
ス信号として伝送することができる。
【図１】実施例のパルス幅変調回路の概略構成ブロック
図である。
図である。
【図２】（ａ）、（ｂ）はそれぞれ実施例のパルス幅変
調回路の第１の比較回路および第２の比較回路より出力
されるパルス信号のＨレベル、Ｌレベルの時間対レベル
の関係を示す特性曲線図である。
調回路の第１の比較回路および第２の比較回路より出力
されるパルス信号のＨレベル、Ｌレベルの時間対レベル
の関係を示す特性曲線図である。
【図３】従来のパルス幅変調回路の概略構成ブロック図
である。
である。
【図４】（ａ）、（ｂ）、（ｃ）および（ｄ）はそれぞ
れ従来のパルス幅変調回路に入力する基準信号としての
クロックパルス、バイアス端子電圧によりトランジスタ
のコレクタに流れる鋸歯状波、充放電時定数回路から比
較回路に入力するパルス信号および比較回路からパルス
幅が変調されて出力する矩形状パルスの時間対レベルの
関係を示す特性曲線図である。
れ従来のパルス幅変調回路に入力する基準信号としての
クロックパルス、バイアス端子電圧によりトランジスタ
のコレクタに流れる鋸歯状波、充放電時定数回路から比
較回路に入力するパルス信号および比較回路からパルス
幅が変調されて出力する矩形状パルスの時間対レベルの
関係を示す特性曲線図である。
comp１ 第１の比較回路 comp２ 第２の比較回路 １１ 従来の比較回路 Ｒ７，Ｒ８ 第１の比較回路の基準電圧設定用分圧抵抗 Ｒ２，Ｒ３ 第２の比較回路の基準電圧設定用分圧抵抗 Ｒ６，Ｃ４ 第１の比較回路に接続する第１充放電時定
数回路を構成する時定数素子 Ｒ４，Ｃ１ 第２の比較回路に接続する第２充放電時定
数回路を構成する時定数素子 Ｄ２，Ｄ３ スイッチダイオード Ｃ２ 帰還ダイオード ＶDC 電源電圧 Ｐ１ 従来のパルス幅変調回路 Ｐ２ 本発明のパルス幅変調回路
数回路を構成する時定数素子 Ｒ４，Ｃ１ 第２の比較回路に接続する第２充放電時定
数回路を構成する時定数素子 Ｄ２，Ｄ３ スイッチダイオード Ｃ２ 帰還ダイオード ＶDC 電源電圧 Ｐ１ 従来のパルス幅変調回路 Ｐ２ 本発明のパルス幅変調回路
Claims (1)
- 【請求項１】 第１基準電圧と、第１充放電時定数回路
を通して入力するパルス信号の波形とを比較し、第１基
準電圧に対応したパルス幅をもつパルス信号を出力する
第１の比較回路と、 第２基準電圧と、第２充放電時定数回路を通して入力す
るパルス信号の波形とを比較し、第１基準電圧に対応し
たパルス幅をもつパルス信号を出力する第２の比較回路
と、 第２の比較回路から出力するパルス信号を、第１充放電
時定数回路を通して第１の比較回路へ送る回路と、 第１の比較回路から出力するパルス信号を、第２充放電
時定数回路を通して第２の比較回路へ送る回路と、 第２の比較回路から出力するパルス信号を、コンデンサ
を介して第２の比較回路へ戻す回路とを備えており、前
記第１、第２基準電圧の電圧値、又は第１、第２充放電
時定数回路の時定数を制御し、第１および第２の比較回
路より出力するパルス信号のＨレベルおよびＬレベルを
独立に変化させ、一の信号波形として出力することを特
徴とするパルス幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9491192A JPH05268019A (ja) | 1992-03-23 | 1992-03-23 | パルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9491192A JPH05268019A (ja) | 1992-03-23 | 1992-03-23 | パルス幅変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05268019A true JPH05268019A (ja) | 1993-10-15 |
Family
ID=14123199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9491192A Pending JPH05268019A (ja) | 1992-03-23 | 1992-03-23 | パルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05268019A (ja) |
-
1992
- 1992-03-23 JP JP9491192A patent/JPH05268019A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607094B2 (ja) | 同期発振回路 | |
| US5610502A (en) | Boost power supply with clock period compensation | |
| EP1931029B1 (en) | Sawtooth oscillator having controlled endpoints and methodology therefor | |
| US5307407A (en) | 20 Hz ring generator using high frequency PWM control | |
| JP4211465B2 (ja) | パルス幅変調回路 | |
| JP3767560B2 (ja) | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 | |
| JPH078136B2 (ja) | パワ−・レギュレ−タ | |
| US6891443B2 (en) | Oscillator | |
| US4947102A (en) | Feedback loop gain compensation for a switched resistor regulator | |
| US4468636A (en) | Low temperature coefficient wide band-width voltage controlled oscillator | |
| JPH05268019A (ja) | パルス幅変調回路 | |
| US5517066A (en) | Constant voltage drive type driver circuit | |
| GB1587740A (en) | Electrical circuit for an alarm system | |
| JP2871067B2 (ja) | 発振回路 | |
| JP3758553B2 (ja) | クロック発振回路およびそれを備えたスイッチングレギュレータ | |
| JPH0783619B2 (ja) | インバータ駆動装置 | |
| JP2520965Y2 (ja) | 電圧共振形電源保護回路 | |
| JPH054345Y2 (ja) | ||
| SU1640682A1 (ru) | Источник стабилизированного напр жени | |
| JP2811377B2 (ja) | 交流電源装置 | |
| JPH0923640A (ja) | Ｄｃ／ｄｃコンバータのパルス幅変調回路 | |
| SU586532A1 (ru) | Стабилизированный преобразователь напр жени | |
| JPH0412792Y2 (ja) | ||
| JPH0418255Y2 (ja) | ||
| JPS6058714A (ja) | 電圧制御発振器 |