JP3758553B2 - クロック発振回路およびそれを備えたスイッチングレギュレータ - Google Patents
クロック発振回路およびそれを備えたスイッチングレギュレータ Download PDFInfo
- Publication number
- JP3758553B2 JP3758553B2 JP2001332130A JP2001332130A JP3758553B2 JP 3758553 B2 JP3758553 B2 JP 3758553B2 JP 2001332130 A JP2001332130 A JP 2001332130A JP 2001332130 A JP2001332130 A JP 2001332130A JP 3758553 B2 JP3758553 B2 JP 3758553B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- circuit
- pair
- switching
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチングレギュレータに用いられるクロック発振回路、およびそのスイッチングレギュレータに関する。
【０００２】
【従来の技術】
従来より、スイッチングレギュレータでは、商用交流電源からの交流電圧を整流および平滑して得られた直流電圧を、スイッチング素子によってスイッチングすることにより高い周波数の交流電圧にし、この交流電圧から高周波トランス等を用いて所望の直流電圧を生成し、この直流電圧と所定の基準電圧との差を負帰還させることで安定な直流電源電圧が得られるように構成されている。
【０００３】
ここで、上記スイッチング素子の出力は、高周波トランスの１次側巻線に与えられるので、磁気飽和を回避するために、できるだけスイッチング素子の出力に直流電流成分を含まないようにする必要がある。そのためには、たとえばパルス周波数変調（ＰＦＭ）発振器を制御に使用している場合は、発振周波数が変化したときでもデューティーサイクルがほぼ５０％に維持できるようにする必要がある。
【０００４】
【発明が解決しようとする課題】
上記クロック信号を発振させるクロック発振回路は、たとえば図９に示すように、ＣＭＯＳからなる第１ないし第４インバータ４１〜４４が直列接続され、第１ないし第３インバータ４１〜４３に対して抵抗Ｒ３１が並列接続され、第１および第２インバータ４１，４２に対して、コンデンサＣ２１が並列接続されている構成のものが一般的である。
【０００５】
また、他の構成のクロック発振回路では、図１０に示すように、ＣＭＯＳからなる第１ないし第４インバータ４５〜４８が直列接続され、第１および第２インバータ４５，４６の間に抵抗Ｒ３２が介装され、第２および第３インバータ４６，４７に対して抵抗Ｒ３３が並列接続され、第１ないし第３インバータ４１〜４３に対して抵抗Ｒ３４が並列接続され、第１インバータ４４に対して、コンデンサＣ２２が並列接続されている。
【０００６】
図９に示すクロック発振回路においては、抵抗Ｒ３１の値を変更することにより発振周波数を変化させることができる。また、図１０に示すクロック発振回路においては、抵抗Ｒ３４の値を変更することにより発振周波数を変化させることができる。
【０００７】
抵抗Ｒ３１，Ｒ３４に流れる電流は、その方向がクロックの半周期ごとに変化するので、デューティサイクルを５０％に維持するためには、いずれの方向の電流に対しても同じ抵抗値である必要がある。通常の抵抗器や機械的な可変抵抗器は、自ずとこの要求を満たすことができる。しかし、上記したように、高周波トランス等によって所望の直流電圧を生成し、この直流電圧と所定の基準電圧との差を負帰還させる際、負帰還の伝達が電気的に絶縁され、しかも高速性を必要とする場合、機械的な可変抵抗器は不向きである。
【０００８】
そこで、この場合には、電子的に制御することのできる対称型の可変抵抗素子が必要となるが、上記抵抗Ｒ３１，Ｒ３４は、その両端の電位がグランドに対して固定されていない、いわゆるフロートの状態とされている。そのため、可変抵抗素子を制御する基準電位が変動し、制御が困難であるため、フォトカプラで抵抗を制御することが効率的と言える。しかしながら、発光ダイオードおよびフォトトランジスタを組み合わせたフォトカプラや、発光ダイオードおよびフォトダイオードで構成されるフォトカプラでは、抵抗値が電流方向に依存するので、抵抗に流れる電流がいずれの方向に対して同じ値であるといった条件を満足することができない。
【０００９】
この場合、フォトカプラを２個用いてそれぞれ電流の向きが逆方向になるように並列接続する方法も考えられるが、全く同じ特性を有する２個のフォトカプラを用いることは実際的に不可能である。また、発光ダイオードおよびＣｄＳを組み合わせたフォトカプラを使用することも考えられ、ＣｄＳ自体は、抵抗に対する電流の向きに方向性をもたないため対称性はよいが、応答時間が比較的長く高速性を要求できないといった欠点を有する。
【００１０】
本発明は、このような事情のもとで考え出されたものであって、負帰還の伝達が電気的に絶縁されたフォトカプラ等で行われ、かつ高速性が必要とされるときでも、デューティサイクルをほぼ５０％に維持することのできるクロック発振回路を提供することを、その課題としている。
【００１１】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１２】
本発明の第１の側面によって提供されるクロック発振回路は、交流電圧を整流平滑して直流電圧とし、その直流電圧をスイッチングするためのスイッチング回路にタイミング信号を出力するためのクロック発振回路であって、入力信号を絶縁しつつ後段に伝達するためのフォトカプラと、上記フォトカプラの正極側端子および負極側端子にそれぞれ接続された一対のカレントミラー回路と、上記タイミング信号を生成する主発振回路と、上記一対のカレントミラー回路の出力端にそれぞれ接続されるとともに、上記主発振回路のタイミング信号に応じて交互にオンすることにより、上記主発振回路に設けられた充放電素子に対する電流の向きを変化させる一対のスイッチング素子とを備え、上記フォトカプラのフォトトランジスタのインピーダンスが上記入力信号に応じて制御されることにより、上記一対のカレントミラー回路間に流れる基準電流が制御されることを特徴としている。
【００１３】
好ましい実施の形態によれば、上記一対のスイッチング素子は、出力端同士が互いに接続されているとともに、その接続部には、上記主発振回路の入力端が接続されており、上記主発振回路の出力端には、上記一対のスイッチング素子の各駆動端がそれぞれ接続されている。
【００１４】
本発明の第２の側面によって提供されるクロック発振回路は、交流電圧を整流平滑して直流電圧とし、その直流電圧をスイッチングするためのスイッチング回路にタイミング信号を出力するためのクロック発振回路であって、入力信号を絶縁しつつ後段に伝達するための信号伝達回路と、上記信号伝達回路の正極側端子および負極側端子にそれぞれ接続された一対のカレントミラー回路と、上記タイミング信号を生成する主発振回路と、上記一対のカレントミラー回路の出力端にそれぞれ接続されるとともに、上記主発振回路のタイミング信号に応じて交互にオンすることにより、上記主発振回路に設けられた充放電素子に対する電流の向きを変化させる一対のスイッチング素子とを備え、上記主発振回路は、直列に接続された複数のインバータと、この複数のインバータのうち２個のインバータの入出力間に接続された第１抵抗と、最終段のインバータの出力と上記一対のスイッチング素子の各駆動端との間にそれぞれ介装された第２および第３抵抗とを備え、上記第１ないし第３抵抗と、最前段のインバータの入出力間に接続された上記充放電素子とを含むことを特徴とする。
【００１５】
本発明の第３の側面によって提供されるクロック発振回路は、交流電圧を整流平滑して直流電圧とし、その直流電圧をスイッチングするためのスイッチング回路にタイミング信号を出力するためのクロック発振回路であって、入力信号を絶縁しつつ後段に伝達するための信号伝達回路と、上記信号伝達回路の正極側端子および負極側端子にそれぞれ接続された一対のカレントミラー回路と、上記タイミング信号を生成する主発振回路と、上記一対のカレントミラー回路の出力端にそれぞれ接続されるとともに、上記主発振回路のタイミング信号に応じて交互にオンすることにより、上記主発振回路に設けられた充放電素子に対する電流の向きを変化させる一対のスイッチング素子と、上記タイミング信号を所定のデューティー比に設定するためのサーボ回路とを備え、上記サーボ回路は、上記主発振回路におけるインバータ出力と、その出力に対して反転された出力とが供給される一対の差動トランジスタと、それに接続された定電流回路とから構成されており、上記一対の差動トランジスタのうち一方の差動トランジスタの出力端からは、上記タイミング信号のデューティー比を補正するために、上記主発振回路の入力端に制御線を接続していることを特徴とする。
【００１６】
他の好ましい実施の形態によれば、上記定電流回路は、その駆動端が上記一対のカレントミラー回路の入力端に接続されている。
【００１７】
本発明によれば、信号伝達回路としてのフォトカプラの正極側端子および負極側端子に一対のカレントミラー回路をそれぞれ接続し、一対のカレントミラー回路のそれぞれに、主発振回路から出力されるクロック信号に応じてオン、オフする一対のスイッチング素子を接続する。この場合、一方のスイッチング素子は、その駆動端がたとえば正極側電極端子に接続され、他方のスイッチング素子は、その駆動端がたとえば負極側電極端子に接続されているため、クロック信号の「ｈｉｇｈ」レベル時および「ｌｏｗ」レベル時で交互にオン、オフする。そのため、主発振回路の入力端側に設けられた充放電素子（たとえばコンデンサ）において充放電が行われることになり、主発振回路の入力端において、クロックの半周期ごとに逆方向の電流を流すことができる。したがって、負帰還の伝達が電気的に絶縁されたフォトカプラ等で行われ、かつ高速性が必要とされるときでも、デューティーサイクルをほぼ５０％に維持することができる。
【００１８】
本発明の第４の側面によって提供されるスイッチングレギュレータは、本発明の第１〜第３の側面によって提供されるクロック発振回路が備えられたことを特徴としている。
【００１９】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２１】
図１は、本発明に係るクロック発振回路が適用されたスイッチングレギュレータの概略回路ブロック図である。このスイッチングレギュレータは、整流平滑回路１、スイッチング回路２、トランス３、整流回路４、平滑回路５、電圧変化検出回路６、アイソレータ７、クロック発振回路８、および定電圧電源回路９を備えている。
【００２２】
整流平滑回路１は、入力端子ＩＮに入力された商用交流電源からの交流電圧を整流および平滑し、得られた直流電圧をスイッチング回路２に供給する。整流平滑回路１は、たとえば図示しないダイオードブリッジ回路および平滑コンデンサからなる。
【００２３】
スイッチング回路２は、クロック発振回路８により制御されて、整流平滑回路１からの直流電圧をスイッチングし、スイッチングにより得られた電圧をトランス３の１次側巻線に供給する。
【００２４】
トランス３は、たとえば高周波トランスであり、１次側巻線に印加された電圧を所定の電圧に変圧して２次側巻線から出力させる。
【００２５】
整流回路４は、トランス３の２次側巻線から出力された電圧を整流して平滑回路５に供給する。
【００２６】
平滑回路５は、整流回路４からの電圧を平滑し、得られた直流電圧を出力端子ＯＵＴおよび電圧変化検出回路６に供給する。
【００２７】
電圧変化検出回路６は、平滑回路５からの直流電圧と所定の基準電圧とを比較し、その偏差に応じた制御信号を、アイソレータ７を介してクロック発振回路８に供給する。
【００２８】
アイソレータ７は、たとえばフォトカプラからなり、電圧変化検出回路６からの制御信号を絶縁するとともに、クロック発振回路８に伝達する。
【００２９】
クロック発振回路８は、電圧変化検出回路６からの制御信号に応じた周波数のクロック信号を生成し、そのクロック信号をタイミング信号としてスイッチング回路２に供給する。クロック発振回路８は、後述する主発振回路１６を内蔵しており、クロック信号のデューティサイクルを約５０％に維持させる。
【００３０】
定電圧電源回路９は、トランス３の１次側巻線からの電圧に基づいて、所定の電圧値の直流電圧を生成し、それをスイッチング回路２およびクロック発振回路８に電源として供給する。
【００３１】
図２は、クロック発振回路８の回路図である。クロック発振回路８は、フォトカプラ１１、第１および第２カレントミラー回路１２，１３、第１および第２スイッチングトランジスタ１４，１５、および主発振回路１６を備えている。フォトカプラ１１は、発光側の発光ダイオード１７と、受光側のフォトトランジスタ１８とを備えている。
【００３２】
第１カレントミラー回路１２は、ベース端子同士が互いに接続された一対のＰＮＰ型トランジスタ２１，２２と、一端が正極側電源端子ＶDDに、他端が両トランジスタ２１，２２のエミッタ端子にそれぞれ接続された２個の抵抗Ｒ１，Ｒ２とによって構成されている。一方のトランジスタ２１は、ベース−コレクタ間が短絡され、コレクタ端子には、最大電流制限用抵抗Ｒ３の一端が接続されている。他方のトランジスタ２２のコレクタ端子には、第１スイッチングトランジスタ１４のエミッタ端子が接続されている。
【００３３】
また、第２カレントミラー回路１３は、ベース端子同士が互いに接続された一対のＮＰＮ型トランジスタ２３，２４と、一端が両トランジスタ２３，２４のエミッタ端子に、他端が負極側電源端子ＶSSに接続された２個の抵抗Ｒ４，Ｒ５とによって構成されている。一方のトランジスタ２３は、ベース−コレクタ間が短絡され、コレクタ端子には、最小電流制限用抵抗Ｒ６の一端が接続されている。他方のトランジスタ２４のコレクタ端子には、第２スイッチングトランジスタ１５のエミッタ端子が接続されている。
【００３４】
各電流制限用抵抗Ｒ３，Ｒ６は、直列接続され、最小電流制限用抵抗Ｒ６の両端には、フォトカプラ１１のフォトトランジスタ１８の出力端が接続されている。すなわち、各電流制限用抵抗Ｒ３，Ｒ６によって、これらの抵抗Ｒ３，Ｒ６に流れる基準電流Ｉの最大および最小を制限することで、発振周波数の上限および下限の範囲を制限するようにしている。
【００３５】
第１スイッチングトランジスタ１４は、そのベース端子が抵抗Ｒ７を介して正極側電源端子ＶDDに接続されている。一方、第２スイッチングトランジスタ１５のベース端子は、抵抗Ｒ８を介して負極側電源端子ＶSSに接続されている。そして、第１および第２スイッチングトランジスタ１４，１５の各コレクタ端子は、互いに接続されている。
【００３６】
第１および第２スイッチングトランジスタ１４，１５のコレクタ端子同士は、主発振回路１６の入力端である第１インバータ２５に接続されている。主発振回路１６は、第１ないし第４インバータ２５〜２８と、抵抗Ｒ９〜Ｒ１２と、コンデンサＣ１とによって構成されている。第１ないし第４インバータ２５〜２８は、直列的に接続されており、第１および第２インバータ２５，２６との間には、電流制限用抵抗Ｒ９が介装されている。
【００３７】
第１インバータ２５の両端には、コンデンサＣ１が並列接続され、積分回路を構成している。また、第２および第３インバータ２６，２７の両端には抵抗Ｒ１０が並列接続されている。そして、第４インバータ２８の出力端は、抵抗Ｒ１１を介して第１スイッチングトランジスタ１４のベース端子に接続されているとともに、抵抗Ｒ１２を介して第２スイッチングトランジスタ１５のベース端子に接続されている。
【００３８】
次に、上記スイッチングレギュレータおよびクロック発振回路８における動作を説明する。このスイッチングレギュレータでは、商用交流電源からの交流電圧を整流平滑回路１によって整流および平滑し、これにより得られた直流電圧をスイッチング回路２によってスイッチングすることにより高い周波数の交流電圧にされる。この交流電圧は、トランス３の１次側巻線に供給され、２次側巻線から所定の電圧値に変圧されて出力される。２次側巻線から出力された電圧は、整流回路４によって整流され、平滑回路５によって平滑されて、出力端子ＯＵＴから出力されるとともに、電圧変化検出回路６に供給される。
【００３９】
電圧変化検出回路６では、平滑回路５からの直流電圧と基準電圧との偏差に応じた制御信号がアイソレータ７を介してクロック発振回路８に供給される。クロック発振回路８では、電圧変化検出回路６からの制御信号に応じてスイッチング回路２に供給するクロック信号の周波数が変化される。具体的には、平滑回路５からの直流電圧が基準電圧よりも高い場合は、それに応じてクロック信号の周波数が高くなり、逆に平滑回路５からの直流電圧が基準電圧よりも低い場合は、それに応じてクロック信号の周波数が低くなる。
【００４０】
クロック発振回路８では、電圧変化検出回路６からの制御信号がフォトカプラ１１に供給される。これにより、フォトカプラ１１の発光ダイオード１７に流れる電流によって、フォトトランジスタ１８の出力インピーダンスが制御されることになり、最大電流制限用抵抗Ｒ３に流れる基準電流Ｉが制御される。
【００４１】
最大電流制限用抵抗Ｒ３に流れる基準電流Ｉは、正極側電源端子ＶDDおよび負極側電源端子ＶSSにかかる電圧と、抵抗Ｒ１の値、第１カレントミラー回路１２の一方のトランジスタ２１のベース・エミッタ間電圧、各電流制限用抵抗Ｒ３，Ｒ６の値、第２カレントミラー回路の一方のトランジスタ２３のベース・エミッタ間電圧、および抵抗Ｒ４の値とによって決定される。
【００４２】
一方、主発振回路１６では、第１ないし第４インバータ２５〜２８によって、マルチバイブレータが構成され、クロック信号が出力端に出力される。このとき、クロック信号の「ｌｏｗ」レベル時では、抵抗Ｒ１１に図２における右向きの電流が流れ、この電流により第１スイッチングトランジスタ１４がオンする。これにより、主発振回路１６の入力端においては、図２に示すＡ方向の向きに電流が流れ、コンデンサＣ１において充電が行われる。また、このとき、第２スイッチングトランジスタ１５は、オフとされる。
【００４３】
一方、クロック信号の「ｈｉｇｈ」レベル時では、抵抗Ｒ１２に図２における左向きの電流が流れ、この電流により第２スイッチングトランジスタ１５がオンする。これにより、主発振回路１６の入力端においては、図２に示すＢ方向の向きに電流が流れ、この場合、コンデンサＣ１で蓄えられた電荷が放電される。また、このとき、第２スイッチングトランジスタ１４は、オフとされる。
【００４４】
このように、フォトカプラ１１のフォトトランジスタ１８の正極側端子および負極側端子に、それぞれ第１および第２カレントミラー回路１２，１３並びに第１および第２スイッチングトランジスタ１４，１５を組み合わせて設けることにより、主発振回路１６で生成されるクロック信号の「ｈｉｇｈ」レベル時、および「ｌｏｗ」レベル時において、第１および第２スイッチングトランジスタ１４，１５のオン、オフを交互に切り換えることができる。これにより、主発振回路１６の入力端において、クロック信号の「ｈｉｇｈ」レベル時、および「ｌｏｗ」レベル時とで電流の向きが切り換えられ、主発振回路１６の入力端に設けられたコンデンサＣ１において充放電が行われる。そのため、負帰還の伝達が電気的に絶縁されたアイソレータ７等で行われ、かつ高速性が必要とされるときでも、また、一方向にしか電流を流すことのできないフォトカプラ１１を用いても、デューティーサイクルをほぼ５０％を維持して出力することができる。
【００４５】
なお、主発振回路１６においては、第１および第２スイッチングトランジスタ１４，１５のベース端子に対して、第４インバータ２８の出力ではなく、第２インバータ２６の出力を接続するようにしてもよい。
【００４６】
また、図３に示すように、主発振回路１６′において、抵抗Ｒ１０〜Ｒ１２の両端には、第１および第２スイッチングトランジスタ１４，１５のスイッチング速度を促進させるための小容量のコンデンサＣ２〜Ｃ４がそれぞれ並列接続されていてもよい。
【００４７】
ここで、図２に示すクロック発振回路８において、さらにクロック信号のデューティーサイクルを５０％に近づけるためには、たとえば図４に示すように、図２に示したクロック発振回路１６に加えて、デューティーサーボ回路３１を付加するようにしてもよい。
【００４８】
図４によれば、デューティーサーボ回路３１は、第３カレントミラー回路３２と、差動増幅器を構成する誤差検出回路３３とによって構成されている。
【００４９】
第３カレントミラー回路３２は、ベース端子同士が互いに接続された一対のＰＮＰ型のトランジスタ３４，３５と、一端が正極側電源端子ＶDDに、他端が両トランジスタ３４，３５のエミッタ端子にそれぞれ接続された２個の抵抗Ｒ１４，Ｒ１５とによって構成されている。一方のトランジスタ３５は、ベース−コレクタ間が短絡されている。そして、他方のトランジスタ３４のコレクタ端子と、第２スイッチングトランジスタ１５のコレクタ端子とが、制御線Ｌによって接続されている。
【００５０】
誤差検出回路３３は、２個の差動トランジスタ３６，３７と、定電流トランジスタ３８と、抵抗Ｒ１６〜Ｒ２２と、コンデンサＣ５，Ｃ６とによって構成されている。
【００５１】
差動トランジスタ３６，３７は、その各コレクタ端子が第３カレントミラー回路３２のトランジスタ３４，３５のコレクタ端子にそれぞれ接続されるとともに、互いにエミッタ端子同士が接続されている。一方の差動トランジスタ３６は、そのベース端子が抵抗Ｒ１６を介して主発振回路１６の第４インバータ２８の出力に接続されているとともに、抵抗Ｒ１７を介して負極側電源端子ＶSSに接続されている。抵抗Ｒ１７の両端には、コンデンサＣ５が並列接続されている。
【００５２】
また、他方の差動トランジスタ３７は、そのベース端子が抵抗Ｒ１８を介して主発振回路１６の第３インバータ２７の出力に接続されているとともに、抵抗Ｒ１９を介して負極側電源端子ＶSSに接続されている。抵抗Ｒ１９の両端には、コンデンサＣ６が並列接続されている。
【００５３】
定電流トランジスタ３８は、コレクタ端子が差動トランジスタ３６，３７のエミッタ端子に接続され、エミッタ端子が抵抗Ｒ２０を介して負極側電源端子ＶSSに接続されている。また、ベース端子は、抵抗Ｒ２１を介して正極側電源端子ＶDDに接続されているとともに、抵抗Ｒ２２を介して負極側電源端子ＶSSに接続されている。すなわち、定電流トランジスタ３８のベース端子には、抵抗Ｒ２１，Ｒ２２によって固定バイアス電圧が印加される。
【００５４】
通常、クロックのデューティーサイクルが５０％であると、主発振回路１６の第３インバータ２７の出力（図４の点Ｃ参照）と、それを第４インバータ２８で反転した出力（図４の点Ｄ参照）とのそれぞれの平均電圧は、等しくなるはずである。ところが、図５に示すように、デューティーサイクルが５０％でない場合には、第３インバータ２７の出力と、第４インバータ２８の出力とでは、平均電圧が異なる。
【００５５】
そこで、上記のように、図２に示すクロック発振回路８にデューティーサーボ回路３１を付加するようにすれば、第３インバータ２７の出力、および第４インバータ２８の出力における平均電圧が等しくなるようになる。すなわち、誤差検出回路３３において検出される、第３および第４インバータ２７，２８の出力平均電圧差に相当する補正微小電流ΔＡもしくはΔＢを制御線Ｌに流すようにして、主発振回路１６の入力端において、逆方向Ａ，Ｂに流れる電流が等しくなるようにしている。これにより、クロック信号のデューティーサイクルを５０％により近づけることができる。
【００５６】
ところで、図４に示すクロック発振回路８′において、たとえば、第１および第２カレントミラー回路１２，１３の電流伝達比に誤差が生じると、この電流伝達比の誤差により、主発振回路１６の入力端における電流の値が充電時と放電時とで異なってしまい、この充放電時における電流誤差により、デューティーサイクルに変移が生じる。
【００５７】
第１および第２カレントミラー回路１２，１３の電流伝達比の誤差による充放電時における電流誤差は、最大電流制限用抵抗Ｒ３に流れる基準電流Ｉに比例する。具体的には、基準電流Ｉが小さいときには、すなわち発振周波数が低いときには充放電時の誤差電流も小さく、基準電流Ｉが大きいときには、すなわち発振周波数が高いときには充放電時の誤差電流も大きくなる。
【００５８】
ここで、上記補正微小電流ΔＡもしくはΔＢを流すための定電流トランジスタ３８において、そのベース端子に対するバイアス電流は、抵抗Ｒ２１，Ｒ２２によって固定された電流となっている。そのため、誤差検出回路３３では、発振周波数が急変した場合に、それにともなって即座に補正微小電流ΔＡ，ΔＢを急変させることができない。すなわち、図６に示すように、発振周波数自体は比較的高速に変化するが、デューティーサイクルは、発振周波数の切換時においてその変化に追従することが困難となり、しばらくの間デューティーサイクルが５０％からずれてしまうといった欠点を有する。
【００５９】
そこで、図７に示すように、デューティーサーボ回路３１′においては、誤差検出回路３３の定電流トランジスタ３８のベース端子と、第２カレントミラー回路１３のトランジスタ２３のコレクタ端子とを制御線Ｅによって接続するようにしている。
【００６０】
換言すれば、正極側電源端子ＶDDと抵抗Ｒ２１，Ｒ２２とによって定電流回路として構成された定電流トランジスタ３８のベース端子に対するバイアス電流を、最大電流制限用抵抗Ｒ３を流れる基準電流Ｉと比例するように、第２カレントミラー回路１３のトランジスタ２３のコレクタ端子から与えるようにしている。
【００６１】
これにより、補正微小電流ΔＡ，ΔＢは、最大電流制限用抵抗Ｒ３に流れる基準電流Ｉに比例することになり、すなわち、主発振回路１６の入力端における充放電時の誤差電流を打ち消すように、補正微小電流ΔＡもしくはΔＢを流すことができる。そのため、発振周波数が急変した場合でも、デューティーサーボ回路３１′の補正微小電流ΔＡもしくはΔＢは、発振周波数の急変に即座に追従して流れるので、充放電時に流れる電流を等しくすることができ、図８に示すように、デューティーサイクルをほぼ５０％に維持することができる。
【００６２】
したがって、発振周波数が急変した場合であっても、デューティーサイクルをほぼ５０％に維持することができるＰＦＭ発振器としてのクロック発振回路８′を提供することができる。また、デューティーサイクルをほぼ５０％に維持しながらスイッチング回路２に対するクロック信号を生成することができるので、トランス３に直流成分を含まない純交流電圧を印加させることができる。
【００６３】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記実施形態においては、カレントミラー回路１２，１３，３２、主発振回路１６，１６′、およびデューティーサーボ回路３１，３１′等の一例を示したが、これらの具体的な回路構成は、上記した回路構成に限るものではない。
【図面の簡単な説明】
【図１】本発明に係るクロック発振回路が適用されたスイッチングレギュレータの概略回路ブロック図である。
【図２】図１に示すクロック発振回路の回路図である。
【図３】図２に示すクロック発振回路の変形回路図である。
【図４】デューティーサーボ回路が付加されたクロック発振回路の回路図である。
【図５】第３インバータおよび第４インバータの出力波形を示す図である。
【図６】発振周波数とデューティーサイクルとの関係を示す図である。
【図７】デューティーサーボ回路が付加されたクロック発振回路の変形回路図である。
【図８】図７に示す変形回路図における発振周波数とデューティーサイクルとの関係を示す図である。
【図９】従来のクロック発振回路の回路図である。
【図１０】従来の他のクロック発振回路の回路図である。
【符号の説明】
８ クロック発振回路
１１ フォトカプラ
１２ 第１カレントミラー回路
１３ 第２カレントミラー回路
１４ 第１スイッチングトランジスタ
１５ 第２スイッチングトランジスタ
１６ 主発振回路
２５〜２８ インバータ
３１ サーボ回路
３６，３７ 差動トランジスタ
３８ 定電流トランジスタ
【発明の属する技術分野】
本発明は、スイッチングレギュレータに用いられるクロック発振回路、およびそのスイッチングレギュレータに関する。
【０００２】
【従来の技術】
従来より、スイッチングレギュレータでは、商用交流電源からの交流電圧を整流および平滑して得られた直流電圧を、スイッチング素子によってスイッチングすることにより高い周波数の交流電圧にし、この交流電圧から高周波トランス等を用いて所望の直流電圧を生成し、この直流電圧と所定の基準電圧との差を負帰還させることで安定な直流電源電圧が得られるように構成されている。
【０００３】
ここで、上記スイッチング素子の出力は、高周波トランスの１次側巻線に与えられるので、磁気飽和を回避するために、できるだけスイッチング素子の出力に直流電流成分を含まないようにする必要がある。そのためには、たとえばパルス周波数変調（ＰＦＭ）発振器を制御に使用している場合は、発振周波数が変化したときでもデューティーサイクルがほぼ５０％に維持できるようにする必要がある。
【０００４】
【発明が解決しようとする課題】
上記クロック信号を発振させるクロック発振回路は、たとえば図９に示すように、ＣＭＯＳからなる第１ないし第４インバータ４１〜４４が直列接続され、第１ないし第３インバータ４１〜４３に対して抵抗Ｒ３１が並列接続され、第１および第２インバータ４１，４２に対して、コンデンサＣ２１が並列接続されている構成のものが一般的である。
【０００５】
また、他の構成のクロック発振回路では、図１０に示すように、ＣＭＯＳからなる第１ないし第４インバータ４５〜４８が直列接続され、第１および第２インバータ４５，４６の間に抵抗Ｒ３２が介装され、第２および第３インバータ４６，４７に対して抵抗Ｒ３３が並列接続され、第１ないし第３インバータ４１〜４３に対して抵抗Ｒ３４が並列接続され、第１インバータ４４に対して、コンデンサＣ２２が並列接続されている。
【０００６】
図９に示すクロック発振回路においては、抵抗Ｒ３１の値を変更することにより発振周波数を変化させることができる。また、図１０に示すクロック発振回路においては、抵抗Ｒ３４の値を変更することにより発振周波数を変化させることができる。
【０００７】
抵抗Ｒ３１，Ｒ３４に流れる電流は、その方向がクロックの半周期ごとに変化するので、デューティサイクルを５０％に維持するためには、いずれの方向の電流に対しても同じ抵抗値である必要がある。通常の抵抗器や機械的な可変抵抗器は、自ずとこの要求を満たすことができる。しかし、上記したように、高周波トランス等によって所望の直流電圧を生成し、この直流電圧と所定の基準電圧との差を負帰還させる際、負帰還の伝達が電気的に絶縁され、しかも高速性を必要とする場合、機械的な可変抵抗器は不向きである。
【０００８】
そこで、この場合には、電子的に制御することのできる対称型の可変抵抗素子が必要となるが、上記抵抗Ｒ３１，Ｒ３４は、その両端の電位がグランドに対して固定されていない、いわゆるフロートの状態とされている。そのため、可変抵抗素子を制御する基準電位が変動し、制御が困難であるため、フォトカプラで抵抗を制御することが効率的と言える。しかしながら、発光ダイオードおよびフォトトランジスタを組み合わせたフォトカプラや、発光ダイオードおよびフォトダイオードで構成されるフォトカプラでは、抵抗値が電流方向に依存するので、抵抗に流れる電流がいずれの方向に対して同じ値であるといった条件を満足することができない。
【０００９】
この場合、フォトカプラを２個用いてそれぞれ電流の向きが逆方向になるように並列接続する方法も考えられるが、全く同じ特性を有する２個のフォトカプラを用いることは実際的に不可能である。また、発光ダイオードおよびＣｄＳを組み合わせたフォトカプラを使用することも考えられ、ＣｄＳ自体は、抵抗に対する電流の向きに方向性をもたないため対称性はよいが、応答時間が比較的長く高速性を要求できないといった欠点を有する。
【００１０】
本発明は、このような事情のもとで考え出されたものであって、負帰還の伝達が電気的に絶縁されたフォトカプラ等で行われ、かつ高速性が必要とされるときでも、デューティサイクルをほぼ５０％に維持することのできるクロック発振回路を提供することを、その課題としている。
【００１１】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１２】
本発明の第１の側面によって提供されるクロック発振回路は、交流電圧を整流平滑して直流電圧とし、その直流電圧をスイッチングするためのスイッチング回路にタイミング信号を出力するためのクロック発振回路であって、入力信号を絶縁しつつ後段に伝達するためのフォトカプラと、上記フォトカプラの正極側端子および負極側端子にそれぞれ接続された一対のカレントミラー回路と、上記タイミング信号を生成する主発振回路と、上記一対のカレントミラー回路の出力端にそれぞれ接続されるとともに、上記主発振回路のタイミング信号に応じて交互にオンすることにより、上記主発振回路に設けられた充放電素子に対する電流の向きを変化させる一対のスイッチング素子とを備え、上記フォトカプラのフォトトランジスタのインピーダンスが上記入力信号に応じて制御されることにより、上記一対のカレントミラー回路間に流れる基準電流が制御されることを特徴としている。
【００１３】
好ましい実施の形態によれば、上記一対のスイッチング素子は、出力端同士が互いに接続されているとともに、その接続部には、上記主発振回路の入力端が接続されており、上記主発振回路の出力端には、上記一対のスイッチング素子の各駆動端がそれぞれ接続されている。
【００１４】
本発明の第２の側面によって提供されるクロック発振回路は、交流電圧を整流平滑して直流電圧とし、その直流電圧をスイッチングするためのスイッチング回路にタイミング信号を出力するためのクロック発振回路であって、入力信号を絶縁しつつ後段に伝達するための信号伝達回路と、上記信号伝達回路の正極側端子および負極側端子にそれぞれ接続された一対のカレントミラー回路と、上記タイミング信号を生成する主発振回路と、上記一対のカレントミラー回路の出力端にそれぞれ接続されるとともに、上記主発振回路のタイミング信号に応じて交互にオンすることにより、上記主発振回路に設けられた充放電素子に対する電流の向きを変化させる一対のスイッチング素子とを備え、上記主発振回路は、直列に接続された複数のインバータと、この複数のインバータのうち２個のインバータの入出力間に接続された第１抵抗と、最終段のインバータの出力と上記一対のスイッチング素子の各駆動端との間にそれぞれ介装された第２および第３抵抗とを備え、上記第１ないし第３抵抗と、最前段のインバータの入出力間に接続された上記充放電素子とを含むことを特徴とする。
【００１５】
本発明の第３の側面によって提供されるクロック発振回路は、交流電圧を整流平滑して直流電圧とし、その直流電圧をスイッチングするためのスイッチング回路にタイミング信号を出力するためのクロック発振回路であって、入力信号を絶縁しつつ後段に伝達するための信号伝達回路と、上記信号伝達回路の正極側端子および負極側端子にそれぞれ接続された一対のカレントミラー回路と、上記タイミング信号を生成する主発振回路と、上記一対のカレントミラー回路の出力端にそれぞれ接続されるとともに、上記主発振回路のタイミング信号に応じて交互にオンすることにより、上記主発振回路に設けられた充放電素子に対する電流の向きを変化させる一対のスイッチング素子と、上記タイミング信号を所定のデューティー比に設定するためのサーボ回路とを備え、上記サーボ回路は、上記主発振回路におけるインバータ出力と、その出力に対して反転された出力とが供給される一対の差動トランジスタと、それに接続された定電流回路とから構成されており、上記一対の差動トランジスタのうち一方の差動トランジスタの出力端からは、上記タイミング信号のデューティー比を補正するために、上記主発振回路の入力端に制御線を接続していることを特徴とする。
【００１６】
他の好ましい実施の形態によれば、上記定電流回路は、その駆動端が上記一対のカレントミラー回路の入力端に接続されている。
【００１７】
本発明によれば、信号伝達回路としてのフォトカプラの正極側端子および負極側端子に一対のカレントミラー回路をそれぞれ接続し、一対のカレントミラー回路のそれぞれに、主発振回路から出力されるクロック信号に応じてオン、オフする一対のスイッチング素子を接続する。この場合、一方のスイッチング素子は、その駆動端がたとえば正極側電極端子に接続され、他方のスイッチング素子は、その駆動端がたとえば負極側電極端子に接続されているため、クロック信号の「ｈｉｇｈ」レベル時および「ｌｏｗ」レベル時で交互にオン、オフする。そのため、主発振回路の入力端側に設けられた充放電素子（たとえばコンデンサ）において充放電が行われることになり、主発振回路の入力端において、クロックの半周期ごとに逆方向の電流を流すことができる。したがって、負帰還の伝達が電気的に絶縁されたフォトカプラ等で行われ、かつ高速性が必要とされるときでも、デューティーサイクルをほぼ５０％に維持することができる。
【００１８】
本発明の第４の側面によって提供されるスイッチングレギュレータは、本発明の第１〜第３の側面によって提供されるクロック発振回路が備えられたことを特徴としている。
【００１９】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２１】
図１は、本発明に係るクロック発振回路が適用されたスイッチングレギュレータの概略回路ブロック図である。このスイッチングレギュレータは、整流平滑回路１、スイッチング回路２、トランス３、整流回路４、平滑回路５、電圧変化検出回路６、アイソレータ７、クロック発振回路８、および定電圧電源回路９を備えている。
【００２２】
整流平滑回路１は、入力端子ＩＮに入力された商用交流電源からの交流電圧を整流および平滑し、得られた直流電圧をスイッチング回路２に供給する。整流平滑回路１は、たとえば図示しないダイオードブリッジ回路および平滑コンデンサからなる。
【００２３】
スイッチング回路２は、クロック発振回路８により制御されて、整流平滑回路１からの直流電圧をスイッチングし、スイッチングにより得られた電圧をトランス３の１次側巻線に供給する。
【００２４】
トランス３は、たとえば高周波トランスであり、１次側巻線に印加された電圧を所定の電圧に変圧して２次側巻線から出力させる。
【００２５】
整流回路４は、トランス３の２次側巻線から出力された電圧を整流して平滑回路５に供給する。
【００２６】
平滑回路５は、整流回路４からの電圧を平滑し、得られた直流電圧を出力端子ＯＵＴおよび電圧変化検出回路６に供給する。
【００２７】
電圧変化検出回路６は、平滑回路５からの直流電圧と所定の基準電圧とを比較し、その偏差に応じた制御信号を、アイソレータ７を介してクロック発振回路８に供給する。
【００２８】
アイソレータ７は、たとえばフォトカプラからなり、電圧変化検出回路６からの制御信号を絶縁するとともに、クロック発振回路８に伝達する。
【００２９】
クロック発振回路８は、電圧変化検出回路６からの制御信号に応じた周波数のクロック信号を生成し、そのクロック信号をタイミング信号としてスイッチング回路２に供給する。クロック発振回路８は、後述する主発振回路１６を内蔵しており、クロック信号のデューティサイクルを約５０％に維持させる。
【００３０】
定電圧電源回路９は、トランス３の１次側巻線からの電圧に基づいて、所定の電圧値の直流電圧を生成し、それをスイッチング回路２およびクロック発振回路８に電源として供給する。
【００３１】
図２は、クロック発振回路８の回路図である。クロック発振回路８は、フォトカプラ１１、第１および第２カレントミラー回路１２，１３、第１および第２スイッチングトランジスタ１４，１５、および主発振回路１６を備えている。フォトカプラ１１は、発光側の発光ダイオード１７と、受光側のフォトトランジスタ１８とを備えている。
【００３２】
第１カレントミラー回路１２は、ベース端子同士が互いに接続された一対のＰＮＰ型トランジスタ２１，２２と、一端が正極側電源端子ＶDDに、他端が両トランジスタ２１，２２のエミッタ端子にそれぞれ接続された２個の抵抗Ｒ１，Ｒ２とによって構成されている。一方のトランジスタ２１は、ベース−コレクタ間が短絡され、コレクタ端子には、最大電流制限用抵抗Ｒ３の一端が接続されている。他方のトランジスタ２２のコレクタ端子には、第１スイッチングトランジスタ１４のエミッタ端子が接続されている。
【００３３】
また、第２カレントミラー回路１３は、ベース端子同士が互いに接続された一対のＮＰＮ型トランジスタ２３，２４と、一端が両トランジスタ２３，２４のエミッタ端子に、他端が負極側電源端子ＶSSに接続された２個の抵抗Ｒ４，Ｒ５とによって構成されている。一方のトランジスタ２３は、ベース−コレクタ間が短絡され、コレクタ端子には、最小電流制限用抵抗Ｒ６の一端が接続されている。他方のトランジスタ２４のコレクタ端子には、第２スイッチングトランジスタ１５のエミッタ端子が接続されている。
【００３４】
各電流制限用抵抗Ｒ３，Ｒ６は、直列接続され、最小電流制限用抵抗Ｒ６の両端には、フォトカプラ１１のフォトトランジスタ１８の出力端が接続されている。すなわち、各電流制限用抵抗Ｒ３，Ｒ６によって、これらの抵抗Ｒ３，Ｒ６に流れる基準電流Ｉの最大および最小を制限することで、発振周波数の上限および下限の範囲を制限するようにしている。
【００３５】
第１スイッチングトランジスタ１４は、そのベース端子が抵抗Ｒ７を介して正極側電源端子ＶDDに接続されている。一方、第２スイッチングトランジスタ１５のベース端子は、抵抗Ｒ８を介して負極側電源端子ＶSSに接続されている。そして、第１および第２スイッチングトランジスタ１４，１５の各コレクタ端子は、互いに接続されている。
【００３６】
第１および第２スイッチングトランジスタ１４，１５のコレクタ端子同士は、主発振回路１６の入力端である第１インバータ２５に接続されている。主発振回路１６は、第１ないし第４インバータ２５〜２８と、抵抗Ｒ９〜Ｒ１２と、コンデンサＣ１とによって構成されている。第１ないし第４インバータ２５〜２８は、直列的に接続されており、第１および第２インバータ２５，２６との間には、電流制限用抵抗Ｒ９が介装されている。
【００３７】
第１インバータ２５の両端には、コンデンサＣ１が並列接続され、積分回路を構成している。また、第２および第３インバータ２６，２７の両端には抵抗Ｒ１０が並列接続されている。そして、第４インバータ２８の出力端は、抵抗Ｒ１１を介して第１スイッチングトランジスタ１４のベース端子に接続されているとともに、抵抗Ｒ１２を介して第２スイッチングトランジスタ１５のベース端子に接続されている。
【００３８】
次に、上記スイッチングレギュレータおよびクロック発振回路８における動作を説明する。このスイッチングレギュレータでは、商用交流電源からの交流電圧を整流平滑回路１によって整流および平滑し、これにより得られた直流電圧をスイッチング回路２によってスイッチングすることにより高い周波数の交流電圧にされる。この交流電圧は、トランス３の１次側巻線に供給され、２次側巻線から所定の電圧値に変圧されて出力される。２次側巻線から出力された電圧は、整流回路４によって整流され、平滑回路５によって平滑されて、出力端子ＯＵＴから出力されるとともに、電圧変化検出回路６に供給される。
【００３９】
電圧変化検出回路６では、平滑回路５からの直流電圧と基準電圧との偏差に応じた制御信号がアイソレータ７を介してクロック発振回路８に供給される。クロック発振回路８では、電圧変化検出回路６からの制御信号に応じてスイッチング回路２に供給するクロック信号の周波数が変化される。具体的には、平滑回路５からの直流電圧が基準電圧よりも高い場合は、それに応じてクロック信号の周波数が高くなり、逆に平滑回路５からの直流電圧が基準電圧よりも低い場合は、それに応じてクロック信号の周波数が低くなる。
【００４０】
クロック発振回路８では、電圧変化検出回路６からの制御信号がフォトカプラ１１に供給される。これにより、フォトカプラ１１の発光ダイオード１７に流れる電流によって、フォトトランジスタ１８の出力インピーダンスが制御されることになり、最大電流制限用抵抗Ｒ３に流れる基準電流Ｉが制御される。
【００４１】
最大電流制限用抵抗Ｒ３に流れる基準電流Ｉは、正極側電源端子ＶDDおよび負極側電源端子ＶSSにかかる電圧と、抵抗Ｒ１の値、第１カレントミラー回路１２の一方のトランジスタ２１のベース・エミッタ間電圧、各電流制限用抵抗Ｒ３，Ｒ６の値、第２カレントミラー回路の一方のトランジスタ２３のベース・エミッタ間電圧、および抵抗Ｒ４の値とによって決定される。
【００４２】
一方、主発振回路１６では、第１ないし第４インバータ２５〜２８によって、マルチバイブレータが構成され、クロック信号が出力端に出力される。このとき、クロック信号の「ｌｏｗ」レベル時では、抵抗Ｒ１１に図２における右向きの電流が流れ、この電流により第１スイッチングトランジスタ１４がオンする。これにより、主発振回路１６の入力端においては、図２に示すＡ方向の向きに電流が流れ、コンデンサＣ１において充電が行われる。また、このとき、第２スイッチングトランジスタ１５は、オフとされる。
【００４３】
一方、クロック信号の「ｈｉｇｈ」レベル時では、抵抗Ｒ１２に図２における左向きの電流が流れ、この電流により第２スイッチングトランジスタ１５がオンする。これにより、主発振回路１６の入力端においては、図２に示すＢ方向の向きに電流が流れ、この場合、コンデンサＣ１で蓄えられた電荷が放電される。また、このとき、第２スイッチングトランジスタ１４は、オフとされる。
【００４４】
このように、フォトカプラ１１のフォトトランジスタ１８の正極側端子および負極側端子に、それぞれ第１および第２カレントミラー回路１２，１３並びに第１および第２スイッチングトランジスタ１４，１５を組み合わせて設けることにより、主発振回路１６で生成されるクロック信号の「ｈｉｇｈ」レベル時、および「ｌｏｗ」レベル時において、第１および第２スイッチングトランジスタ１４，１５のオン、オフを交互に切り換えることができる。これにより、主発振回路１６の入力端において、クロック信号の「ｈｉｇｈ」レベル時、および「ｌｏｗ」レベル時とで電流の向きが切り換えられ、主発振回路１６の入力端に設けられたコンデンサＣ１において充放電が行われる。そのため、負帰還の伝達が電気的に絶縁されたアイソレータ７等で行われ、かつ高速性が必要とされるときでも、また、一方向にしか電流を流すことのできないフォトカプラ１１を用いても、デューティーサイクルをほぼ５０％を維持して出力することができる。
【００４５】
なお、主発振回路１６においては、第１および第２スイッチングトランジスタ１４，１５のベース端子に対して、第４インバータ２８の出力ではなく、第２インバータ２６の出力を接続するようにしてもよい。
【００４６】
また、図３に示すように、主発振回路１６′において、抵抗Ｒ１０〜Ｒ１２の両端には、第１および第２スイッチングトランジスタ１４，１５のスイッチング速度を促進させるための小容量のコンデンサＣ２〜Ｃ４がそれぞれ並列接続されていてもよい。
【００４７】
ここで、図２に示すクロック発振回路８において、さらにクロック信号のデューティーサイクルを５０％に近づけるためには、たとえば図４に示すように、図２に示したクロック発振回路１６に加えて、デューティーサーボ回路３１を付加するようにしてもよい。
【００４８】
図４によれば、デューティーサーボ回路３１は、第３カレントミラー回路３２と、差動増幅器を構成する誤差検出回路３３とによって構成されている。
【００４９】
第３カレントミラー回路３２は、ベース端子同士が互いに接続された一対のＰＮＰ型のトランジスタ３４，３５と、一端が正極側電源端子ＶDDに、他端が両トランジスタ３４，３５のエミッタ端子にそれぞれ接続された２個の抵抗Ｒ１４，Ｒ１５とによって構成されている。一方のトランジスタ３５は、ベース−コレクタ間が短絡されている。そして、他方のトランジスタ３４のコレクタ端子と、第２スイッチングトランジスタ１５のコレクタ端子とが、制御線Ｌによって接続されている。
【００５０】
誤差検出回路３３は、２個の差動トランジスタ３６，３７と、定電流トランジスタ３８と、抵抗Ｒ１６〜Ｒ２２と、コンデンサＣ５，Ｃ６とによって構成されている。
【００５１】
差動トランジスタ３６，３７は、その各コレクタ端子が第３カレントミラー回路３２のトランジスタ３４，３５のコレクタ端子にそれぞれ接続されるとともに、互いにエミッタ端子同士が接続されている。一方の差動トランジスタ３６は、そのベース端子が抵抗Ｒ１６を介して主発振回路１６の第４インバータ２８の出力に接続されているとともに、抵抗Ｒ１７を介して負極側電源端子ＶSSに接続されている。抵抗Ｒ１７の両端には、コンデンサＣ５が並列接続されている。
【００５２】
また、他方の差動トランジスタ３７は、そのベース端子が抵抗Ｒ１８を介して主発振回路１６の第３インバータ２７の出力に接続されているとともに、抵抗Ｒ１９を介して負極側電源端子ＶSSに接続されている。抵抗Ｒ１９の両端には、コンデンサＣ６が並列接続されている。
【００５３】
定電流トランジスタ３８は、コレクタ端子が差動トランジスタ３６，３７のエミッタ端子に接続され、エミッタ端子が抵抗Ｒ２０を介して負極側電源端子ＶSSに接続されている。また、ベース端子は、抵抗Ｒ２１を介して正極側電源端子ＶDDに接続されているとともに、抵抗Ｒ２２を介して負極側電源端子ＶSSに接続されている。すなわち、定電流トランジスタ３８のベース端子には、抵抗Ｒ２１，Ｒ２２によって固定バイアス電圧が印加される。
【００５４】
通常、クロックのデューティーサイクルが５０％であると、主発振回路１６の第３インバータ２７の出力（図４の点Ｃ参照）と、それを第４インバータ２８で反転した出力（図４の点Ｄ参照）とのそれぞれの平均電圧は、等しくなるはずである。ところが、図５に示すように、デューティーサイクルが５０％でない場合には、第３インバータ２７の出力と、第４インバータ２８の出力とでは、平均電圧が異なる。
【００５５】
そこで、上記のように、図２に示すクロック発振回路８にデューティーサーボ回路３１を付加するようにすれば、第３インバータ２７の出力、および第４インバータ２８の出力における平均電圧が等しくなるようになる。すなわち、誤差検出回路３３において検出される、第３および第４インバータ２７，２８の出力平均電圧差に相当する補正微小電流ΔＡもしくはΔＢを制御線Ｌに流すようにして、主発振回路１６の入力端において、逆方向Ａ，Ｂに流れる電流が等しくなるようにしている。これにより、クロック信号のデューティーサイクルを５０％により近づけることができる。
【００５６】
ところで、図４に示すクロック発振回路８′において、たとえば、第１および第２カレントミラー回路１２，１３の電流伝達比に誤差が生じると、この電流伝達比の誤差により、主発振回路１６の入力端における電流の値が充電時と放電時とで異なってしまい、この充放電時における電流誤差により、デューティーサイクルに変移が生じる。
【００５７】
第１および第２カレントミラー回路１２，１３の電流伝達比の誤差による充放電時における電流誤差は、最大電流制限用抵抗Ｒ３に流れる基準電流Ｉに比例する。具体的には、基準電流Ｉが小さいときには、すなわち発振周波数が低いときには充放電時の誤差電流も小さく、基準電流Ｉが大きいときには、すなわち発振周波数が高いときには充放電時の誤差電流も大きくなる。
【００５８】
ここで、上記補正微小電流ΔＡもしくはΔＢを流すための定電流トランジスタ３８において、そのベース端子に対するバイアス電流は、抵抗Ｒ２１，Ｒ２２によって固定された電流となっている。そのため、誤差検出回路３３では、発振周波数が急変した場合に、それにともなって即座に補正微小電流ΔＡ，ΔＢを急変させることができない。すなわち、図６に示すように、発振周波数自体は比較的高速に変化するが、デューティーサイクルは、発振周波数の切換時においてその変化に追従することが困難となり、しばらくの間デューティーサイクルが５０％からずれてしまうといった欠点を有する。
【００５９】
そこで、図７に示すように、デューティーサーボ回路３１′においては、誤差検出回路３３の定電流トランジスタ３８のベース端子と、第２カレントミラー回路１３のトランジスタ２３のコレクタ端子とを制御線Ｅによって接続するようにしている。
【００６０】
換言すれば、正極側電源端子ＶDDと抵抗Ｒ２１，Ｒ２２とによって定電流回路として構成された定電流トランジスタ３８のベース端子に対するバイアス電流を、最大電流制限用抵抗Ｒ３を流れる基準電流Ｉと比例するように、第２カレントミラー回路１３のトランジスタ２３のコレクタ端子から与えるようにしている。
【００６１】
これにより、補正微小電流ΔＡ，ΔＢは、最大電流制限用抵抗Ｒ３に流れる基準電流Ｉに比例することになり、すなわち、主発振回路１６の入力端における充放電時の誤差電流を打ち消すように、補正微小電流ΔＡもしくはΔＢを流すことができる。そのため、発振周波数が急変した場合でも、デューティーサーボ回路３１′の補正微小電流ΔＡもしくはΔＢは、発振周波数の急変に即座に追従して流れるので、充放電時に流れる電流を等しくすることができ、図８に示すように、デューティーサイクルをほぼ５０％に維持することができる。
【００６２】
したがって、発振周波数が急変した場合であっても、デューティーサイクルをほぼ５０％に維持することができるＰＦＭ発振器としてのクロック発振回路８′を提供することができる。また、デューティーサイクルをほぼ５０％に維持しながらスイッチング回路２に対するクロック信号を生成することができるので、トランス３に直流成分を含まない純交流電圧を印加させることができる。
【００６３】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記実施形態においては、カレントミラー回路１２，１３，３２、主発振回路１６，１６′、およびデューティーサーボ回路３１，３１′等の一例を示したが、これらの具体的な回路構成は、上記した回路構成に限るものではない。
【図面の簡単な説明】
【図１】本発明に係るクロック発振回路が適用されたスイッチングレギュレータの概略回路ブロック図である。
【図２】図１に示すクロック発振回路の回路図である。
【図３】図２に示すクロック発振回路の変形回路図である。
【図４】デューティーサーボ回路が付加されたクロック発振回路の回路図である。
【図５】第３インバータおよび第４インバータの出力波形を示す図である。
【図６】発振周波数とデューティーサイクルとの関係を示す図である。
【図７】デューティーサーボ回路が付加されたクロック発振回路の変形回路図である。
【図８】図７に示す変形回路図における発振周波数とデューティーサイクルとの関係を示す図である。
【図９】従来のクロック発振回路の回路図である。
【図１０】従来の他のクロック発振回路の回路図である。
【符号の説明】
８ クロック発振回路
１１ フォトカプラ
１２ 第１カレントミラー回路
１３ 第２カレントミラー回路
１４ 第１スイッチングトランジスタ
１５ 第２スイッチングトランジスタ
１６ 主発振回路
２５〜２８ インバータ
３１ サーボ回路
３６，３７ 差動トランジスタ
３８ 定電流トランジスタ
Claims (6)
- 交流電圧を整流平滑して直流電圧とし、その直流電圧をスイッチングするためのスイッチング回路にタイミング信号を出力するためのクロック発振回路であって、
入力信号を絶縁しつつ後段に伝達するためのフォトカプラと、
上記フォトカプラの正極側端子および負極側端子にそれぞれ接続された一対のカレントミラー回路と、
上記タイミング信号を生成する主発振回路と、
上記一対のカレントミラー回路の出力端にそれぞれ接続されるとともに、上記主発振回路のタイミング信号に応じて交互にオンすることにより、上記主発振回路に設けられた充放電素子に対する電流の向きを変化させる一対のスイッチング素子とを備え、
上記フォトカプラのフォトトランジスタのインピーダンスが上記入力信号に応じて制御されることにより、上記一対のカレントミラー回路間に流れる基準電流が制御されることを特徴とする、クロック発振回路。 - 上記一対のスイッチング素子は、出力端同士が互いに接続されているとともに、その接続部には、上記主発振回路の入力端が接続されており、
上記主発振回路の出力端には、上記一対のスイッチング素子の各駆動端がそれぞれ接続されている、請求項１に記載のクロック発振回路。 - 交流電圧を整流平滑して直流電圧とし、その直流電圧をスイッチングするためのスイッチング回路にタイミング信号を出力するためのクロック発振回路であって、
入力信号を絶縁しつつ後段に伝達するための信号伝達回路と、
上記信号伝達回路の正極側端子および負極側端子にそれぞれ接続された一対のカレントミラー回路と、
上記タイミング信号を生成する主発振回路と、
上記一対のカレントミラー回路の出力端にそれぞれ接続されるとともに、上記主発振回路のタイミング信号に応じて交互にオンすることにより、上記主発振回路に設けられた充放電素子に対する電流の向きを変化させる一対のスイッチング素子とを備え、
上記主発振回路は、直列に接続された複数のインバータと、この複数のインバータのうち２個のインバータの入出力間に接続された第１抵抗と、最終段のインバータの出力と上記一対のスイッチング素子の各駆動端との間にそれぞれ介装された第２および第３抵抗と、最前段のインバータの入出力間に接続された上記充放電素子とを含むことを特徴とする、クロック発振回路。 - 交流電圧を整流平滑して直流電圧とし、その直流電圧をスイッチングするためのスイッチング回路にタイミング信号を出力するためのクロック発振回路であって、
入力信号を絶縁しつつ後段に伝達するための信号伝達回路と、
上記信号伝達回路の正極側端子および負極側端子にそれぞれ接続された一対のカレントミラー回路と、
上記タイミング信号を生成する主発振回路と、
上記一対のカレントミラー回路の出力端にそれぞれ接続されるとともに、上記主発振回路のタイミング信号に応じて交互にオンすることにより、上記主発振回路に設けられた充放電素子に対する電流の向きを変化させる一対のスイッチング素子と、
上記タイミング信号を所定のデューティー比に設定するためのサーボ回路とを備え、
上記サーボ回路は、上記主発振回路におけるインバータ出力と、その出力に対して反転された出力とが供給される一対の差動トランジスタと、それに接続された定電流回路とから構成されており、
上記一対の差動トランジスタのうち一方の差動トランジスタの出力端からは、上記タイミング信号のデューティー比を補正するために、上記主発振回路の入力端に制御線を接続していることを特徴とするクロック発振回路。 - 上記定電流回路は、その駆動端が上記一対のカレントミラー回路の入力端に接続されている、請求項４に記載のクロック発振回路。
- 請求項１ないし５のいずれかに記載のクロック発振回路が備えられたことを特徴とする、スイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332130A JP3758553B2 (ja) | 2001-10-30 | 2001-10-30 | クロック発振回路およびそれを備えたスイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332130A JP3758553B2 (ja) | 2001-10-30 | 2001-10-30 | クロック発振回路およびそれを備えたスイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003143853A JP2003143853A (ja) | 2003-05-16 |
| JP3758553B2 true JP3758553B2 (ja) | 2006-03-22 |
Family
ID=19147597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332130A Expired - Fee Related JP3758553B2 (ja) | 2001-10-30 | 2001-10-30 | クロック発振回路およびそれを備えたスイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3758553B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006221765A (ja) * | 2005-02-14 | 2006-08-24 | Pioneer Electronic Corp | 情報記録再生装置、及び情報再生方法 |
| JP5151763B2 (ja) * | 2008-07-22 | 2013-02-27 | 日本電気株式会社 | 映像配信システム、映像配信装置、映像受信装置、映像配信方法、映像受信方法及びプログラム |
-
2001
- 2001-10-30 JP JP2001332130A patent/JP3758553B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003143853A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4457014B2 (ja) | 容量的に結合される電源 | |
| US6961255B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and/or current to a load | |
| JP3219145B2 (ja) | スイッチング電源 | |
| US8411476B2 (en) | Charge mode control | |
| JP2019145479A (ja) | 照明光通信装置 | |
| JP3758553B2 (ja) | クロック発振回路およびそれを備えたスイッチングレギュレータ | |
| US6111763A (en) | Switching power supply | |
| JP2737069B2 (ja) | スイッチング電源 | |
| JP4846107B2 (ja) | 電源制御器およびその構成 | |
| JP2003235260A (ja) | ２重化電源システム | |
| JP2001054282A (ja) | スイッチドモード電源 | |
| JPH10146055A (ja) | スイッチング形電源回路 | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| CN116582968B (zh) | 调光电路 | |
| JP2006042474A (ja) | 直流電源装置 | |
| JP2774112B2 (ja) | インバータ装置 | |
| JP2740174B2 (ja) | インバータ装置 | |
| JP2811377B2 (ja) | 交流電源装置 | |
| EP4371225A1 (en) | Switch mode power converter | |
| JP2634807B2 (ja) | インバータ装置 | |
| JPH08317647A (ja) | 部分共振コンバータ回路の駆動回路 | |
| JPH11332238A (ja) | 電源装置 | |
| JP3048620B2 (ja) | 放電灯点灯装置 | |
| JPS5833729A (ja) | 交流高圧電源装置 | |
| JP2000184702A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |