JP3767560B2 - スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 - Google Patents
スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 Download PDFInfo
- Publication number
- JP3767560B2 JP3767560B2 JP2003023678A JP2003023678A JP3767560B2 JP 3767560 B2 JP3767560 B2 JP 3767560B2 JP 2003023678 A JP2003023678 A JP 2003023678A JP 2003023678 A JP2003023678 A JP 2003023678A JP 3767560 B2 JP3767560 B2 JP 3767560B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直流電源から出力される電圧をスイッチ素子により所定の周期で断続することにより出力電圧の安定化を図るスイッチング電源とそのスイッチング電源のスイッチング制御装置に関するものである。
【０００２】
【従来の技術】
従来、商用電源を整流／平滑して直流電源を生成し、この直流電源の電圧をスイッチング回路により交流電圧に変換した後、高周波トランスにより昇圧もしくは降圧して出力端側に伝達し、出力端側で再度整流／平滑して所望の直流電圧を安定供給するスイッチング電源が知られている。そして、例えば特許第３２４３６６６号に示されるように、スイッチングノイズやスイッチング損失を低減するために高周波トランスの一次巻線にＬＣの共振回路を直列接続したソフトスイッチング方式のスイッチング電源が知られている。
【０００３】
図１４は、従来のスイッチング電源の一例を示す図である。
【０００４】
同図に示すスイッチング電源１は、ソフトスイッチング方式を用いたスイッチング電源回路である。スイッチング電源１は、商用電源を整流／平滑して生成された直流電源Ｅが供給される入力端ＩＮにスイッチング回路１０１が接続され、このスイッチング回路１０１の後段に直列共振回路１０２を介して高周波トランスＴの一次巻線が接続されている。高周波トランスＴの二次巻線には４個のダイオードのブリッジ回路からなる整流回路１０３が接続され、その後段にチョークコイルとコンデンサの直並列回路からなる平滑回路１０４が接続されている。
【０００５】
また、スイッチング回路１０１内の各スイッチング素子ＳＷ１１〜ＳＷ１４には、スイッチング制御装置２から当該スイッチング素子ＳＷ１１〜ＳＷ１４のスイッチング動作を制御するための制御信号Ｓ１，Ｓ２が入力されるようになっている。なお、スイッチング制御装置２には、出力端ＯＵＴに接続された誤差増幅回路４により検出される出力電圧Ｖoutと定電圧制御すべき目標電圧Ｖｏとの偏差信号がフォトカップラーなどのアイソレータ３を介して入力されており、スイッチング制御装置２は、この偏差信号に基づいて出力電圧Ｖoutを目標電圧Ｖｏに調整するための制御信号Ｓ１，Ｓ２を生成し、スイッチング回路１０１に入力する。
【０００６】
スイッチング回路１０１は、４個のＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）などのスイッチング素子ＳＷ１１〜ＳＷ１４のブリッジ回路で構成されている。このスイッチング回路１０１のスイッチング素子ＳＷ１１，ＳＷ１２の接続点ａとスイッチング素子ＳＷ１３，ＳＷ１４の接続点ａ’との間に直列共振回路１０２と高周波トランスＴの一次巻線との直列回路が接続されている。
【０００７】
スイッチング回路１０１は、スイッチング素子ＳＷ１１，ＳＷ１４とスイッチング素子ＳＷ１２，ＳＷ１３とをそれぞれペアとして、スイッチング制御装置２から入力される図１５に示す制御信号Ｓ１，Ｓ２により、各ペアのスイッチング素子が交互にオン・オフされ、これにより高周波トランスＴの一次巻線に直流電源の電圧が交互に極性を反転させて印加される（すなわち、パルス状の交流電圧に変換されて印加される）ようになっている。
【０００８】
なお、図１５において、制御信号Ｓ１は、スイッチング素子ＳＷ１１，ＳＷ１４のオン・オフ切換えをするための制御信号で、スイッチング素子ＳＷ１１，ＳＷ１４はハイレベルの期間にオン状態となり、ローレベルの期間にオフ状態となる。また、制御信号Ｓ２は、スイッチング素子ＳＷ１２，ＳＷ１３のオン・オフ切換えをするための制御信号で、スイッチング素子ＳＷ１２，ＳＷ１３はハイレベルの期間にオン状態となり、ローレベルの期間にオフ状態となる。制御信号Ｓ１，Ｓ２が同時にローレベルとなる期間Ｔｄは、スイッチング素子ＳＷ１１，ＳＷ１２もしくはＳＷ１３，ＳＷ１４が同時にオンとなってスイッチング回路１０１に過大な貫通電流が流れないようにするために必要な時間で、デッドタイムと呼ばれるものである。
【０００９】
各スイッチング素子ＳＷｉ（ｉ＝１１，１２，１３，１４）には、それぞれコンデンサＣｉ（ｉ＝１１，１２，１３，１４）とダイオードＤｉ（ｉ＝１１，１２，１３，１４）とが並列に接続されている。なお、ダイオードＤｉは、スイッチング素子ＳＷｉに内蔵されていてもよく、コンデンサＣｉは、スイッチング素子ＳＷｉの接合容量や端子間容量で構成してもよい。各スイッチング素子ＳＷｉに並列接続されているコンデンサＣｉとダイオードＤｉは、ソフトスイッチングを行わすための素子で、より具体的には各スイッチング素子ＳＷｉをオン・オフスイッチングする際にゼロ電圧スイッチング（各スイッチング素子ＳＷｉの両端電圧がゼロのときにスイッチングさせること）をさせるための素子である。
【００１０】
すなわち、コンデンサＣｉは、高周波トランスＴの一次巻線および直列共振回路１０２のコイルのインダクタンスとで直列共振回路を構成し、ターン・オフ時のスイッチング素子ＳＷｉの両端電圧を正弦波状にすることによりスイッチングオフ時のサージ電圧を抑制する機能を果たす。また、ダイオードＤｉは、ターン・オフ時に上記インダクタンスに蓄積された電流エネルギーを当該ダイオードＤｉに流すことによりスイッチング素子ＳＷｉの両端電圧をゼロにしてゼロ電圧スイッチングを可能にする。
【００１１】
直列共振回路１０２は、コンデンサＣ１５とコイルＬ１１の直列回路からなり、高周波トランスＴの一次巻線の一方端子に直列に接続されている。直列共振回路１０２は、高周波トランスＴの一次巻線に交互に極性を反転させて印加される電圧もしくは電流の波形を正弦波状にすることにより高周波成分を低減してスイッチング時に発生するノイズを低減するとともに、直列共振回路１０２のフィルタ効果によりＥＭＩなどによるスッチング制御への悪影響を抑制する機能を果たす。
【００１２】
高周波トランスＴは、入力電圧を所望の電圧に変換するものである。一次巻線と二次巻線の巻線比をｎ１：ｎ２とし、一次巻線に印加される電圧をＥ１とすると、二次巻線にはＥ２＝Ｅ１・ｎ１／ｎ２の電圧が誘起される。二次巻線に誘起された交流電圧Ｅ２は、整流回路１０３により直流電圧に変換され、さらに平滑回路１０４によりリップルが除去されて出力端ＯＵＴから負荷に出力される。
【００１３】
スイッチング電源１は、直列共振回路１０２の共振特性より、直列共振回路１０２の共振周波数ｆｏより僅かに高い周波数ｆｄでスイッチング制御が行われたとき、出力電圧が最大となる。従って、スイッチング電源１は、出力端ＯＵＴに接続される負荷が最も重いときに、最大出力電圧が負荷に印加すべき規定電圧Ｖo（定電圧制御の目標電圧）となるように設計され、負荷が変動した場合は、スイッチング周波数ｆｄを制御することにより常に負荷への供給電圧が目標電圧Ｖoに調整されるようになっている（ＰＦＭ（Pulse Frequency Modulation）制御）。
【００１４】
すなわち、負荷が変動した場合、スイッチング電源１の出力電圧Ｖoutは目標電圧Ｖｏより高くなるため、図１６の特性（イ）に示すように、スイッチング周波数ｆｄを直列共振回路１０２の共振周波数ｆｏからずらすことにより振幅伝達特性を低下させて出力電圧Ｖoutが常に目標電圧Ｖｏとなるように制御される。
【００１５】
なお、図１６は、スイッチング電源１の出力電圧のスイッチング周波数特性で、縦軸は共振周波数ｆｏ近傍のスイッチング周波数ｆｄでの出力電圧を基準にした他のスイッチング周波数ｆｄでの出力電圧の比を振幅伝達特性として表したものである。特性（イ）〜（チ）は、負荷の軽重をパラメータとした振幅伝達特性で、負荷が軽くなるのに応じて振幅伝達特性の先鋭度Ｑが低下している様子を示している。すなわち、（イ）→（ロ）→（ハ）…→（ト）→（チ）の順に負荷は軽くなっている。
【００１６】
【特許文献１】
特許第３２４３６６６号
【００１７】
【発明が解決しようとする課題】
ところで、上記従来のスイッチング電源は、ＰＦＭ制御により出力電圧の定電圧制御を行うようになっているので、負荷が過度に軽負荷となった場合は、スイッチング電源回路の振幅伝達特性が、例えば図１６の（へ）（ト）のようになり、スイッチング周波数ｆｄを変更しても出力電圧Ｖoutを目標電圧Ｖoに制御することができなくなることがある。また、図１６の（チ）に示すように、高周波トランスＴの励磁インダクタンスと入力容量の並列共振などの影響で逆に出力電圧Ｖoutを上昇させる場合もある。
【００１８】
このような問題を解消するため、ＰＷＭ（Pulse Width Modulation）制御により定電圧制御をする方法が考えられるが、この方法では、制御信号Ｓ１，Ｓ２のデューティ比の変化に応じてデッドタイムＴｄが変化し、必要以上にデッドタイムＴｄが長くなると、ゼロ電圧スイッチングが困難になるという別の問題が生じる。
【００１９】
従って、好ましくはＰＦＭ制御とＰＷＭ制御とを組合せ、負荷が所定の負荷の範囲にあるときは可能な限りＰＦＭ制御を行い、負荷がＰＦＭ制御では定電圧制御が困難となる軽負荷の状態になると、ＰＷＭ制御に自動的かつ連続的に移行する制御を行うことが望ましいが、従来、そのようなスイッチング電源のスイッチング制御装置は提案されておらず、商品化もされていない。
【００２０】
本発明は、上記課題に鑑みてなされたものであり、負荷の軽重に関係なく好適に定電圧制御が可能なスイッチング制御装置およびその制御装置を備えたスイッチング電源を提供するものである。
【００２１】
【課題を解決するための手段】
本発明は、少なくとも２個のスイッチング素子のブリッジ回路からなり、上記スイッチング素子を所定の駆動周波数で交互にオン・オフ切換することにより直流電圧を交流電圧に変換するスイッチング回路と、上記交流電圧の電圧値を変換する変圧器と、上記スイッチング回路と上記変圧器との間に設けられる共振回路とを備えたスイッチング電源のスイッチング制御装置であって、上記スイッチング電源の出力電圧と制御すべき目標電圧との偏差を示す偏差信号を入力する入力手段と、上記スイッチング素子をオン状態にする第１のレベルと上記スイッチング素子の全てをオフ状態にする第２のレベルとが交互に反転してなるパルス信号であって、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは、上記第２のレベルの時間であるデッドタイムが所定の時間に固定され、上記第１のレベルの時間であるオンタイムのみが上記偏差の増加に応じて減少するパルス信号を生成し、上記出力電圧と目標電圧との偏差が所定の閾値を超えたときは、上記デッドタイムが上記偏差の増加に応じて増大するとともに、上記オンタイムが上記偏差の増加に応じて減少するパルス信号を生成するパルス信号生成手段と、上記パルス信号生成手段で生成されたパルス信号から、上記第１のレベルのパルスを1つ置きに除去した第１のパルス信号を上記スイッチング素子の一方の制御信号として生成するとともに、上記パルス信号から上記第１のパルス信号を除去した第２のパルス信号を上記スイッチング素子の他方の制御信号として生成する制御信号生成手段とを備えたものである（請求項１）。
【００２２】
上記構成によれば、スイッチング電源に接続された負荷の変化によって当該スイッチング電源の出力電圧が目標電圧（定電圧制御における目標電圧）から変化しようとすると、スイッング制御装置によりスイッチング回路のスイッチング素子をオン・オフ切換する制御信号のスイッチング周波数もしくはデューティ比が出力電圧と目標電圧との偏差に応じて変化され、スイッチング電源の出力電圧は目標電圧に保持される。
【００２３】
具体的には、パルス信号生成手段で、出力電圧と目標電圧との偏差が所定値以下のときは、デッドタイムが所定の時間に固定され、オンタイムのみが偏差の増加に応じて減少するパルス信号（周波数だけが上昇するパルス信号。ＰＦＭ信号）が生成され、出力電圧と目標電圧との偏差が所定値を超えたときは、デッドタイムが偏差の増加に応じて増大するとともに、オンタイムが上記偏差の増加に応じて減少するパルス信号（周波数が上昇するとともに、デューティ比も減少するパルス信号。（ＰＷＭ＋ＰＦＭ）信号）が生成され、制御信号生成手段で、そのパルス信号から第１のレベルのパルスを１つ置きに除去した第１のパルス信号がスイッチング素子の一方の制御信号として生成されるとともに、パルス信号から第１のパルス信号を除去した第２のパルス信号がスイッチング素子の他方の制御信号として生成され、スイッチング回路に入力される。
【００２４】
これにより、負荷がスイッチング電源に対して所定の負荷の範囲では、負荷が変化して出力電圧が増大しようとすると、制御信号の周波数を変化させることにより共振回路の共振特性を利用してその出力電圧の増大が抑制され、出力電圧は目標電圧に制御される。一方、負荷がスイッチング電源に対して所定の負荷未満の軽負荷になると、制御信号の周波数を変化させるとともに、デッドタイムが増加するようにデューティ比を変化させることにより、共振回路の共振特性に加えて変圧器への印加電圧の平均値を低下させて出力電圧の増大が抑制され、出力電圧は目標電圧に制御される。
【００２５】
なお、上記パルス信号生成手段は、上記パルス信号の周期に相当する周期を有し、かつ、上記偏差信号に基づき上記偏差の増加に応じて当該周期が減少する第３のパルス信号を生成するクロック周期制御手段と、上記クロック周期制御手段で生成される第３のパルス信号の立下りもしくは立上りのタイミングで上記偏差信号に基づき、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の時間に固定され、上記出力電圧と目標電圧との偏差が所定の閾値を超えたときは上記所定の時間よりも長く、かつ、上記偏差の増加に応じて増加するデッドタイムを生成し、このデッドタイムを上記第３のパルス信号のオフタイムとして挿入することにより上記パルス信号を生成するデッドタイム制御手段とからなる構成にするとよい（請求項２）。
【００２６】
より具体的には、上記クロック周期制御手段は、第１のコンデンサと、上記偏差の増加に応じて増加する充電電流で上記第１のコンデンサを充電する第１の充電回路と、上記第１のコンデンサの蓄積電荷を放電させる第１の放電回路と、上記第１の放電回路により上記第１のコンデンサが放電され、当該第１のコンデンサの電圧が第１の閾値に達すると、出力電圧が第１の出力レベルに反転し、上記第１の充電回路により上記第１のコンデンサが充電され、当該第１のコンデンサの電圧が第１の閾値とは異なる第２の閾値に達すると、出力電圧が上記第１の出力レベルとは異なる第２の出力レベルに反転する信号を出力する第１のヒステリシスコンパレータと、上記第１のヒステリシスコンパレータの出力信号が上記第１の出力レベルのとき、上記第１の充電回路を動作させ、上記第２の出力レベルのとき、上記第１の放電回路を動作させる第１の充放電制御回路とからなり、上記デッドタイム制御手段は、第２のコンデンサと、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、上記偏差が所定の閾値を超えたときは上記所定の電流値よりも小さく、かつ、当該偏差の増加に応じて減少する充電電流により上記第２のコンデンサを充電する第２の充電回路と、上記第２のコンデンサの蓄積電荷を放電させる第２の放電回路と、上記第１のヒステリシスコンパレータの出力信号が上記第２の出力レベルに反転すると、上記第２の放電回路により上記第２のコンデンサを放電させた後、上記第２の充電回路により当該第２のコンデンサの充電を開始させる第２の充放電制御回路と、上記第２の放電回路により上記第２のコンデンサが放電され、当該第２のコンデンサの電圧が第３の閾値に達すると、出力電圧が第３の出力レベルに反転し、上記第２の充電回路により上記第２のコンデンサが充電され、当該第２のコンデンサの電圧が第３の閾値とは異なる第４の閾値に達すると、出力電圧が上記第３の出力レベルとは異なる第４の出力レベルに反転する信号を上記パルス信号として出力する第２のヒステリシスコンパレータとからなる構成にするとよい（請求項３）。
【００２７】
上記構成によれば、クロック周期制御手段でパルス信号の周期に相当する周期を有し、かつ、偏差信号に基づき電圧と目標電圧との偏差の増加に応じて当該周期が減少する第３のパルス信号が生成され、この第３のパルス信号の立下りもしくは立上りのタイミングで、偏差信号に基づき、上記偏差が所定の閾値以下のときは所定の時間に固定され、上記偏差が所定の閾値を超えたときは所定の時間よりも長く、かつ、上記偏差の増加に応じて増加するデッドタイムが生成され、このデッドタイムを第３のパルス信号のオフタイムとして挿入することにより、パルス信号が生成される。
【００２８】
第３のパルス信号は、第１のコンデンサの充放電動作による当該コンデンサの電圧変化を用いて第１のヒステリシスコンパレータの出力電圧を第１の出力レベルと第２の出力レベルとに交互に反転させることにより生成される。また、デッドタイムは、第２のコンデンサの充電動作による当該コンデンサの電圧変化を用いて第２のヒステリシスコンパレータにより生成されるが、第３のパルスの立下りもしくは立上りのタイミング(オンタイムの終了タイミング)で第２のコンデンサの充電動作を開始させ、所定のデッドタイムが生成されると、第２のヒステリシスコンパレータの出力電圧を第３の出力レベルから第４の出力レベルに反転させるので、第２のヒステリシスコンパレータからは第３のパルス信号のオンタイムに相当する第４の出力レベルと当該第２のヒステリシスコンパレータで生成されたデッドタイムに相当する第３の出力レベルとが交互に反転するパルス信号が出力される。
【００２９】
また、上記パルス信号生成手段は、第１のリセット信号が入力される毎にローレベルからハイレベルに反転し、そのハイレベル状態を上記偏差信号に基づき上記偏差の増加に応じて減少するオンタイムに相当する時間だけ保持した後、ローレベルに反転し、そのローレベル信号を第２のリセット信号として出力するハイレベル信号生成手段と、上記第２のリセット信号が出力される毎にハイレベルからローレベルに反転し、そのローレベル状態を、上記偏差信号に基づき、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の時間に固定され、上記偏差が所定の閾値を超えたときは上記偏差の増加に応じて増加するデッドタイムに相当する時間だけ保持した後、ハイレベルに反転し、そのハイレベル信号を上記第１のリセット信号として出力するローレベル信号生成手段とからなるようにしてもよい（請求項４）。
【００３０】
より具体的には、上記ハイレベル信号生成手段は、第１のコンデンサと、上記偏差の増加に応じて増加する充電電流で上記第１のコンデンサを充電する第１の充電回路と、上記第１のリセット信号が入力されると、上記第１のコンデンサの蓄積電荷を放電させる第１の放電回路と、上記第１の放電回路により上記第１のコンデンサが放電され、当該第１のコンデンサの電圧が第５の閾値に達すると、出力電圧がハイレベルに反転し、上記第１の充電回路により上記第１のコンデンサが充電され、当該第１のコンデンサの電圧が上記第５の閾値とは異なる第６の閾値に達すると、出力電圧がローレベルに反転する信号を出力する第１のヒステリシスコンパレータと、上記第１のヒステリシスコンパレータの出力電圧がローレベルに反転すると、そのローレベル信号を第２のリセット信号として上記ローレベル信号生成手段に出力する第１のリセット信号出力回路とからなり、上記ローレベル信号生成手段は、第２のコンデンサと、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、上記偏差が所定の閾値を超えたときは当該偏差の増加に応じて減少する充電電流により上記第２のコンデンサを充電する第２の充電回路と、上記第１のリセット信号出力回路から上記第２のリセット信号が入力されると、上記第２のコンデンサの蓄積電荷を放電させる第２の放電回路と、上記第２の放電回路により上記第２のコンデンサが放電され、当該第２のコンデンサの電圧が第７の閾値に達すると、出力電圧が第５の出力レベルに反転し、上記第２の充電回路により上記第２のコンデンサが充電され、当該第２のコンデンサの電圧が上記第７の閾値とは異なる第８の閾値に達すると、出力電圧が上記第５の出力レベルとは異なる第６の出力レベルに反転する信号を出力する第２のヒステリシスコンパレータと、上記第２のヒステリシスコンパレータの出力電圧が上記第６の出力レベルに反転すると、その第６の出力レベルの信号を上記第１のリセット信号として上記ハイレベル信号生成手段に出力する第２のリセット信号出力回路とからなる構成にしてもよい（請求項５）。
【００３１】
上記構成によれば、ハイレベル信号生成手段により、偏差信号に基づき偏差の増加に応じて減少するオンタイムを有するハイレベル信号が生成され、このハイレベル信号のオンタイム終了タイミングで、ローレベル信号生成手段により、出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の時間に固定され、上記偏差が所定の閾値を超えたときは当該偏差の増加に応じて増加するデッドタイムを有するローレベル信号が生成され、以下、ハイレベル信号生成手段及びローレベル信号生成手段でハイレベル信号とローレベル信号とを交互に生成することでパルス信号が生成される。
【００３２】
ハイレベル信号は、第１のコンデンサの充電動作による当該コンデンサの電圧変化を用いて第１のヒステリシスコンパレータにより充電開始から第１のコンデンサの電圧が第６の閾値に達するまでの時間だけハイレベルを出力させることにより生成される。一方、ローレベル信号は、第２のコンデンサの充電動作による当該コンデンサの電圧変化を用いて第２のヒステリシスコンパレータにより充電開始から第２のコンデンサの電圧が第８の閾値に達するまでの時間だけ第５の出力レベルを出力させることにより生成される。そして、第１のヒステリシスコンパレータがローレベルに反転すると、そのローレベル信号を第２のリセット信号としてローレベル信号生成手段に入力して第２のコンデンサの瞬時放電及び充電を開始させる一方、第２のヒステリシスコンパレータが第６の出力レベルに反転すると、その第６の出力レベルの信号を第１のリセット信号としてハイレベル信号生成手段に入力して第１のコンデンサの瞬時放電及び充電を開始させることにより、第１のヒステリシスコンパレータからオンタイムに相当するハイレベルとデッドタイムに相当するローレベルとが交互に反転するパルス信号が出力される。
【００３３】
また、上記パルス信号生成手段は、コンデンサと、上記偏差の増加に応じて増加する充電電流で上記コンデンサを充電する充電回路と、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、上記出力電圧と目標電圧との偏差が所定の閾値を超えたときは上記所定の電流値よりも小さく、かつ、当該偏差の増加に応じて減少する放電電流により上記コンデンサの蓄積電荷を放電させる放電回路と、上記放電回路により上記コンデンサが放電され、当該コンデンサの電圧が第９の閾値に達すると、出力電圧がハイレベルに反転し、上記充電回路により上記コンデンサが充電され、当該コンデンサの電圧が上記第９の閾値とは異なる第１０の閾値に達すると、出力電圧がローレベルに反転する信号を出力するヒステリシスコンパレータと、上記ヒステリシスコンパレータの出力がハイレベルのとき、上記コンデンサを充電させ、上記ヒステリシスコンパレータの出力がローレベルのとき、上記コンデンサを放電させる充放電制御回路とからなる構成にしてもよい(請求項６)。
【００３４】
上記構成によれば、ヒステリシスコンパレータで規定された第９の閾値電圧と第１０の閾値電圧とに基づいてコンデンサの充電動作と放電動作の切換えが制御される。充電動作によりコンデンサの電圧が第１０の閾値電圧にまで変化すると、ヒステリシスコンパレータの出力信号はローレベルに変化し、コンデンサの放電動作が開始される。この放電動作によりコンデンサの電圧が第９の閾値電圧にまで変化すると、ヒステリシスコンパレータの出力信号はハイレベルに変化し、コンデンサの充電動作が開始され、以下、ヒステリシスコンパレータの出力レベルが変化する毎にコンデンサの充電動作と放電動作とが繰り返される。
【００３５】
コンデンサの充電電流値は偏差の増加に応じて増加するように制御されるため、充電電流値が増大すると、その充電時間が短くなり、ヒステリシスコンパレータの出力信号がハイレベルとなる時間は偏差の増加に応じて減少する。また、コンデンサの放電電流値は、出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、当該偏差が所定値を超えたときは偏差の増加に応じて減少するにように制御されるため、その放電時間は、偏差が所定の閾値以下のときは所定の時間に固定され、偏差が所定値を超えたときは、その所定の時間よりも長く、かつ、偏差の増加に応じて長くなる。従って、ヒステリシスコンパレータの出力信号がローレベルとなる時間は偏差が所定の閾値以下のときは最も短い時間に固定され、偏差が所定値を超えたときは偏差の増加に応じて長くなる。
【００３６】
これにより、ヒステリシスコンパレータから、偏差が所定の閾値以下のときはデッドタイムが最小時間に固定され、オンタイムのみが偏差の増加に応じて減少し、偏差が所定の閾値を超えたときはデッドタイムが偏差の増加に応じて増大し、オンタイムが偏差の増加に応じて減少するパルス信号が出力される。
【００３７】
また、本発明は、少なくとも２個のスイッチング素子のブリッジ回路からなり、上記スイッチング素子を所定の駆動周波数で交互にオン・オフ切換することにより直流電圧を交流電圧に変換するスイッチング回路と、上記交流電圧の電圧値を変換する変圧器と、上記スイッチング回路と上記変圧器との間に設けられる共振回路とを備えたスイッチング電源であって、請求項１〜６のいずれかに記載されたスイッチング制御装置を備えたものである（請求項７）。
【００３８】
上記構成のスイッチング電源によれば、負荷が所定の負荷の範囲では、スイッチング制御装置からスイッチング回路にデッドタイムが最小値に固定され、オンタイムのみが増加する制御信号（スイッチング周波数のみを制御した信号）が出力されるため、共振回路による出力特性を利用してＰＦＭ制御により好適に出力電圧を目標電圧に制御することができる。また、負荷が所定の負荷よりも軽負荷となる範囲では、スイッチング制御装置からスイッチング回路に負荷が軽くなるのに応じてデッドタイムが長くなるとともに、オンタイムが短くなる制御信号(スイッチング周波数とデューティ比の両方を制御した信号）が出力されるため、ＰＦＭ制御とＰＷＭ制御とを組み合わせた制御により好適に出力電圧を目標電圧に制御することができる。従って、負荷の軽重に関係なく出力電圧を制御すべき電圧に定電圧制御が可能なスイッチング電源が実現される。
【００３９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について図面を参照して説明する。
【００４０】
<第１実施形態>
図１は、本発明に係るスイッチング制御装置の第１実施形態のブロック構成を示す図である。
【００４１】
本発明に係るスイッチング制御装置２は、負荷のインピーダンスが所定のインピーダンスより小さいときは（負荷が予め設定された重負荷の範囲のとき）、スイッチング回路１０１のスイッチング素子ＳＷ１１，ＳＷ１４とスイッチング素子ＳＷ１２，ＳＷ１３とを交互にオン・オフ切換えする制御を、デッドタイムＴｄを所定の値に固定してスイッチング周波数ｆｄだけを負荷に応じて変化させるＰＦＭ制御を行い、負荷のインピーダンスが所定のインピーダンス以上のときは（負荷が予め設定された重負荷の範囲よりも軽負荷のとき）は、負荷に応じてデッドタイムＴｄを変化させるようにデューティ比を変化させるＰＷＭ制御を行うようになっている。
【００４２】
第１実施形態に係るスイッチング制御装置２は、クロック周期制御部２１、オフ期間制御部２２および制御信号生成部２３で構成されている。第１実施形態に係るスイッチング制御装置２は、図２に示すように、オン期間ＴONの矩形波信号Ｓｓを、オフ期間ＴOFFを設けて配列したパルス信号Ｓ０を生成し（図２の上段の信号参照）、このパルス信号Ｓ０から１つおきに矩形波信号Ｓｓを除去した制御信号Ｓ１を生成するとともに、パルス信号Ｓ０から制御信号Ｓ１のパルスを除去した制御信号Ｓ２を生成して（図２下段の信号参照）、それぞれスイッチング電源１のスイッチング回路１０１のスイッチング素子ＳＷ１１，ＳＷ１４とスイッチング素子ＳＷ１２，ＳＷ１３とに供給する構成を有している。図２の制御信号Ｓ１と制御信号Ｓ２との関係から明らかなように、オフ期間ＴOFFは、デッドタイムＴｄに相当している。
【００４３】
クロック周期制御部２１は、図３に示すように、パルス信号Ｓ０の周期Ｔ（＝オン期間ＴON＋オフ期間ＴOFF）と同一の周期を有するパルス信号Ｓ０’を生成し、このパルス信号Ｓ０’のオン期間ＴON’を負荷が軽くなるのに応じて短くするように制御するものである。パルス信号Ｓ０’のオフ期間ＴOFF’は負荷の変化に関係なく固定された極めて短い期間で、このため、実質的にオン期間ＴON’を負荷変動に応じて制御することによりパルス信号Ｓ０の周期Ｔを負荷変動に応じて制御するようになっている。なお、パルス信号Ｓ０’の周期を変えるのであれば、オフ期間ＴOFF’のみを変化させてもよく、両期間ＴON’，ＴOFF’を変化させるようにしてもよい。クロック周期制御部２１は、本発明に係るクロック周期制御手段に相当している。
【００４４】
オフ期間制御部２２は、クロック周期制御部２１で生成されるパルス信号Ｓ０’の立ち下がりタイミングでパルス信号Ｓ０のオフ時間ＴOFF（デッドタイムＴｄ）に相当する時間を生成して当該パルス信号Ｓ０’に挿入することによりパルス信号Ｓ０を生成するものである。オフ期間制御部２２は、負荷が所定の負荷よりも重いときはオフ時間ＴOFFを所定の時間に固定し、負荷が所定の負荷以上に軽くなると、負荷の変化に応じてオフ時間ＴOFFを長くするように変化させる。オフ期間制御部２２は、本発明に係るデッドタイム制御手段に相当している。
【００４５】
第１実施形態に係るスイッチング制御装置２は、上記のように、負荷が軽くなるのに応じて周期Ｔが短くなるパルス信号Ｓ０’が生成され、このパルス信号Ｓ０’の立下りタイミングに、負荷が所定の負荷よりも重いときは、所定の時間に固定され、負荷が所定の負荷以上に軽いときは負荷の変化に応じて時間が長くなるオフ時間を挿入してパルス信号Ｓ０が生成するため、パルス信号Ｓ０は、負荷が所定の負荷よりも重いときは、オン期間ＴONのみが負荷が軽くなるのに応じて短くなり、負荷が所定の負荷以上に軽いときは、負荷が軽くなるのに応じてオン期間ＴONが短くなる一方、オフ期間ＴOFFが長くなるパルス信号となる。
【００４６】
制御信号生成部２３は、オフ期間制御部２２で生成されるパルス信号Ｓ０から１つおきに矩形波信号Ｓｓを除去した制御信号Ｓ１を生成するとともに、パルス信号Ｓ０から制御信号Ｓ１のパルスを除去した制御信号Ｓ２を生成し、それぞれスイッチング回路１０１のスイッチング素子ＳＷ１１，ＳＷ１４とスイッチング素子ＳＷ１２，ＳＷ１３とに出力するものである。制御信号生成部２３は、本発明に係る制御信号生成手段に相当している。制御信号生成部２３からは、負荷が所定の負荷よりも重いときは、デッドタイムＴｄが所定の時間に固定され、負荷が軽くなるのに応じて周期Ｔが短くなるように変化する制御信号Ｓ１，Ｓ２が出力され、負荷が所定の負荷よりも軽くなると、負荷が軽くなるのに応じて周期Ｔが短くなるとともに、デューティ比（ＴON/(ＴON+ＴOFF）)が小さくなる（デッドタイムＴｄが増加する）ように変化する制御信号Ｓ１，Ｓ２が出力される。
【００４７】
図４は、第１実施形態に係るスイッチング制御装置２の具体的な回路構成を示す図である。また、図５は、図４に示すスイッチング制御装置２の動作を示す波形図である。
【００４８】
図５は、負荷が所定の重負荷の範囲よりも軽負荷となる場合の制御信号Ｓ１，Ｓ２の変化の様子を示したものである。同図において、「Ｉｃ，Ｉ１」は、制御信号Ｉｃとカレントミラー回路２１２のトランジスタＱ１のコレクタ電流Ｉ１の波形を示し、「Ｖ１，Ｖｒ」は、カレントミラー回路２１２のトランジスタＱ１のコレクタ電圧Ｖ１と差動アンプ２２１のトランジスタＱ７のベースに印加される基準電圧Ｖｒの波形を示している。また、「Ｖ２」は、シュミットトリガー回路２１３（ヒステリシスコンパレータ）の入力端Ａの電圧波形、「Ｖ３」は、シュミットトリガー回路２１３の出力端Ｂの電圧波形、「Ｖ４」は、Ｊ−Ｋフリップフロップ回路２１４のＱ端子の出力電圧波形、「Ｖ５」は、シュミットトリガー回路２２２の入力端Ｃの電圧波形、「Ｖ６」は、シュミットトリガー回路２２２の出力端Ｄの電圧波形、「Ｖ７」は、ＮＯＴ回路ＮＯＴ５の出力電圧波形、「Ｖ８」は、ＮＯＴ回路ＮＯＴ６の出力電圧波形を示している。
【００４９】
以下、図４、図５を参照しながら、スイッチング制御装置２の構成と動作について説明する。
【００５０】
クロック周期制御部２１は、誤差増幅回路４で検出される偏差信号を制御電流ＩｃとしてフォトカプラＰＣからなる入力回路２１１により入力し、当該制御電流Ｉｃの変化に応じた充電電流Ｉ１’をカレントミラー回路２１２で生成し、その充電電流Ｉ１’でコンデンサＣ１を充電する一方、トランジスタＱ４と抵抗ｒ２とによりコンデンサＣ１を放電することにより当該コンデンサＣ１の充電時間をオン期間ＴON’とし、放電時間をオフ期間ＴOFF’とするパルス信号Ｓ０’を生成するようになっている。
【００５１】
また、シュミットトリガー回路２１３によりコンデンサＣ１の充放電時の電圧レベルの変化から放電タイミングを制御することによりオン期間ＴON’が充電電流Ｉ１’に比例して短くなるようになっている。すなわち、コンデンサＣ１は、トランジスタＱ３のオン期間に充電され、トランジスタＱ４のオフ期間に放電される。トランジスタＱ３，Ｑ４は、シュミットトリガー回路２１３の出力電圧信号により同時に一方がオンのとき他方がオフになるように交互に切り換えられ、これによりトランジスタＣ１は充電動作と放電動作とが交互に繰り返されるようになっている。
【００５２】
シュミットトリガー回路２１３の出力電圧信号は、コンデンサＣ１の充電動作により入力端Ａの電圧Ｖ２が所定の閾値Ｖ(H-L)1に低下すると、Ｌレベルに反転し、これによりトランジスタＱ３はオフ、トランジスタＱ４はオンになり、コンデンサＣ１の放電が開始される。一方、コンデンサＣ１の放電動作により入力端Ａの電圧Ｖ２が所定の閾値Ｖ(L-H)1（＞Ｖ(H-L)1）に上昇すると、シュミットトリガー回路２１３の出力電圧信号は、Ｈレベルに反転し、これによりトランジスタＱ３はオン、トランジスタＱ４はオフになり、コンデンサＣ１の充電が開始される。コンデンサＣ１の充電動作は、充電電流Ｉ１’が大きいほど、入力端Ａの電圧Ｖ２は早く所定の閾値Ｖ(H-L)1に低下するから、充電電流Ｉ１’の増大に応じて、すなわち、負荷が軽くなるのに比例して充電時間は短くなる。
【００５３】
クロック周期制御部２１の具体的な回路構成について説明すると、フォトカプラＰＣの出力端子は、カレントミラー回路２１２を構成するｐｎｐ型トランスジスタＱ１のコレクタに抵抗Ｒ１を介して接続された抵抗Ｒ２の両端に接続されている。制御電流Ｉｃの電流量に応じてフォトカプラＰＣの抵抗値が変化し、これにより抵抗Ｒ２とフォトカプラＰＣとの合成抵抗値が変化してトランジスタＱ１のコレクタに流れる電流Ｉ１が変化するようになっている。
【００５４】
カレントミラー回路２１２は、コンデンサＣ1を制御電流Ｉｃの大きさに応じた電流で充電するために当該電流を生成するための回路である。カレントミラー回路２１２は、２個のｐｎｐ型トランジスタＱ１，Ｑ２のベース間を互に接続した構成をなし、両トランジスタＱ１，Ｑ２のエミッタは抵抗ｒ１を介してそれぞれＶDD電源に接続され、トランジスタＱ１のコレクタは、抵抗Ｒ１，Ｒ２の直列回路を介してＶssライン（本実施形態では０Ｖライン）に接続されている。
【００５５】
一方、トランジスタＱ２のコレクタは、ｐｎｐ型トランジスタＱ３を介してコンデンサＣ１の一方端に接続されている。また、コンデンサＣ１の他方端はシュミットトリガー回路２１３の入力端Ａに接続され、トランジスタＱ３のベースはバイアス抵抗を介してＶDD電源に接続されるとともに、抵抗およびコンデンサの並列回路とＮＯＴ回路ＮＯＴ４を介してシュミットトリガー回路２１３の出力端Ｂに接続されている。
【００５６】
すなわち、トランジスタＱ３は、シュミットトリガー回路２１３の出力信号（電圧信号）によりオン・オフが制御されるようになっている。具体的には、シュミットトリガー回路２１３の出力端ＢがＨレベルになると、ＮＯＴ回路ＮＯＴ４によりトランジスタＱ３のベースはＬレベルとなるから、トランジスタＱ３はオンになり、出力端ＢがＬレベルとなると、ＮＯＴ回路ＮＯＴ４によりトランジスタＱ３のベースはＨレベルとなるから、トランジスタＱ３はオフになる。
【００５７】
従って、カレントミラー回路２１２のトランジスタＱ１のコレクタに制御電流Ｉｃの変化に比例した電流Ｉ１が流れると、トランジスタＱ２のコレクタにもこれと同じ値の電流Ｉ１’が流れ、この電流Ｉ１’はトランジスタＱ３を介してコンデンサＣ１に充電電流として流れることになるが、トランジスタＱ３はシュミットトリガー回路２１３の出力信号（電圧信号）によりオン・オフが制御されるから、コンデンサＣ１の充電動作は、トランジスタＱ３によって制御される。すなわち、コンデンサＣ１は、シュミットトリガー回路２１３の出力端ＢがＨレベルの期間、トランジスタＱ３を介して充電電流Ｉ１’が供給され、充電される。
【００５８】
また、コンデンサＣ１の両端にはＮＯＴ回路ＮＯＴ１が接続されるとともに、コンデンサＣ１の一方端は、トランジスタＱ４のコレクタに接続されている。さらにトランジスタＱ４のエミッタは抵抗r２を介してＶssラインに接続されている。
【００５９】
さらにトランジスタＱ４のベースは、抵抗およびコンデンサの並列回路とＮＯＴ回路ＮＯＴ４を介してシュミットトリガー回路２１３の出力端Ｂに接続されている。すなわち、トランジスタＱ４は、シュミットトリガー回路２１３の出力信号（電圧信号）によりオン・オフが制御されるようになっている。具体的には、シュミットトリガー回路２１３の出力端ＢがＨレベルになると、ＮＯＴ回路ＮＯＴ４によりトランジスタＱ４のベースはＬレベルとなるから、トランジスタＱ４はオフになり、出力端ＢがＬレベルとなると、ＮＯＴ回路Ｎ４によりトランジスタＱ４のベースはＨレベルとなるから、トランジスタＱ４はオンになる。
【００６０】
トランジスタＱ４がオンになると、コンデンサＣ１の一方端は当該トランジスタＱ４および抵抗ｒ２を介してＶssラインに接続されるから、コンデンサＣ１の充電電荷は当該トランジスタＱ４および抵抗ｒ２を介して放電される。そして、トランジスタＱ３とトランジスタＱ４とは、一方がオンのとき、他方はオフとなるから、シュミットトリガー回路２１３の出力端Ｂのレベルが反転する毎にコンデンサＣ１の充電動作と放電動作とが繰り返されることになる（図５のＶ２の波形参照）。
【００６１】
シュミットトリガー回路２１３は、入力端ＡがＨレベルからＬレベルに変化するときは所定の閾値Ｖ(H-L)1にまで低下すると、出力端ＢをＨレベルからＬレベルに反転し、入力端ＡがＬレベルからＨレベルに変化するときは所定の閾値Ｖ(L-H)1(＞Ｖ(H-L)1)にまで上昇すると、出力端ＢをＬレベルからＨレベルに反転する回路で、入力レベル降下時の出力レベルの反転閾値Ｖ(H-L)1と入力レベル上昇時の出力レベルの反転閾値Ｖ(L-H)1とにヒステリシスを持たせることによりコンデンサＣ１の充電開始タイミングと放電開始タイミングを制御する回路である。
【００６２】
シュミットトリガー回路２１３は、２個のＮＯＴ回路ＮＯＴ２，ＮＯＴ３の直列回路にコンデンサと抵抗とをそれぞれ並列に接続し、入力側に入力抵抗を接続した回路で構成されている。シュミットトリガー回路２１３の入力端Ａには、コンデンサＣ１の他方端が接続されているので、入力端ＡのレベルはコンデンサＣ１の充放電動作によって変化する。
【００６３】
シュミットトリガー回路２１３の出力端ＢがＨレベルの状態では、コンデンサＣ１の充電動作が行われるが、この充電動作によりコンデンサＣ１の充電電圧が上昇すると、それに応じて入力端Ａのレベルが低下する。そして、入力端Ａの電圧Ｖ２がＶ２＝Ｖ(H-L)1になると、シュミットトリガー回路２１３の出力端ＢがＬレベルに反転し、コンデンサＣ１の充電動作は放電動作に切り換えられ、この放電動作によりコンデンサＣ１の放電電圧が低下すると、それに応じて入力端Ａのレベルが上昇する。そして、入力端Ａの電圧Ｖ２がＶ２＝Ｖ(L-H)1になると、シュミットトリガー回路２１３の出力端ＢがＨレベルに反転し、コンデンサＣ１の放電動作は充電動作に切り換えられ、以下、上記充放電動作が繰り返される（図５のＶ２の波形参照）。
【００６４】
Ｊ−Ｋフリップフロップ回路２１４は、シュミットトリガー回路２１３からの出力信号（図５のＶ３の波形参照）から上述したパルス信号Ｓ０’に相当する信号を生成する回路である。Ｊ−Ｋフリップフロップ回路２１４の／ＣＫ端子にはシュミットトリガー回路２１３の出力信号（オン期間ＴON'+オフ期間ＴOFF'を周期とするパルス信号）が入力され、／ＣＫ端子がＨからＬに変化するたびにＱ端子がＨ、／Ｑ端子がＬに変化し、／ＣＬＲ端子にクリア信号（Ｌレベル信号）が入力されると、Ｑ端子はＬ、／Ｑ端子がＨに変化する。従って、Ｑ端子からはシュミットトリガー回路２１３の出力信号の立ち下がりに同期して一瞬Ｈレベルに上昇するパルス信号Ｓ０'が出力される（図５のＶ４の波形参照）。
【００６５】
オフ期間制御部２２は、Ｊ−Ｋフリップフロップ回路２１４から入力されるパルス信号Ｓ０'の立ち下がりタイミングで、抵抗Ｒｄによる充電電流Ｉｄと差動アンプ２２１からの出力電流Ｉ２との合計電流Ｉｓ＝（Ｉｄ＋Ｉ２）でコンデンサＣ２の充電を開始し、シュミットトリガー回路２２２によりコンデンサＣ２の充放電タイミングを制御して当該コンデンサＣ２の充電時間から負荷状態の変化に応じて変化するオフ期間ＴOFFを生成し、パルス信号Ｓ０'に挿入してパルス信号Ｓ０を生成するようにしている。
【００６６】
すなわち、差動アンプ２２１の出力電流Ｉ２は、制御電流Ｉｃが所定の閾値以下のときは、最大値となり、制御電流Ｉｃが所定の閾値よりも大きいときは制御電流Ｉｃの増加に応じて減少するようになっている。このため、制御電流Ｉｃが所定の閾値以下の範囲、すなわち、負荷状態が所定の負荷の範囲（図５ではａ点より左側の領域）では、コンデンサＣ２の充電電流Ｉｓは最大となるため、コンデンサＣ２の充電速度は最大となる。一方、制御電流Ｉｃが所定の閾値よりも大きい範囲、すなわち、負荷状態が所定の負荷より軽い負荷となると（図５ではａ点より右側の領域）、コンデンサＣ２の充電電流Ｉｓは制御電流Ｉｃの増加に応じて減少するため、コンデンサＣ２の充電速度は制御電流Ｉｃの増加に応じて低下する。
【００６７】
従って、コンデンサＣ２が充電を開始してからその両端電圧が所定の電圧にまで変化する時間をオフ期間ＴOFFにするようにすれば、負荷状態が所定の負荷の範囲では、所定の最小値となり、負荷状態が所定の負荷より軽い負荷となると、負荷が軽くなるのに比例して長くなるオフ期間ＴOFFが生成され、当該オフ期間ＴOFを有するパルス信号Ｓ０が生成される。
【００６８】
オフ期間制御部２２の具体的な回路構成について説明すると、Ｊ−Ｋフリップフロップ回路２１４のＱ端子にｎｐｎ型トランジスタＱ８のベースが抵抗とコンデンサの並列回路を介して接続され、トランジスタＱ８のエミッタはＶssラインに接続され、コレクタは抵抗Ｒｄを介してＶDD電源に接続されている。また、トランジスタＱ８のコレクタ−エミッタ間にはコンデンサＣ２が並列に接続され、トランジスタＱ８のコレクタにはシュミットトリガー回路２２２が接続されている。シュミットトリガー回路２２２は、シュミットトリガー回路２１３と同一の回路構成で構成されている。トランジスタＱ８は、Ｊ−Ｋフリップフロップ回路２１４のＱ端子がＨレベルに反転するタイミングでコンデンサＣ２を短絡して蓄積電荷を放電させるための素子である。
【００６９】
また、差動アンプ２２１は、ｐｎｐ型トランジスタＱ６，Ｑ７の両エミッタを抵抗Ｒｅを介してＶDD電源に接続してなるもので、トランジスタＱ６のベースは、クロック周期制御部２１のカレントミラー回路２１２のトランジスタＱ１のコレクタ及びベースに接続されている。また、トランジスタＱ７のベースには基準電圧Ｖｒが印加され、トランジスタＱ７のコレクタはコンデンサＣ２とトランジスタＱ８との接続点Ｃに接続されている。
【００７０】
さらにシュミットトリガー回路２２２の出力端Ｄは、Ｊ−Ｋフリップフロップ回路２１４の／ＣＬＲ端子と、制御信号生成部２３のＪ−Ｋフリップフロップ回路２３１の／ＣＫ端子と、２つのＡＮＤ回路ＡＮＤ１,ＡＮＤ２の入力端に接続されている。
【００７１】
オフ期間制御部２２では、Ｊ−Ｋフリップフロップ回路２１４の／ＣＫ端子の入力信号がＬレベルに立ち下がると、Ｑ端子がＨレベルに反転し、これによりトランジスタＱ８がオンになり、コンデンサＣ２の蓄積電荷がトランジスタＱ８を介して瞬時に放電される。これによりシュミットトリガー回路２２２の入力端Ｃの電圧Ｖ５が瞬時に低下し、電圧Ｖ５がシュミットトリガー回路２２２によって規定される所定の閾値Ｖ(H-L)2まで低下すると、シュミットトリガー回路２２２の出力端ＤのレベルはＨレベルからＬレベルに反転する。
【００７２】
出力端ＤのレベルがＨレベルからＬレベルに反転すると、Ｊ−Ｋフリップフロップ回路２１４の／ＣＬＲ端子にクリア信号が入力されるから、Ｊ−Ｋフリップフロップ回路２１４のＱ端子の出力レベルがＬレベルに反転され、これによりトランジスタＱ８がオフになり、コンデンサＣ２の放電動作は充電動作に切り換えられる。このとき、コンデンサＣ２は、抵抗Ｒｅを流れる電流Ｉｄと差動アンプ２２１から出力される電流Ｉ２の合計電流Ｉｓにより充電が行なわれる。
【００７３】
コンデンサＣ２の充電動作が開始されると、シュミットトリガー回路２２２の入力端Ｃの電圧Ｖ５は充電電流Ｉｓに応じた速度で上昇し、電圧Ｖ５がシュミットトリガー回路２２２によって規定される所定の閾値Ｖ(L-H)2（＞Ｖ(H-L)2）にまで上昇すると、シュミットトリガー回路２２２の出力端ＤのレベルはＬレベルからＨレベルに反転する。従って、シュミットトリガー回路２２２の出力端Ｄではパルス信号Ｓ０’の立ち下がりタイミングでＬレベルに反転し、その後、コンデンサＣ２の充電電圧が所定の閾値Ｖ(L-H)2にまで上昇する時間（オフ期間ＴOFFに相当）が経過した時、Ｈレベルに反転する信号、すなわち、パルス信号Ｓ０に相当する信号が出力される。
【００７４】
ところで、クロック周期制御部２１のカレントミラー回路２１２では、トランジスタＱ１のコレクタ電圧Ｖ１は、制御電流Ｉｃの変動によって抵抗Ｒ２の部分の合成抵抗値が変化するため、制御電流Ｉｃの変化に応じて変化する。すなわち、制御電流Ｉｃの増加に応じてコレクタ電圧Ｖ１は低下する。従って、カレントミラー回路２１２の電流Ｉ１が小さく、Ｖ１＞基準電圧Ｖｒとなっている場合、差動アンプ２２１のトラジスタＱ６はオフ状態となり、トランジスタＱ７から出力される電流Ｉ２は抵抗Ｒｅを流れる電流Ｉｅ＝（ＶDD−Ｖｒ−Ｖbe7）/Ｒｅ(Ｖbe7はトランジスタＱ７のベース・エミッタ間電圧）と等しくなる。
【００７５】
一方、カレントミラー回路２１２の電流Ｉ１が増加し、Ｖ１が基準電圧Ｖｒ以下、すなわち（ＶDD−Ｖ１）が（ＶDD−Ｖｒ）以上になると、差動アンプ２２１のトラジスタＱ６に電流が流れるようになるため、電流ＩｅはトランジスタＱ６とＱ７とに分流することになる。トランジスタＱ６のコレクタ電流は、Ｖ１（トランジスタＱ６のベース電圧）に比例するから、制御電流Ｉｃの増加に応じてトランジスタＱ６の分流量が増加し、トランジスタＱ７のコレクタ電流Ｉ２は減少することになる。すなわち、トランジスタＱ７のコレクタ電流Ｉ２は、制御電流Ｉｃの増加に応じてＩｅ〜０の範囲で変化することになる。
【００７６】
従って、コンデンサＣ２の充電電流Ｉｓ＝（Ｉｄ＋Ｉ２）は、負荷が所定の負荷の範囲（図５のａ点より左側の領域）では、Ｉｅ（最大値）となり、負荷が所定の負荷よりも軽負荷の範囲（図５のａ点より右側の領域）では、制御電流Ｉｃの増加に応じてＩｅからＩｄに減少するから、コンデンサＣ２の充電速度は変化し、これに応じてオフ期間ＴOFFも変化することになる（図５のＶ５，Ｖ６の波形参照）。
【００７７】
制御信号生成部２３は、Ｊ−Ｋフリップフロップ回路２３１と、２組の（ＡＮＤ回路ＡＮＤ１＋ＮＯＴ回路ＮＯＴ５）と（ＡＮＤ回路ＡＮＤ２＋ＮＯＴ回路ＮＯＴ６）とで構成されている。Ｊ−Ｋフリップフロップ回路２３１の／ＣＫ端子は、シュミットトリガー回路２２２の出力端Ｄに接続され、Ｊ端子、Ｋ端子、／ＣＬＲ端子および／ＰＲ端子はＶDD電源に接続されている。また、Ｊ−Ｋフリップフロップ回路２３１のＱ端子は、ＡＮＤ回路ＡＮＤ１の入力端に接続され、／Ｑ端子は、ＡＮＤ回路ＡＮＤ２の入力端に接続されている。
【００７８】
Ｊ−Ｋフリップフロップ回路２３１は、／ＣＫ端子がＨレベルからＬレベルに反転するタイミングで、Ｑ端子および/Ｑ端子の出力レベルが反転し、Ｑ端子の出力信号と／Ｑ端子の出力信号とは互に位相が１８０度反転している。従って、ＡＮＤ回路ＡＮＤ１によりＱ端子の出力信号と／ＣＫ端子への入力信号との論理積を取り、ＡＮＤ回路ＡＮＤ２により／Ｑ端子の出力信号と／ＣＫ端子への入力信号との論理積を取ることにより、ＡＮＤ回路ＡＮＤ１で、例えば／ＣＫ端子に入力されるパルス信号Ｓ０の奇数番目の矩形波信号Ｓｓだけが取り出され、ＮＯＴ回路ＮＯＴ５から制御信号Ｓ１として出力され、ＡＮＤ回路ＡＮＤ２で／ＣＫ端子に入力されるパルス信号Ｓ０の偶数番目の矩形波信号Ｓｓだけが取り出され、ＮＯＴ回路ＮＯＴ６から制御信号Ｓ２として出力される。
【００７９】
以上より、第１実施形態に係るスイッチング制御装置２では、負荷が軽くなるのに応じて制御電流Ｉｃが増加する場合、コレクタ電圧Ｖ１が基準電圧Ｖｒを超えない範囲では、デッドタイムＴｄは最小の時間に固定され、オン期間ＴONだけが制御電流Ｉｃの増加に応じて減少する制御信号Ｓ１，Ｓ２が出力される(ａより左側の領域におけるＶ７，Ｖ８の波形参照)。一方、コレクタ電圧Ｖ１が基準電圧Ｖｒを超えると、デッドタイムＴｄおよび制御信号Ｓ１，Ｓ２のオン期間ＴONの両方が制御電流Ｉｃの増加に応じて減少する制御信号Ｓ１，Ｓ２が出力される(ａより左側の領域におけるＶ７，Ｖ８の波形参照)。
【００８０】
<第２実施形態>
図６は、本発明に係るスイッチング制御装置の第２実施形態のブロック構成を示す図である。
【００８１】
第１実施形態に係るスイッチング制御装置は、矩形波信号Ｓｓを生成した後、オフ期間ＴOFF（デッドタイムＴｄ）を生成し、矩形波信号Ｓｓからオフ期間ＴOFFを削除することでパルス信号Ｓ０を生成し、その後、このパルス信号Ｓ０から制御信号Ｓ１と制御信号Ｓ２とを分離する構成であるが、第２実施形態に係るスイッチング制御装置２’は、矩形波信号Ｓｓとオフ期間ＴOFFとを独立して調整してパルス信号Ｓ０を生成し、その後、このパルス信号Ｓ０から制御信号Ｓ１と制御信号Ｓ２とを分離する構成としたものである。第２実施形態に係るスイッチング制御装置は、第１実施形態に係るスイッチング制御装置よりも回路構成がコンパクトになるとともに、より軽負荷まで電圧制御が可能になる利点がある。
【００８２】
図６は、その構成をブロック図で示したもので、制御信号生成部２３’は第１実施形態に係るスイッチング制御装置２の制御信号生成部２３と同一の動作を行う。また、オン期間制御部２４は、制御信号Ｉｃに基づいてパルス信号Ｓ０に含まれる矩形波信号Ｓｓのオン期間ＴONを設定し、オフ期間制御部２５は、制御信号Ｉｃに基づいてパルス信号Ｓ０に含まれる矩形波信号間のオフ期間ＴOFFを設定する。オン期間制御部２４は本発明に係るハイレベル信号生成手段に相当し、オフ期間制御部２５は本発明に係るローレベル信号生成手段に相当している。
【００８３】
図７は、第２実施形態に係るスイッチング制御装置２'の具体的な回路構成を示す図である。
【００８４】
図７において、フォトカプラＰＣは、制御電流Ｉｃを入力する素子である。ＶDD電源とＶss(＜ＶDD、例えば０Ｖ)ラインとの間に接続された抵抗Ｒ１、ダイオードＤ１及び抵抗Ｒ２，Ｒ３の直列回路は、制御電流Ｉｃを制御電圧Ｖｃに変換する回路である。また、コンデンサＣ１は当該コンデンサＣ１の充電動作を利用してオン期間ＴONを設定するための素子であり、ｎｐｎ型トランジスタＱ１はコンデンサＣ１の充電電流を制御する素子であり、ｐｎｐ型トランジスタＱ２はコンデンサＣ１の蓄積電荷の放電を制御する素子である。さらにシュミットトリガー回路２４１は、コンデンサＣ１が充電を開始してからオン期間ＴONに相当するタイミングでリセット信号（図６のオフ期間制御部２５のｒｅｓｅｔ２に入力される信号）を生成するものである。すなわち、シュミットトリガー回路２４１は、コンデンサＣ１の充電動作により入力端Ｆの電圧Ｖ１が所定の閾値Ｖ(H-L)1（なお、図８ではＶth1で表している）に低下すると、出力端ＧのレベルがＨレベルからＬレベルに反転し、このＬレベルの信号がＮＯＴ回路ＮＯＴ１を介してリセット信号としてオフ期間制御部２５に入力される。なお、ＮＯＴ回路ＮＯＴ１は、シュミットトリガー回路２４１の出力電圧のレベルを反転する回路である。
【００８５】
フォトカプラＰＣの出力端子は、抵抗Ｒ３の両端に接続され、制御電流Ｉｃが変化すると、フォトカプラＰＣの抵抗値が変化し、これにより抵抗Ｒ３とフォトカプラＰＣとの合成抵抗値が変化して抵抗Ｒ１とダイオードＤ１のアノードとの接続点Ｅの電圧が変化するようになっている。この接続点Ｅの電圧が、図６におけるオン時間制御部２４とオフ期間制御部２５に入力される制御電圧Ｖｃとなっている。そして、この接続点Ｅに接続されるトランジスタＱ１のベースが図６に示すブロック図のオン期間制御部２４の入力端ｉｎ１に相当し、トランジスタＱ３のベースが同ブロック図のオフ期間制御部２５の入力端ｉｎ２に相当している。
【００８６】
トランジスタＱ１は、ベースが接続点Ｅに接続され、コレクタはコンデンサＣ１を介してＶDD電源に接続され、エミッタは抵抗Ｒ４を介してＶssラインに接続されている。また、トランジスタＱ２は、エミッタがＶDD電源に接続され、コレクタはトランジスタＱ1のコレクタに接続され、ベースは抵抗Ｒ９を介して後述するオフ期間制御部２５側のシュミットトリガー回路２５２の出力端Ｋに接続されている。なお、トランジスタＱ２のベースには抵抗を介してバイアス電圧が供給されている。トランジスタＱ２のベースは、図６に示すブロック図のオン期間制御部２４のリセット信号の入力端ｒｅｓｅｔ１に相当している。
【００８７】
シュミットトリガー回路２４１は、２個のＮＯＴ回路の直列回路に抵抗を並列に接続し、さらにこの並列回路に入力抵抗を接続した構成で、その入力端はトランジスタＱ１及びトランジスタＱ２の両コレクタの接続点Ｆに接続され、その出力端Ｇは、後述する制御信号生成部２３’側のフリップフロップ回路２３１’の／ＣＫ端子に接続されている。この出力端Ｇは、図６に示すブロック図のオン期間制御部２４の出力端ｕ１に相当している。
【００８８】
そして、上述した抵抗Ｒ１、ダイオードＤ１及び抵抗Ｒ２，Ｒ３の直列回路からシュミットトリガー回路２４１及びＮＯＴ回路ＮＯＴ１までの回路はオン期間制御部２４を構成している。
【００８９】
一方、コンデンサＣ２は当該コンデンサＣ２の充電動作を利用してオフ期間ＴOFFを設定するための素子で、ｎｐｎ型トランジスタＱ３，Ｑ４、抵抗Ｒ５、Ｒ６，Ｒ７からなる差動アンプ２５１は制御電流Ｉｃに応じた充電電流をコンデンサＣ２に供給する回路であり、トランジスタＱ５はコンデンサＣ２の蓄積電荷の放電を制御する素子である。さらにシュミットトリガー回路２５２は、コンデンサＣ２が充電を開始してからオン期間Ｔ ON に相当するタイミングでリセット信号（図６のオン期間制御部２４のｒｅｓｅｔ１に入力される信号）を生成するものである。すなわち、シュミットトリガー回路２５２は、コンデンサＣ２の充電動作により入力端Ｊの電圧Ｖ２が所定の閾値Ｖ(H-L)2（なお、図８ではＶth2で表している）に低下すると、出力端ＫのレベルがＨレベルからＬレベルに反転し、このＬレベルの信号がリセット信号としてオフ期間制御部２４に入力される。
【００９０】
差動アンプ２５１を構成する各素子は、トランジスタＱ３，Ｑ４の両エミッタが抵抗Ｒ５を介してＶssラインに接続され、トランジスタＱ３のコレクタはＶDD電源に直接接続される一方、トランジスタＱ４のコレクタはコンデンサＣ２を介してＶDD電源に接続され、さらにトランジスタＱ３のベースは接続点Ｅに接続され、トランジスタＱ４のベースはＶDD電源とＶssライン間に接続された抵抗Ｒ６，Ｒ７の直列回路の中間接続点Ｉに接続されている。この接続点Ｉは、図６のブロック図のオフ期間制御部２５の基準電圧入力端ｉｎ３に相当し、この入力端ｉｎ３にはＶDD電源を抵抗Ｒ６，Ｒ７で分圧した基準電圧Ｖｒ（＝ＶDD・Ｒ６／（Ｒ６＋Ｒ７））が入力される。
【００９１】
差動アンプ２５１では、トランジスタＱ３のベースに印加される制御電圧ＶｃがＶｃ＜Ｖｒであれば、トランジスタＱ３はオフ状態で、トランジスタＱ４はオン状態となり、抵抗Ｒ５を流れる電流は全てコンデンサＣ２に流れるため、コンデンサＣ５の充電電流は最大となる。一方、制御電圧Ｖｃが基準電圧Ｖｒ以上になると、トランジスタＱ３もオン状態になり、抵抗Ｒ５を流れる電流はトランジスタＱ３，Ｑ４で分離されるため、コンデンサＣ２の充電電流は、トランジスタＱ３のコレクタ電流に応じて変化する。すなわち、制御電圧Ｖｃ（トランジスタＱ３のベース電圧）の増加に応じてトランジスタＱ３のコレクタ電流が増加し、コンデンサＣ２の充電電流は減少する。従って、制御電圧Ｖｃが基準電圧Ｖｒよりも低い範囲では、コンデンサＣ２の充電速度は最大になり、制御電圧Ｖｃが基準電圧Ｖｒ以上の範囲では、コンデンサＣ２の充電速度は制御電圧Ｖcの増加に応じて減少する。
【００９２】
トランジスタＱ５のエミッタはＶDD電源に接続され、コレクタは抵抗Ｒ８を介してＶssラインに接続されるとともに、シュミットトリガー回路２５２の入力端Ｊと差動アンプ２５１のトランジスタＱ４のコレクタに接続されている。また、トランジスタＱ５のベースは抵抗Ｒ１０とダイオードＤ３を介してシュミットトリガー回路２５２の出力端Ｋに接続されるとともに、抵抗Ｒ１０とダイオードＤ２を介してオン期間制御部２４のＮＯＴ回路ＮＯＴ１の出力端Ｈに接続されている。トランジスタＱ５のベースは、図６のブロック図のオフ期間制御部２５のリセット端子ｒｅｓｅｔ２に相当している。なお、トランジスタＱ５のベースには抵抗Ｒ１１を介してバイアス電圧が供給されている。
【００９３】
シュミットトリガー回路２５２はシュミットトリガー回路２４１と同一の回路構成で構成され、その入力端Ｊは差動アンプ２５１のトランジスタＱ４のコレクタに接続され、その出力端Ｋ（ＮＯＴ回路の出力端）は、抵抗Ｒ９を介してトランジスタＱ２のベースに接続されるとともに、ダイオードＤ３と抵抗Ｒ１０を介してトランジスタＱ５のベースに接続されている。この出力端Ｋは、図６に示すブロック図のオフ期間制御部２５のリセット信号の出力端ｕ２に相当している。そして、上述した差動アンプ２５１からシュミットトリガー回路２５２までの回路はオフ期間制御部２５を構成している。
【００９４】
Ｊ−Ｋフリップフロップ回路２３１’は、第１実施形態に係るＪ−Ｋフリップフロップ回路２３１と同一の構成をなし、同一の動作を行なう。すなわち、Ｊ−Ｋフリップフロップ回路２３１’は、パルス信号Ｓ０の立ち上がりもしくは立ち下がりのいずれか一方に同期して出力のＨ／Ｌが反転する信号をＱ端子から出力するとともに、Ｑ端子出力を反転した信号を／Ｑ端子から出力する。Ｊ−Ｋフリップフロップ回路２３１’の／ＣＫ端子はオン期間制御部２４のシュミットトリガー回路２４１の出力端Ｇに接続され、Ｑ端子及び／Ｑ端子はそれぞれＮＯＲ回路ＮＯＲ２の一方入力端とＮＯＲ回路ＮＯＲ１の一方入力端に接続されている。
【００９５】
ＮＯＲ回路ＮＯＲ１は、オン期間制御部２４のＮＯＴ回路ＮＯＴ１から出力されるパルス信号Ｓ０の位相を反転した信号とＪ−Ｋフリップフロップ回路２３１’の／Ｑ端子からの出力信号との否定論理和を取ることにより制御信号Ｓ１を生成して出力する回路である。ＮＯＲ回路ＮＯＲ２は、オン期間制御部２４のＮＯＴ回路ＮＯＴ１から出力されるパルス信号Ｓ０の位相を反転した信号とＪ−Ｋフリップフロップ回路２３１’のＱ端子からの出力信号との否定論理和を取ることにより制御信号Ｓ２を生成して出力する回路である。ＮＯＲ回路ＮＯＲ１の他方入力端とＮＯＲ回路ＮＯＲ２の他方入力端とはＮＯＴ回路ＮＯＴ１の出力端Ｈに接続されている。
【００９６】
そして、Ｊ−Ｋフリップフロップ回路２３１’及びＮＯＲ回路ＮＯＲ１，ＮＯＲ２は、制御信号生成部２３’を構成し、Ｊ−Ｋフリップフロップ回路２３１’の／ＣＫ端子は制御信号生成部２３’の入力端子に相当し、ＮＯＲ回路ＮＯＲ１，ＮＯＲ２の出力端子はそれぞれ制御信号生成部２３’の出力端子ＯＵＴ１と出力端子ＯＵＴ２に相当している。
【００９７】
次に、図８の波形図を用いて、図７に示すスイッチング制御装置２’の動作を説明する。
【００９８】
図８も図５と同様、負荷が所定の負荷の範囲からそれを超えて軽負荷となる場合の制御信号Ｓ１，Ｓ２の変化の様子を示したものである。同図において、「Ｖｃ／Ｖｒ」は、トランジスタＱ１のベースに印可される制御電圧Ｖｃと差動アンプ２５１のトランジスタＱ４のベースに印加される基準電圧Ｖｒの波形を示している。また、「Ｖ１」は、シュミットトリガー回路２４１の入力端Ｆの電圧波形、「Ｖ２」は、シュミットトリガー回路２５２の入力端Ｊの電圧波形を示している。また、「Ｇ点」、「Ｈ点」、「Ｋ点」は、それぞれシュミットトリガー回路２４１の出力端Ｇ、ＮＯＴ回路ＮＯＴ１の出力端Ｈ、シュミットトリガー回路２５２の出力端Ｋの電圧波形を示し、「Ｑ出力」、「／Ｑ出力」は、それぞれＪ−Ｋフリップフロップ回路２３１’のＱ端子と／Ｑ端子の出力波形を示し、「Ｓ１」、「Ｓ２」はそれぞれＮＯＲ回路ＮＯＲ１とＮＯＲ回路ＮＯＲ２の出力波形を示している。
【００９９】
トランジスタＱ２がオフ状態では、トランジスタＱ１のコレクタにはベース電圧Ｖｃとエミッタ抵抗Ｒ４によって決定される電流Ｉｅが流れ、この電流ＩｅによりコンデンサＣ１が充電される。トランジスタＱ２がオンになると、コンデンサＣ１の充電電荷が当該トランジスタＱ２により瞬時に放電される。コンデンサＣ１の充電電荷が放電されると、シュミットトリガー回路２４１の入力端Ｆの電圧Ｖ１は所定の閾値Ｖ(L-H)1（＜ＶDD、図８では省略している。）に瞬時に上昇し、これによりシュミットトリガー回路２４１の出力端ＧはＬレベルからＨレベルに反転し、ＮＯＴ回路ＮＯＴ１の出力端ＨはＬレベルとなる。
【０１００】
ＮＯＴ回路ＮＯＴ１の出力端ＨがＬレベルになると、ダイオードＤ２によりトランジスタＱ５のベースがＬレベルとなり、当該トランジスタＱ５がオンになる。これによりシュミットトリガー回路２５２の入力端Ｊの電圧Ｖ２は電源電圧ＶDD（例えば５Ｖ）に瞬時に上昇し、シュミットトリガー回路２５２の出力端ＫがＨレベル（オン期間制御部２４へのリセット信号入力）となるので、トランジスタＱ２がオフになり、コンデンサＣ１の充電が開始される。すなわち、オフ期間制御部２５からオン期間制御部２４にリセット信号が入力され、オン期間制御部２４におけるコンデンサＣ１の充電動作（すなわわち、オン期間ＴONの生成動作）が開始される。
【０１０１】
シュミットトリガー回路２４１の入力端Ｆの電圧Ｖ１はコンデンサＣ１の充電に応じて低下し、当該シュミットトリガー回路２４１により規定される閾値Ｖ(H-L)1（図８のＶth1）まで低下すると、当該シュミットトリガー回路２４１の出力端Ｇの出力電圧はＨレベルからＬレベルに反転する（図８において、Ｖ１の右下がり部分の波形とＧ点のパルス信号の立下がり点を参照）。
【０１０２】
一方、ＮＯＴ回路ＮＯＴ１の出力端ＨがＬレベルになると、トランジスタＱ５がオンになり、コンデンサＣ２の蓄積電荷がトランジスタＱ５により瞬時に放電される。シュミットトリガー回路２４１の入力端Ｆの電圧Ｖ１がＶ１＞Ｖ(H-L)1の期間は、シュミットトリガー回路２４１の出力端Ｇの出力電圧はＨレベル、ＮＯＴ回路ＮＯＴ１の出力電圧はＬレベルであるから、トランジスタＱ５はオン状態に保持され、シュミットトリガー回路２５２の入力端Ｊの電圧Ｖ２は、電源電圧ＶDDとなっている。そして、Ｖ１＝Ｖ(H-L)1になると、シュミットトリガー回路２４１の出力電圧はＨレベルからＬレベルに反転し、ＮＯＴ回路ＮＯＴ１の出力電圧はＬレベルからＨレベルに反転するから（オフ期間制御部２５へのリセット信号入力）、トランジスタＱ５がオフになり、これによりコンデンサＣ２の充電が開始される（図８のＶ２の波形参照）。
【０１０３】
すなわち、オン期間制御部２４からオフ期間制御部２５にリセット信号が入力され、オフ期間制御部２５におけるコンデンサＣ２の充電動作（すなわわち、オフ期間ＴOFFの生成動作）が開始される。
【０１０４】
シュミットトリガー回路２５２の入力端Ｊの電圧Ｖ２はコンデンサＣ２の充電に応じて低下し、当該シュミットトリガー回路２５２により規定される閾値Ｖ(H-L)2（図８のＶth2）まで低下すると、当該シュミットトリガー回路２５２の出力電圧はＨレベルからＬレベルに反転する（図８において、Ｖ２の右下がり部分の波形とＫ点のパルス信号の立下がり点を参照）。シュミットトリガー回路２５２の出力電圧がＬレベルになると、ダイオードＤ３によりトランジスタＱ５のベースがＬレベルとなり、当該トランジスタＱ５がオンになってコンデンサＣ２の蓄積電荷が瞬時に放電されるとともに、シュミットトリガー回路２５２の入力端Ｊの電圧Ｖ２は電源電圧ＶDD（例えば５Ｖ）に瞬時に上昇し、シュミットトリガー回路２５２の出力端ＫがＨレベル（オン期間制御部２４へのリセット信号入力）となるので、トランジスタＱ２がオフになり、コンデンサＣ１の充電が開始される。
【０１０５】
すなわち、コンデンサＣ１のみの充電を開始し、コンデンサＣ１の充電動作により電圧Ｖ１が電源電圧ＶDDから閾値Ｖ(H-L)1に低下すると(オン期間ＴONの生成）、更にコンデンサＣ２の充電を開始し、コンデンサＣ２の充電動作により電圧Ｖ２が電源電圧ＶDDから閾値Ｖ(H-L)2に低下すると(オフ期間ＴOFF の生成）、コンデンサＣ１及びコンデンサＣ２の充電動作を停止し、両コンデンサＣ１，Ｃ２の蓄積電荷を瞬時に放電するという動作が繰り返される（図８のＶ１，Ｖ２の波形参照）。そして、このコンデンサＣ１，Ｃ２の充放電動作の繰り返しによりシュミットトリガー回路２４１の出力端Ｇからは図２に示すパルス信号Ｓ０に相当する信号が出力される（図８のＧ点の信号参照）。
【０１０６】
シュミットトリガー回路２４１から出力されるパルス信号Ｓ０は、Ｊ−Ｋフリップフロップ回路２３１’の／ＣＫ端子に入力され、このパルス信号Ｓ０の立ち下がりに同期して出力のＨ／Ｌが反転する信号がＱ端子から出力されるとともに、Ｑ端子出力を反転した信号が／Ｑ端子から出力される（図８のＱ出力、／Ｑ出力参照）。
【０１０７】
そして、ＮＯＲ回路ＮＯＲ１では、Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号が制御信号Ｓ１として出力され、ＮＯＲ回路ＮＯＲ２では、／Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号が制御信号Ｓ２として出力される（図８のＳ１，Ｓ２の波形参照）。
【０１０８】
図８の波形図に示すように、制御電圧Ｖｃが基準電圧Ｖｒよりも低い範囲では、コンデンサＣ２の充電電流は最大となるため、電圧Ｖ２がＶDDから所定の閾値Ｖ(L-H)2まで変化するコンデンサＣ２の充電時間は最小となり、デッドタイムＴ d は固定されるが、コンデンサＣ１の充電電流は制御電圧Ｖｃの増大に応じて増加するため、電圧Ｖ１がＶDDから所定の閾値Ｖ(L-H)1まで変化するコンデンサＣ１の充電時間は制御電圧Ｖｃの増加に応じて短くなり、制御電圧Ｖｃの増加に応じて周波数だけが増加する制御信号Ｓ１，Ｓ２（ＰＦＭ信号）が出力される。一方、制御電圧Ｖcが基準電圧Ｖｒ以上の範囲では、コンデンサＣ２の充電電流は制御電圧Ｖcの増大に応じて減少するため、電圧Ｖ２がＶDDから所定の閾値Ｖ(L-H)2まで変化するコンデンサＣ２の充電時間は制御電圧Ｖｃの増加に応じて長くなり、制御電圧Ｖｃの増加に応じて周波数とデッドタイムＴ d の両方が増加する制御信号Ｓ１，Ｓ２（（ＰＦＭ＋ＰＷＭ）信号）が出力される。
【０１０９】
<第３実施形態>
図９は、本発明に係るスイッチング制御装置の第３実施形態のブロック構成を示す図である。
【０１１０】
第３実施形態に係るスイッチング制御装置２”は、第２実施形態に係るスイッチング回路２’の回路構成を改良したものである。具体的には第２実施形態に係るスイッチング回路２’ではオン期間ＴONとオフ期間ＴOFFとを制御するコンデンサとシュミットトリガー回路（ヒステリシスコンパレータ）とをそれぞれ別に設けていたが、第３実施形態に係るスイッチング回路２”ではオン期間ＴONとオフ期間ＴOFFを制御するコンデンサとシュミットトリガー回路（ヒステリシスコンパレータ）とを共通化し、１つのコンデンサの充電時間を用いてオン期間ＴONを生成し、コンデンサの放電時間を用いてオフ期間ＴOFFの生成するようにしたものである。
【０１１１】
図９は、その構成をブロック図で示したもので、オン期間／オフ期間制御部２６は、第２実施形態に係るスイッチング制御装置２’のオン期間制御部２４とオフ期間制御部２５とを合わせた部分に相当している。また、制御信号生成部は第２実施形態に係るスイッチング制御装置２’の制御信号生成部２３’と同一の回路構成で構成されている。
【０１１２】
オン期間／オフ期間制御部２６内のコンデンサＣとシュミットトリガー回路２６１とは、それぞれ共通化したコンデンサとヒステリシスコンパレータであり、コンデンサＣの充電電流Ｉｃと放電電流Ｉｄとは制御電圧Ｖｃの変化に応じて変化させるようにしている。具体的には、充電電流Ｉｃは制御電圧Ｖｃの増加に応じて増加し、放電電流Ｉｄは制御電圧Ｖｃの増加に応じて減少するように変化する。また、コンデンサＣの放電回路と充電回路とにはそれぞれスイッチＳＷ１とスイッチＳＷ２とが設けられ、シュミットトリガー回路２６１の出力信号によりスイッチＳＷ１とスイッチＳＷ２とを交互に切り換えることによりコンデンサＣの充放電動作が交互に行われるようになっている。
【０１１３】
図１０は、第３実施形態に係るスイッチング制御装置２”の具体的な回路構成を示す図である。
【０１１４】
図１０は、図７において、オフ期間制御部２５に相当する回路を除去し、それに代えて抵抗Ｒ１２、ｎｐｎ型トランジスタＱ６及び抵抗Ｒ１３の直列回路を接続するとともに、トランジスタＱ１のエミッタ抵抗Ｒ４とＶssラインとの間にｎｐｎ型トランジスタＱ７を追加する一方、トランジスタＱ２に代えてトランジスタＱ８を設け、このトランジスタＱ８のオン・オフ制御をシュミットトリガー回路２４１の出力電圧によって行なうようにしたものである。シュミットトリガー回路２４１は図９のシュミットトリガー回路２６１に相当している。
【０１１５】
具体的には、トランジスタＱ６は、コレクタが抵抗Ｒ１２を介してＶDD電源に接続され、エミッタが抵抗Ｒ１３を介してＶssラインに接続され、ベースは抵抗Ｒ２と抵抗Ｒ３との接続点Ｌに接続されている。また、トランジスタＱ７は、コレクタが抵抗Ｒ４に接続され、エミッタは直接Ｖssラインに接続され、ベースは抵抗Ｒ１７を介してシュミットトリガー回路２４１の出力端Ｇに接続されるとともに、抵抗Ｒ１８を介してＶssラインに接続されている。また、トランジスタＱ８は、ベースが抵抗Ｒ１５を介してＶDD電源に接続されるとともに、抵抗Ｒ１６を介してシュミットトリガー回路２４１の出力端Ｇに接続され、コレクタがシュミットトリガー回路２４１の入力端Ｆに接続され、エミッタがトランジスタＱ６のコレクタに接続されている。また、コンデンサＣ１に抵抗Ｒ１４が並列に接続されている。
【０１１６】
次に、図１１の波形図を用いて、図１０に示すスイッチング制御装置２”の動作を説明する。
【０１１７】
図１１も図５と同様、負荷が所定の重負荷の範囲からそれを超えて軽負荷となる場合の制御信号Ｓ１，Ｓ２の変化の様子を示したものである。同図において、「Ｖｃ＆Ｖｃ’」は、トランジスタＱ１のベースに印可される制御電圧Ｖｃと抵抗Ｒ３と抵抗Ｒ２との接続点Ｌの電圧Ｖｃ’の波形を示している。また、「Ｖ２，Ｖｅ」は、トランジスタＱ８のベース電圧Ｖ２とエミッタ電圧Ｖｅ（＝ＶDD−Ｉ・Ｒ６）の波形、「Ｖ１」は、シュミットトリガー回路２４１の入力端Ｆの電圧波形を示している。また、「Ｇ点」はシュミットトリガー回路２４１の出力端Ｇの電圧波形を示し、「Ｑ出力」、「／Ｑ出力」はそれぞれフリップフロップ回路２３１’のＱ端子と／Ｑ端子の出力波形を示し、「Ｓ１」、「Ｓ２」はそれぞれＮＯＲ回路ＮＯＲ１とＮＯＲ回路ＮＯＲ２の出力波形を示している。
【０１１８】
トランジスタＱ７がオン状態では、トランジスタＱ１はベース電圧（制御電圧Ｖｃ）とエミッタ抵抗Ｒ４によって決定される電流Ｉj1を供給する定電流源として動作し、この電流Ｉj1によってコンデンサＣ１の充電が行われる。トランジスタＱ７がオン状態になるときは、シュミットトリガー回路２４１の出力端ＧのレベルがＨレベルであるから、トランジスタＱ８はオフ状態にあり、コンデンサＣ１には定電流源からの充電電流Ｉj1と、抵抗Ｒ１４とシュミットトリガー回路２４１内の抵抗Ｒ１９，Ｒ２０とを流れる放電電流Ｉh1とが流れることになるが、充電電流Ｉj1が放電電流Ｉh1より大きく設定されていれば、結果的にコンデンサＣ１は充電され、シュミットトリガー回路２４１の入力端Ｆの電圧Ｖ１はコンデンサＣ１の充電動作に応じて低下する。
【０１１９】
そして、シュミットトリガー回路２４１の入力電圧Ｖ１が当該シュミットトリガー回路２４１によって規定される閾値Ｖ(H-L)まで低下すると、当該シュミットトリガー回路２４１の出力端Ｇの出力電圧はＨレベルからＬレベルに反転する（図１１において、Ｖ１の右下がり部分の波形とＧ点のパルス信号の立下がり点を参照）。
【０１２０】
シュミットトリガー回路２４１の出力端ＧがＬレベルになると、トランジスタＱ７がオフになり、トランジスタＱ１による定電流源からのコンデンサＣ１への充電電流Ｉj1の供給は停止され、コンデンサＣ１は、ＶDD電源からコンデンサＣ１、シュミットトリガー回路２４１内の抵抗Ｒ１９，Ｒ２０を流れる電流Ｉj2により充電される。また、シュミットトリガー回路２４１の出力端ＧがＬレベルになると、トランジスタＱ８はオンになり、コンデンサＣ１の放電経路は抵抗Ｒ１４及びシュミットトリガー回路２４１内の抵抗Ｒ１９，Ｒ２０の経路に加えて抵抗Ｒ１２、トランジスタＱ８及びシュミットトリガー回路２４１内の抵抗Ｒ１９，Ｒ２０となる。すなわち、放電電流Ｉhは、抵抗Ｒ１４を流れる放電電流Ｉh1と抵抗Ｒ１２及びトランジスタＱ８を流れる放電電流Ｉh2との合成となる。
【０１２１】
すなわち、抵抗Ｒ１２には、トランジスタＱ６のエミッタ−ベース間の電圧をＶbe6とすると、Ｖｃ’＜Ｖbe6では、電流は流れないが、Ｖｃ’がＶbe6以上になると、ベース電圧Ｖｃ’とエミッタ抵抗Ｒ１３とによって決定される電流Ｉが流れる。シュミットトリガー回路２４１の出力端ＧがＬレベルのときは、（Ｉ×Ｒ１２）＜（ＶDD−Ｖ２）であれば、トランジスタＱ８がオンになり、トランジスタＱ８のエミッタ−ベース間の電圧をＶbe8とすると、そのエミッタ電圧が（Ｖ２＋Ｖbe8）となるように抵抗Ｒ１２には（ＶDD−Ｖ２−Ｖbe8）／Ｒ１２の電流が流れる。
【０１２２】
従って、トランジスタＱ８には、抵抗Ｒ１２に流れる電流から電流Ｉを差し引いた電流（ＶDD−Ｖ２−Ｖbe8）／Ｒ１２−Ｉが流れ、この電流と抵抗Ｒ１４を流れる電流の合計電流値によってコンデンサＣ１は放電される。そして、電流Ｉが０のときは、放電電流は最大かつ一定となり、コンデンサＣ１の放電時間は最小となるが、電流Ｉの増加に応じて放電電流が減少し、コンデンサＣ１の放電時間も長くなる。そして、（Ｉ×Ｒ１２）が（ＶDD−Ｖ２）以上の場合は、トランジスタＱ８はオフになるので、放電電流は抵抗Ｒ１４を流れる電流だけとなり、放電電流は最小となる。すなわち、コンデンサＣ１の放電時間は最大となる。
【０１２３】
充放電経路が切り換えられたとき、放電電流Ｉhが充電電流Ij2より大きく設定されていれば、結果的にコンデンサＣ１は放電され、シュミットトリガー回路２４１の入力電圧Ｖ１はコンデンサＣ１の放電動作に応じて上昇する。そして、その入力電圧Ｖ１がシュミットトリガー回路２４１によって規定される閾値Ｖ(L-H)まで上昇すると、当該シュミットトリガー回路２４１の出力端Ｇの出力電圧はＬレベルからＨレベルに反転する（図１１において、Ｖ１の右上がり部分の波形とＧ点のパルス信号の立上がり点を参照）。
【０１２４】
シュミットトリガー回路２４１の出力端Ｇの出力電圧がＨレベルになると、再びトランジスタＱ７がオンになるとともに、トランジスタＱ８がオフになり、上述したコンデンサＣ１の充電動作が行われ、以下、コンデンサＣ１の充電動作と放電動作とが交互に繰り返される。そして、このコンデンサＣ１の充放電動作の繰り返しによりシュミットトリガー回路２４１でパルス信号Ｓ０のオン期間ＴONとオフ期間ＴOFFとが生成され、シュミットトリガー回路２４１の出力端Ｇからは図２に示すパルス信号Ｓ０に相当する信号が出力される（図１１のＧ点の信号参照）。
【０１２５】
シュミットトリガー回路２４１から出力されるパルス信号Ｓ０は、Ｊ−Ｋフリップフロップ回路２３１’の／ＣＫ端子に入力され、このパルス信号Ｓ０の立ち下がりに同期して出力のＨ／Ｌが反転する信号がＱ端子から出力されるとともに、Ｑ端子出力を反転した信号が／Ｑ端子から出力される（図１１のＱ出力、／Ｑ出力参照）。
【０１２６】
そして、ＮＯＲ回路ＮＯＲ１では、Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号（オン期間ＴONのパルスが（オン期間ＴON＋２×オフ期間ＴOFF）のオフ期間で連続する信号）が制御信号Ｓ１として出力され、ＮＯＲ回路ＮＯＲ２では、／Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号が制御信号Ｓ２として出力される（図１１のＳ１，Ｓ２の波形参照）。
【０１２７】
上記コンデンサＣ１の充放電動作において、トランジスタＱ１による充電電流Ｉj1は、ベース電圧（制御電圧Ｖc）によって変化し、制御電圧Ｖｃが上昇するのに応じて増加する。一方、トランジスタＱ８による放電電流Ｉh2＝（ＶDD−Ｖ２−Ｖbe8）／Ｒ１２−Ｉは、トランジスタＱ６のコレクタ電流Ｉにより変化し、コレクタ電流Ｉが増加するのに応じて減少する。そして、コレクタ電流Ｉは、制御電圧Ｖｃの上昇に応じてトランジスタＱ６のベース電圧Ｖｃ’が上昇するため、制御電圧Ｖｃの上昇に応じて増加する。従って、放電電流Ｉh2は制御電流Ｖｃの上昇に応じて減少する。
【０１２８】
このように充電電流Ｉj1と放電電流Ｉhとを制御電圧Ｖｃの変化に応じて変化させることにより、制御信号Ｓ１，Ｓ２は、制御電圧Ｖｃが所定値より大きい範囲（図１１のａ点より右側の領域）では、制御電圧Ｖｃが上昇すると、充電電流Ｉj1は増加して充電時間Ｔjが短くなり、オン期間ＴONは短くなる一方、放電電流Ｉhが減少して放電時間Ｔhが長くなり、オフ期間Ｔ OFF は長くなるように変化する（ＰＦＭ制御＋ＰＷＭ制御）。また、制御電圧Ｖｃが所定値以下（図１１のａ点より左側の領域）では、トランジスタＱ８による放電電流Ｉh2は、ほぼ（ＶDD−Ｖ２−Ｖbe2）／Ｒ１２に等しくなって固定されるから、放電電流Ｉhは最大となり、制御信号Ｓ１，Ｓ２は、制御電圧Ｖｃの変化に関係なく、オフ期間ＴOFF（デッドタイム）は最も短い期間に固定され、オン期間ＴONのみが変化する（ＰＦＭ制御）。
【０１２９】
従って、第３実施形態に係るスイッチング制御装置２”においても第２実施形態に係るスイッチング制御装置２'と同様の制御信号Ｓ１，Ｓ２を生成することができる。第３実施形態に係るスイッチング制御装置２”は、第１，第２実施形態に係るスイッチング制御装置２,２ 'に比して、回路構成が簡素になり、小型化、低価格化が可能になるという利点がある。
【０１３０】
なお、図１０に示す回路構成では、シュミットトリガー回路２４１のＬレベル期間を制御電圧Ｖｃに対して非線形応答とするために、制御電圧Ｖｃを抵抗Ｒ２と抵抗Ｒ３とで分圧して制御電圧Ｖｃ’を作成し、トランジスタＱ６のベース−エミッタ間電圧Ｖbe6を閾値として使用しているが、図１２に示すように、トランジスタＱ６のベースをトランジスタＱ１のベースに接続する一方、エミッタと抵抗Ｒ１３の間に２個のダイオードＤ２，Ｄ３やその他の非線形素子を挿入する構成としてもよい。また、図１３に示すように、トランジスタＱ６のエミッタを抵抗Ｒ２１を介してＶDD電源に接続し、エミッタにバイアスを与えて閾値を作成するようにしてもよい。
【０１３１】
【発明の効果】
以上説明したように、本発明によれば、出力電圧と目標電圧との偏差が所定値以下の範囲では、デッドタイムを所定の時間に固定し、オンタイムのみが偏差の増加に応じて減少するパルス信号を生成し、出力電圧と目標電圧との偏差が所定値を超える範囲では、デッドタイムが偏差の増加に応じて増大するとともに、オンタイムが偏差の増加に応じて減少するパルス信号を生成し、このパルス信号からオンタイムを1つ置きに除去した第１のパルス信号とパルス信号から第１のパルス信号を除去した第２のパルス信号とを生成して、スイッチング素子の制御信号としてスイッチング電源のスイッチング回路に供給するようにしたので、スイッチング電源に接続される負荷の軽重に関係なく好適に定電圧制御を行うことができる。
【０１３２】
特に、負荷が過度な軽負荷となるように変動した場合には、負荷に応じてデッドタイムを長くするＰＷＭ制御とスイッチング周波数を高くするＰＦＭ制御とを組合せた制御に切り替えられるので、ＰＦＭ制御だけでは定電圧制御が困難な軽負荷の領域であってもＰＷＭ制御と組合せることにより負荷変動に十分に追従した定電圧制御を実現することができる。
【図面の簡単な説明】
【図１】 本発明に係るスイッチング制御装置の第１実施形態のブロック構成を示す図である。
【図２】 パルス信号Ｓ０と制御信号Ｓ１，Ｓ２との関係を示す図である。
【図３】 クロック周期制御部で生成されるパルス信号Ｓ０’とパルス信号Ｓ０との関係を示す図である。
【図４】 第１実施形態に係るスイッチング制御装置の具体的な回路構成を示す図である。
【図５】 図４に示す具体的回路の各部の信号波形を示す図である。
【図６】 本発明に係るスイッチング制御装置の第２実施形態のブロック構成を示す図である。
【図７】 第２実施形態に係るスイッチング制御装置の具体的な回路構成を示す図である。
【図８】 図７に示す具体的回路の各部の信号波形を示す図である。
【図９】 本発明に係るスイッチング制御装置の第３実施形態のブロック構成を示す図である。
【図１０】 第３実施形態に係るスイッチング制御装置の具体的な回路構成を示す図である。
【図１１】 図１０に示す具体的回路の各部の信号波形を示す図である。
【図１２】 第３実施形態に係るスイッチング制御装置の変形例を示す図である。
【図１３】 第３実施形態に係るスイッチング制御装置の他の変形例を示す図である。
【図１４】 従来のスイッチング電源の一例を示す図である。
【図１５】 スイッチング素子のオン・オフを制御するための制御信号の波形を示す図である。
【図１６】 スイッチング電源回路の出力電圧の周波数特性を示す図である。
【符号の説明】
１ スイッチング電源
１０１ スイッチング回路
１０２ 共振回路
１０３ 整流回路
１０４ 平滑回路
２ スイッチング制御装置
２１ クロック周期制御部
２２ オフ期間制御部
２３，２３’ 制御信号生成部
２４ オン期間制御部
２５ オフ期間制御部
２６ オン期間／オフ期間制御部
２１１ 入力回路
２１２ カレントミラー回路
２１３，２２２，２４１，２５２，２６１ シュミットトリガー回路
２２１ 差動アンプ
２１４，２３１ Ｊ−Ｋフリップフロップ回路
Ｔ トランス
Ｒ１〜Ｒ２１ 抵抗
Ｃ，Ｃ１，Ｃ２，Ｃ１１〜Ｃ１４ コンデンサ
Ｄ１〜Ｄ３，Ｄ１１〜Ｄ１４ ダイオード
ＮＯＴ１〜ＮＯＴ６ ＮＯＴ回路
ＡＮＤ１，ＡＮＤ２ ＡＮＤ回路
【発明の属する技術分野】
本発明は、直流電源から出力される電圧をスイッチ素子により所定の周期で断続することにより出力電圧の安定化を図るスイッチング電源とそのスイッチング電源のスイッチング制御装置に関するものである。
【０００２】
【従来の技術】
従来、商用電源を整流／平滑して直流電源を生成し、この直流電源の電圧をスイッチング回路により交流電圧に変換した後、高周波トランスにより昇圧もしくは降圧して出力端側に伝達し、出力端側で再度整流／平滑して所望の直流電圧を安定供給するスイッチング電源が知られている。そして、例えば特許第３２４３６６６号に示されるように、スイッチングノイズやスイッチング損失を低減するために高周波トランスの一次巻線にＬＣの共振回路を直列接続したソフトスイッチング方式のスイッチング電源が知られている。
【０００３】
図１４は、従来のスイッチング電源の一例を示す図である。
【０００４】
同図に示すスイッチング電源１は、ソフトスイッチング方式を用いたスイッチング電源回路である。スイッチング電源１は、商用電源を整流／平滑して生成された直流電源Ｅが供給される入力端ＩＮにスイッチング回路１０１が接続され、このスイッチング回路１０１の後段に直列共振回路１０２を介して高周波トランスＴの一次巻線が接続されている。高周波トランスＴの二次巻線には４個のダイオードのブリッジ回路からなる整流回路１０３が接続され、その後段にチョークコイルとコンデンサの直並列回路からなる平滑回路１０４が接続されている。
【０００５】
また、スイッチング回路１０１内の各スイッチング素子ＳＷ１１〜ＳＷ１４には、スイッチング制御装置２から当該スイッチング素子ＳＷ１１〜ＳＷ１４のスイッチング動作を制御するための制御信号Ｓ１，Ｓ２が入力されるようになっている。なお、スイッチング制御装置２には、出力端ＯＵＴに接続された誤差増幅回路４により検出される出力電圧Ｖoutと定電圧制御すべき目標電圧Ｖｏとの偏差信号がフォトカップラーなどのアイソレータ３を介して入力されており、スイッチング制御装置２は、この偏差信号に基づいて出力電圧Ｖoutを目標電圧Ｖｏに調整するための制御信号Ｓ１，Ｓ２を生成し、スイッチング回路１０１に入力する。
【０００６】
スイッチング回路１０１は、４個のＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）などのスイッチング素子ＳＷ１１〜ＳＷ１４のブリッジ回路で構成されている。このスイッチング回路１０１のスイッチング素子ＳＷ１１，ＳＷ１２の接続点ａとスイッチング素子ＳＷ１３，ＳＷ１４の接続点ａ’との間に直列共振回路１０２と高周波トランスＴの一次巻線との直列回路が接続されている。
【０００７】
スイッチング回路１０１は、スイッチング素子ＳＷ１１，ＳＷ１４とスイッチング素子ＳＷ１２，ＳＷ１３とをそれぞれペアとして、スイッチング制御装置２から入力される図１５に示す制御信号Ｓ１，Ｓ２により、各ペアのスイッチング素子が交互にオン・オフされ、これにより高周波トランスＴの一次巻線に直流電源の電圧が交互に極性を反転させて印加される（すなわち、パルス状の交流電圧に変換されて印加される）ようになっている。
【０００８】
なお、図１５において、制御信号Ｓ１は、スイッチング素子ＳＷ１１，ＳＷ１４のオン・オフ切換えをするための制御信号で、スイッチング素子ＳＷ１１，ＳＷ１４はハイレベルの期間にオン状態となり、ローレベルの期間にオフ状態となる。また、制御信号Ｓ２は、スイッチング素子ＳＷ１２，ＳＷ１３のオン・オフ切換えをするための制御信号で、スイッチング素子ＳＷ１２，ＳＷ１３はハイレベルの期間にオン状態となり、ローレベルの期間にオフ状態となる。制御信号Ｓ１，Ｓ２が同時にローレベルとなる期間Ｔｄは、スイッチング素子ＳＷ１１，ＳＷ１２もしくはＳＷ１３，ＳＷ１４が同時にオンとなってスイッチング回路１０１に過大な貫通電流が流れないようにするために必要な時間で、デッドタイムと呼ばれるものである。
【０００９】
各スイッチング素子ＳＷｉ（ｉ＝１１，１２，１３，１４）には、それぞれコンデンサＣｉ（ｉ＝１１，１２，１３，１４）とダイオードＤｉ（ｉ＝１１，１２，１３，１４）とが並列に接続されている。なお、ダイオードＤｉは、スイッチング素子ＳＷｉに内蔵されていてもよく、コンデンサＣｉは、スイッチング素子ＳＷｉの接合容量や端子間容量で構成してもよい。各スイッチング素子ＳＷｉに並列接続されているコンデンサＣｉとダイオードＤｉは、ソフトスイッチングを行わすための素子で、より具体的には各スイッチング素子ＳＷｉをオン・オフスイッチングする際にゼロ電圧スイッチング（各スイッチング素子ＳＷｉの両端電圧がゼロのときにスイッチングさせること）をさせるための素子である。
【００１０】
すなわち、コンデンサＣｉは、高周波トランスＴの一次巻線および直列共振回路１０２のコイルのインダクタンスとで直列共振回路を構成し、ターン・オフ時のスイッチング素子ＳＷｉの両端電圧を正弦波状にすることによりスイッチングオフ時のサージ電圧を抑制する機能を果たす。また、ダイオードＤｉは、ターン・オフ時に上記インダクタンスに蓄積された電流エネルギーを当該ダイオードＤｉに流すことによりスイッチング素子ＳＷｉの両端電圧をゼロにしてゼロ電圧スイッチングを可能にする。
【００１１】
直列共振回路１０２は、コンデンサＣ１５とコイルＬ１１の直列回路からなり、高周波トランスＴの一次巻線の一方端子に直列に接続されている。直列共振回路１０２は、高周波トランスＴの一次巻線に交互に極性を反転させて印加される電圧もしくは電流の波形を正弦波状にすることにより高周波成分を低減してスイッチング時に発生するノイズを低減するとともに、直列共振回路１０２のフィルタ効果によりＥＭＩなどによるスッチング制御への悪影響を抑制する機能を果たす。
【００１２】
高周波トランスＴは、入力電圧を所望の電圧に変換するものである。一次巻線と二次巻線の巻線比をｎ１：ｎ２とし、一次巻線に印加される電圧をＥ１とすると、二次巻線にはＥ２＝Ｅ１・ｎ１／ｎ２の電圧が誘起される。二次巻線に誘起された交流電圧Ｅ２は、整流回路１０３により直流電圧に変換され、さらに平滑回路１０４によりリップルが除去されて出力端ＯＵＴから負荷に出力される。
【００１３】
スイッチング電源１は、直列共振回路１０２の共振特性より、直列共振回路１０２の共振周波数ｆｏより僅かに高い周波数ｆｄでスイッチング制御が行われたとき、出力電圧が最大となる。従って、スイッチング電源１は、出力端ＯＵＴに接続される負荷が最も重いときに、最大出力電圧が負荷に印加すべき規定電圧Ｖo（定電圧制御の目標電圧）となるように設計され、負荷が変動した場合は、スイッチング周波数ｆｄを制御することにより常に負荷への供給電圧が目標電圧Ｖoに調整されるようになっている（ＰＦＭ（Pulse Frequency Modulation）制御）。
【００１４】
すなわち、負荷が変動した場合、スイッチング電源１の出力電圧Ｖoutは目標電圧Ｖｏより高くなるため、図１６の特性（イ）に示すように、スイッチング周波数ｆｄを直列共振回路１０２の共振周波数ｆｏからずらすことにより振幅伝達特性を低下させて出力電圧Ｖoutが常に目標電圧Ｖｏとなるように制御される。
【００１５】
なお、図１６は、スイッチング電源１の出力電圧のスイッチング周波数特性で、縦軸は共振周波数ｆｏ近傍のスイッチング周波数ｆｄでの出力電圧を基準にした他のスイッチング周波数ｆｄでの出力電圧の比を振幅伝達特性として表したものである。特性（イ）〜（チ）は、負荷の軽重をパラメータとした振幅伝達特性で、負荷が軽くなるのに応じて振幅伝達特性の先鋭度Ｑが低下している様子を示している。すなわち、（イ）→（ロ）→（ハ）…→（ト）→（チ）の順に負荷は軽くなっている。
【００１６】
【特許文献１】
特許第３２４３６６６号
【００１７】
【発明が解決しようとする課題】
ところで、上記従来のスイッチング電源は、ＰＦＭ制御により出力電圧の定電圧制御を行うようになっているので、負荷が過度に軽負荷となった場合は、スイッチング電源回路の振幅伝達特性が、例えば図１６の（へ）（ト）のようになり、スイッチング周波数ｆｄを変更しても出力電圧Ｖoutを目標電圧Ｖoに制御することができなくなることがある。また、図１６の（チ）に示すように、高周波トランスＴの励磁インダクタンスと入力容量の並列共振などの影響で逆に出力電圧Ｖoutを上昇させる場合もある。
【００１８】
このような問題を解消するため、ＰＷＭ（Pulse Width Modulation）制御により定電圧制御をする方法が考えられるが、この方法では、制御信号Ｓ１，Ｓ２のデューティ比の変化に応じてデッドタイムＴｄが変化し、必要以上にデッドタイムＴｄが長くなると、ゼロ電圧スイッチングが困難になるという別の問題が生じる。
【００１９】
従って、好ましくはＰＦＭ制御とＰＷＭ制御とを組合せ、負荷が所定の負荷の範囲にあるときは可能な限りＰＦＭ制御を行い、負荷がＰＦＭ制御では定電圧制御が困難となる軽負荷の状態になると、ＰＷＭ制御に自動的かつ連続的に移行する制御を行うことが望ましいが、従来、そのようなスイッチング電源のスイッチング制御装置は提案されておらず、商品化もされていない。
【００２０】
本発明は、上記課題に鑑みてなされたものであり、負荷の軽重に関係なく好適に定電圧制御が可能なスイッチング制御装置およびその制御装置を備えたスイッチング電源を提供するものである。
【００２１】
【課題を解決するための手段】
本発明は、少なくとも２個のスイッチング素子のブリッジ回路からなり、上記スイッチング素子を所定の駆動周波数で交互にオン・オフ切換することにより直流電圧を交流電圧に変換するスイッチング回路と、上記交流電圧の電圧値を変換する変圧器と、上記スイッチング回路と上記変圧器との間に設けられる共振回路とを備えたスイッチング電源のスイッチング制御装置であって、上記スイッチング電源の出力電圧と制御すべき目標電圧との偏差を示す偏差信号を入力する入力手段と、上記スイッチング素子をオン状態にする第１のレベルと上記スイッチング素子の全てをオフ状態にする第２のレベルとが交互に反転してなるパルス信号であって、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは、上記第２のレベルの時間であるデッドタイムが所定の時間に固定され、上記第１のレベルの時間であるオンタイムのみが上記偏差の増加に応じて減少するパルス信号を生成し、上記出力電圧と目標電圧との偏差が所定の閾値を超えたときは、上記デッドタイムが上記偏差の増加に応じて増大するとともに、上記オンタイムが上記偏差の増加に応じて減少するパルス信号を生成するパルス信号生成手段と、上記パルス信号生成手段で生成されたパルス信号から、上記第１のレベルのパルスを1つ置きに除去した第１のパルス信号を上記スイッチング素子の一方の制御信号として生成するとともに、上記パルス信号から上記第１のパルス信号を除去した第２のパルス信号を上記スイッチング素子の他方の制御信号として生成する制御信号生成手段とを備えたものである（請求項１）。
【００２２】
上記構成によれば、スイッチング電源に接続された負荷の変化によって当該スイッチング電源の出力電圧が目標電圧（定電圧制御における目標電圧）から変化しようとすると、スイッング制御装置によりスイッチング回路のスイッチング素子をオン・オフ切換する制御信号のスイッチング周波数もしくはデューティ比が出力電圧と目標電圧との偏差に応じて変化され、スイッチング電源の出力電圧は目標電圧に保持される。
【００２３】
具体的には、パルス信号生成手段で、出力電圧と目標電圧との偏差が所定値以下のときは、デッドタイムが所定の時間に固定され、オンタイムのみが偏差の増加に応じて減少するパルス信号（周波数だけが上昇するパルス信号。ＰＦＭ信号）が生成され、出力電圧と目標電圧との偏差が所定値を超えたときは、デッドタイムが偏差の増加に応じて増大するとともに、オンタイムが上記偏差の増加に応じて減少するパルス信号（周波数が上昇するとともに、デューティ比も減少するパルス信号。（ＰＷＭ＋ＰＦＭ）信号）が生成され、制御信号生成手段で、そのパルス信号から第１のレベルのパルスを１つ置きに除去した第１のパルス信号がスイッチング素子の一方の制御信号として生成されるとともに、パルス信号から第１のパルス信号を除去した第２のパルス信号がスイッチング素子の他方の制御信号として生成され、スイッチング回路に入力される。
【００２４】
これにより、負荷がスイッチング電源に対して所定の負荷の範囲では、負荷が変化して出力電圧が増大しようとすると、制御信号の周波数を変化させることにより共振回路の共振特性を利用してその出力電圧の増大が抑制され、出力電圧は目標電圧に制御される。一方、負荷がスイッチング電源に対して所定の負荷未満の軽負荷になると、制御信号の周波数を変化させるとともに、デッドタイムが増加するようにデューティ比を変化させることにより、共振回路の共振特性に加えて変圧器への印加電圧の平均値を低下させて出力電圧の増大が抑制され、出力電圧は目標電圧に制御される。
【００２５】
なお、上記パルス信号生成手段は、上記パルス信号の周期に相当する周期を有し、かつ、上記偏差信号に基づき上記偏差の増加に応じて当該周期が減少する第３のパルス信号を生成するクロック周期制御手段と、上記クロック周期制御手段で生成される第３のパルス信号の立下りもしくは立上りのタイミングで上記偏差信号に基づき、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の時間に固定され、上記出力電圧と目標電圧との偏差が所定の閾値を超えたときは上記所定の時間よりも長く、かつ、上記偏差の増加に応じて増加するデッドタイムを生成し、このデッドタイムを上記第３のパルス信号のオフタイムとして挿入することにより上記パルス信号を生成するデッドタイム制御手段とからなる構成にするとよい（請求項２）。
【００２６】
より具体的には、上記クロック周期制御手段は、第１のコンデンサと、上記偏差の増加に応じて増加する充電電流で上記第１のコンデンサを充電する第１の充電回路と、上記第１のコンデンサの蓄積電荷を放電させる第１の放電回路と、上記第１の放電回路により上記第１のコンデンサが放電され、当該第１のコンデンサの電圧が第１の閾値に達すると、出力電圧が第１の出力レベルに反転し、上記第１の充電回路により上記第１のコンデンサが充電され、当該第１のコンデンサの電圧が第１の閾値とは異なる第２の閾値に達すると、出力電圧が上記第１の出力レベルとは異なる第２の出力レベルに反転する信号を出力する第１のヒステリシスコンパレータと、上記第１のヒステリシスコンパレータの出力信号が上記第１の出力レベルのとき、上記第１の充電回路を動作させ、上記第２の出力レベルのとき、上記第１の放電回路を動作させる第１の充放電制御回路とからなり、上記デッドタイム制御手段は、第２のコンデンサと、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、上記偏差が所定の閾値を超えたときは上記所定の電流値よりも小さく、かつ、当該偏差の増加に応じて減少する充電電流により上記第２のコンデンサを充電する第２の充電回路と、上記第２のコンデンサの蓄積電荷を放電させる第２の放電回路と、上記第１のヒステリシスコンパレータの出力信号が上記第２の出力レベルに反転すると、上記第２の放電回路により上記第２のコンデンサを放電させた後、上記第２の充電回路により当該第２のコンデンサの充電を開始させる第２の充放電制御回路と、上記第２の放電回路により上記第２のコンデンサが放電され、当該第２のコンデンサの電圧が第３の閾値に達すると、出力電圧が第３の出力レベルに反転し、上記第２の充電回路により上記第２のコンデンサが充電され、当該第２のコンデンサの電圧が第３の閾値とは異なる第４の閾値に達すると、出力電圧が上記第３の出力レベルとは異なる第４の出力レベルに反転する信号を上記パルス信号として出力する第２のヒステリシスコンパレータとからなる構成にするとよい（請求項３）。
【００２７】
上記構成によれば、クロック周期制御手段でパルス信号の周期に相当する周期を有し、かつ、偏差信号に基づき電圧と目標電圧との偏差の増加に応じて当該周期が減少する第３のパルス信号が生成され、この第３のパルス信号の立下りもしくは立上りのタイミングで、偏差信号に基づき、上記偏差が所定の閾値以下のときは所定の時間に固定され、上記偏差が所定の閾値を超えたときは所定の時間よりも長く、かつ、上記偏差の増加に応じて増加するデッドタイムが生成され、このデッドタイムを第３のパルス信号のオフタイムとして挿入することにより、パルス信号が生成される。
【００２８】
第３のパルス信号は、第１のコンデンサの充放電動作による当該コンデンサの電圧変化を用いて第１のヒステリシスコンパレータの出力電圧を第１の出力レベルと第２の出力レベルとに交互に反転させることにより生成される。また、デッドタイムは、第２のコンデンサの充電動作による当該コンデンサの電圧変化を用いて第２のヒステリシスコンパレータにより生成されるが、第３のパルスの立下りもしくは立上りのタイミング(オンタイムの終了タイミング)で第２のコンデンサの充電動作を開始させ、所定のデッドタイムが生成されると、第２のヒステリシスコンパレータの出力電圧を第３の出力レベルから第４の出力レベルに反転させるので、第２のヒステリシスコンパレータからは第３のパルス信号のオンタイムに相当する第４の出力レベルと当該第２のヒステリシスコンパレータで生成されたデッドタイムに相当する第３の出力レベルとが交互に反転するパルス信号が出力される。
【００２９】
また、上記パルス信号生成手段は、第１のリセット信号が入力される毎にローレベルからハイレベルに反転し、そのハイレベル状態を上記偏差信号に基づき上記偏差の増加に応じて減少するオンタイムに相当する時間だけ保持した後、ローレベルに反転し、そのローレベル信号を第２のリセット信号として出力するハイレベル信号生成手段と、上記第２のリセット信号が出力される毎にハイレベルからローレベルに反転し、そのローレベル状態を、上記偏差信号に基づき、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の時間に固定され、上記偏差が所定の閾値を超えたときは上記偏差の増加に応じて増加するデッドタイムに相当する時間だけ保持した後、ハイレベルに反転し、そのハイレベル信号を上記第１のリセット信号として出力するローレベル信号生成手段とからなるようにしてもよい（請求項４）。
【００３０】
より具体的には、上記ハイレベル信号生成手段は、第１のコンデンサと、上記偏差の増加に応じて増加する充電電流で上記第１のコンデンサを充電する第１の充電回路と、上記第１のリセット信号が入力されると、上記第１のコンデンサの蓄積電荷を放電させる第１の放電回路と、上記第１の放電回路により上記第１のコンデンサが放電され、当該第１のコンデンサの電圧が第５の閾値に達すると、出力電圧がハイレベルに反転し、上記第１の充電回路により上記第１のコンデンサが充電され、当該第１のコンデンサの電圧が上記第５の閾値とは異なる第６の閾値に達すると、出力電圧がローレベルに反転する信号を出力する第１のヒステリシスコンパレータと、上記第１のヒステリシスコンパレータの出力電圧がローレベルに反転すると、そのローレベル信号を第２のリセット信号として上記ローレベル信号生成手段に出力する第１のリセット信号出力回路とからなり、上記ローレベル信号生成手段は、第２のコンデンサと、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、上記偏差が所定の閾値を超えたときは当該偏差の増加に応じて減少する充電電流により上記第２のコンデンサを充電する第２の充電回路と、上記第１のリセット信号出力回路から上記第２のリセット信号が入力されると、上記第２のコンデンサの蓄積電荷を放電させる第２の放電回路と、上記第２の放電回路により上記第２のコンデンサが放電され、当該第２のコンデンサの電圧が第７の閾値に達すると、出力電圧が第５の出力レベルに反転し、上記第２の充電回路により上記第２のコンデンサが充電され、当該第２のコンデンサの電圧が上記第７の閾値とは異なる第８の閾値に達すると、出力電圧が上記第５の出力レベルとは異なる第６の出力レベルに反転する信号を出力する第２のヒステリシスコンパレータと、上記第２のヒステリシスコンパレータの出力電圧が上記第６の出力レベルに反転すると、その第６の出力レベルの信号を上記第１のリセット信号として上記ハイレベル信号生成手段に出力する第２のリセット信号出力回路とからなる構成にしてもよい（請求項５）。
【００３１】
上記構成によれば、ハイレベル信号生成手段により、偏差信号に基づき偏差の増加に応じて減少するオンタイムを有するハイレベル信号が生成され、このハイレベル信号のオンタイム終了タイミングで、ローレベル信号生成手段により、出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の時間に固定され、上記偏差が所定の閾値を超えたときは当該偏差の増加に応じて増加するデッドタイムを有するローレベル信号が生成され、以下、ハイレベル信号生成手段及びローレベル信号生成手段でハイレベル信号とローレベル信号とを交互に生成することでパルス信号が生成される。
【００３２】
ハイレベル信号は、第１のコンデンサの充電動作による当該コンデンサの電圧変化を用いて第１のヒステリシスコンパレータにより充電開始から第１のコンデンサの電圧が第６の閾値に達するまでの時間だけハイレベルを出力させることにより生成される。一方、ローレベル信号は、第２のコンデンサの充電動作による当該コンデンサの電圧変化を用いて第２のヒステリシスコンパレータにより充電開始から第２のコンデンサの電圧が第８の閾値に達するまでの時間だけ第５の出力レベルを出力させることにより生成される。そして、第１のヒステリシスコンパレータがローレベルに反転すると、そのローレベル信号を第２のリセット信号としてローレベル信号生成手段に入力して第２のコンデンサの瞬時放電及び充電を開始させる一方、第２のヒステリシスコンパレータが第６の出力レベルに反転すると、その第６の出力レベルの信号を第１のリセット信号としてハイレベル信号生成手段に入力して第１のコンデンサの瞬時放電及び充電を開始させることにより、第１のヒステリシスコンパレータからオンタイムに相当するハイレベルとデッドタイムに相当するローレベルとが交互に反転するパルス信号が出力される。
【００３３】
また、上記パルス信号生成手段は、コンデンサと、上記偏差の増加に応じて増加する充電電流で上記コンデンサを充電する充電回路と、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、上記出力電圧と目標電圧との偏差が所定の閾値を超えたときは上記所定の電流値よりも小さく、かつ、当該偏差の増加に応じて減少する放電電流により上記コンデンサの蓄積電荷を放電させる放電回路と、上記放電回路により上記コンデンサが放電され、当該コンデンサの電圧が第９の閾値に達すると、出力電圧がハイレベルに反転し、上記充電回路により上記コンデンサが充電され、当該コンデンサの電圧が上記第９の閾値とは異なる第１０の閾値に達すると、出力電圧がローレベルに反転する信号を出力するヒステリシスコンパレータと、上記ヒステリシスコンパレータの出力がハイレベルのとき、上記コンデンサを充電させ、上記ヒステリシスコンパレータの出力がローレベルのとき、上記コンデンサを放電させる充放電制御回路とからなる構成にしてもよい(請求項６)。
【００３４】
上記構成によれば、ヒステリシスコンパレータで規定された第９の閾値電圧と第１０の閾値電圧とに基づいてコンデンサの充電動作と放電動作の切換えが制御される。充電動作によりコンデンサの電圧が第１０の閾値電圧にまで変化すると、ヒステリシスコンパレータの出力信号はローレベルに変化し、コンデンサの放電動作が開始される。この放電動作によりコンデンサの電圧が第９の閾値電圧にまで変化すると、ヒステリシスコンパレータの出力信号はハイレベルに変化し、コンデンサの充電動作が開始され、以下、ヒステリシスコンパレータの出力レベルが変化する毎にコンデンサの充電動作と放電動作とが繰り返される。
【００３５】
コンデンサの充電電流値は偏差の増加に応じて増加するように制御されるため、充電電流値が増大すると、その充電時間が短くなり、ヒステリシスコンパレータの出力信号がハイレベルとなる時間は偏差の増加に応じて減少する。また、コンデンサの放電電流値は、出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、当該偏差が所定値を超えたときは偏差の増加に応じて減少するにように制御されるため、その放電時間は、偏差が所定の閾値以下のときは所定の時間に固定され、偏差が所定値を超えたときは、その所定の時間よりも長く、かつ、偏差の増加に応じて長くなる。従って、ヒステリシスコンパレータの出力信号がローレベルとなる時間は偏差が所定の閾値以下のときは最も短い時間に固定され、偏差が所定値を超えたときは偏差の増加に応じて長くなる。
【００３６】
これにより、ヒステリシスコンパレータから、偏差が所定の閾値以下のときはデッドタイムが最小時間に固定され、オンタイムのみが偏差の増加に応じて減少し、偏差が所定の閾値を超えたときはデッドタイムが偏差の増加に応じて増大し、オンタイムが偏差の増加に応じて減少するパルス信号が出力される。
【００３７】
また、本発明は、少なくとも２個のスイッチング素子のブリッジ回路からなり、上記スイッチング素子を所定の駆動周波数で交互にオン・オフ切換することにより直流電圧を交流電圧に変換するスイッチング回路と、上記交流電圧の電圧値を変換する変圧器と、上記スイッチング回路と上記変圧器との間に設けられる共振回路とを備えたスイッチング電源であって、請求項１〜６のいずれかに記載されたスイッチング制御装置を備えたものである（請求項７）。
【００３８】
上記構成のスイッチング電源によれば、負荷が所定の負荷の範囲では、スイッチング制御装置からスイッチング回路にデッドタイムが最小値に固定され、オンタイムのみが増加する制御信号（スイッチング周波数のみを制御した信号）が出力されるため、共振回路による出力特性を利用してＰＦＭ制御により好適に出力電圧を目標電圧に制御することができる。また、負荷が所定の負荷よりも軽負荷となる範囲では、スイッチング制御装置からスイッチング回路に負荷が軽くなるのに応じてデッドタイムが長くなるとともに、オンタイムが短くなる制御信号(スイッチング周波数とデューティ比の両方を制御した信号）が出力されるため、ＰＦＭ制御とＰＷＭ制御とを組み合わせた制御により好適に出力電圧を目標電圧に制御することができる。従って、負荷の軽重に関係なく出力電圧を制御すべき電圧に定電圧制御が可能なスイッチング電源が実現される。
【００３９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について図面を参照して説明する。
【００４０】
<第１実施形態>
図１は、本発明に係るスイッチング制御装置の第１実施形態のブロック構成を示す図である。
【００４１】
本発明に係るスイッチング制御装置２は、負荷のインピーダンスが所定のインピーダンスより小さいときは（負荷が予め設定された重負荷の範囲のとき）、スイッチング回路１０１のスイッチング素子ＳＷ１１，ＳＷ１４とスイッチング素子ＳＷ１２，ＳＷ１３とを交互にオン・オフ切換えする制御を、デッドタイムＴｄを所定の値に固定してスイッチング周波数ｆｄだけを負荷に応じて変化させるＰＦＭ制御を行い、負荷のインピーダンスが所定のインピーダンス以上のときは（負荷が予め設定された重負荷の範囲よりも軽負荷のとき）は、負荷に応じてデッドタイムＴｄを変化させるようにデューティ比を変化させるＰＷＭ制御を行うようになっている。
【００４２】
第１実施形態に係るスイッチング制御装置２は、クロック周期制御部２１、オフ期間制御部２２および制御信号生成部２３で構成されている。第１実施形態に係るスイッチング制御装置２は、図２に示すように、オン期間ＴONの矩形波信号Ｓｓを、オフ期間ＴOFFを設けて配列したパルス信号Ｓ０を生成し（図２の上段の信号参照）、このパルス信号Ｓ０から１つおきに矩形波信号Ｓｓを除去した制御信号Ｓ１を生成するとともに、パルス信号Ｓ０から制御信号Ｓ１のパルスを除去した制御信号Ｓ２を生成して（図２下段の信号参照）、それぞれスイッチング電源１のスイッチング回路１０１のスイッチング素子ＳＷ１１，ＳＷ１４とスイッチング素子ＳＷ１２，ＳＷ１３とに供給する構成を有している。図２の制御信号Ｓ１と制御信号Ｓ２との関係から明らかなように、オフ期間ＴOFFは、デッドタイムＴｄに相当している。
【００４３】
クロック周期制御部２１は、図３に示すように、パルス信号Ｓ０の周期Ｔ（＝オン期間ＴON＋オフ期間ＴOFF）と同一の周期を有するパルス信号Ｓ０’を生成し、このパルス信号Ｓ０’のオン期間ＴON’を負荷が軽くなるのに応じて短くするように制御するものである。パルス信号Ｓ０’のオフ期間ＴOFF’は負荷の変化に関係なく固定された極めて短い期間で、このため、実質的にオン期間ＴON’を負荷変動に応じて制御することによりパルス信号Ｓ０の周期Ｔを負荷変動に応じて制御するようになっている。なお、パルス信号Ｓ０’の周期を変えるのであれば、オフ期間ＴOFF’のみを変化させてもよく、両期間ＴON’，ＴOFF’を変化させるようにしてもよい。クロック周期制御部２１は、本発明に係るクロック周期制御手段に相当している。
【００４４】
オフ期間制御部２２は、クロック周期制御部２１で生成されるパルス信号Ｓ０’の立ち下がりタイミングでパルス信号Ｓ０のオフ時間ＴOFF（デッドタイムＴｄ）に相当する時間を生成して当該パルス信号Ｓ０’に挿入することによりパルス信号Ｓ０を生成するものである。オフ期間制御部２２は、負荷が所定の負荷よりも重いときはオフ時間ＴOFFを所定の時間に固定し、負荷が所定の負荷以上に軽くなると、負荷の変化に応じてオフ時間ＴOFFを長くするように変化させる。オフ期間制御部２２は、本発明に係るデッドタイム制御手段に相当している。
【００４５】
第１実施形態に係るスイッチング制御装置２は、上記のように、負荷が軽くなるのに応じて周期Ｔが短くなるパルス信号Ｓ０’が生成され、このパルス信号Ｓ０’の立下りタイミングに、負荷が所定の負荷よりも重いときは、所定の時間に固定され、負荷が所定の負荷以上に軽いときは負荷の変化に応じて時間が長くなるオフ時間を挿入してパルス信号Ｓ０が生成するため、パルス信号Ｓ０は、負荷が所定の負荷よりも重いときは、オン期間ＴONのみが負荷が軽くなるのに応じて短くなり、負荷が所定の負荷以上に軽いときは、負荷が軽くなるのに応じてオン期間ＴONが短くなる一方、オフ期間ＴOFFが長くなるパルス信号となる。
【００４６】
制御信号生成部２３は、オフ期間制御部２２で生成されるパルス信号Ｓ０から１つおきに矩形波信号Ｓｓを除去した制御信号Ｓ１を生成するとともに、パルス信号Ｓ０から制御信号Ｓ１のパルスを除去した制御信号Ｓ２を生成し、それぞれスイッチング回路１０１のスイッチング素子ＳＷ１１，ＳＷ１４とスイッチング素子ＳＷ１２，ＳＷ１３とに出力するものである。制御信号生成部２３は、本発明に係る制御信号生成手段に相当している。制御信号生成部２３からは、負荷が所定の負荷よりも重いときは、デッドタイムＴｄが所定の時間に固定され、負荷が軽くなるのに応じて周期Ｔが短くなるように変化する制御信号Ｓ１，Ｓ２が出力され、負荷が所定の負荷よりも軽くなると、負荷が軽くなるのに応じて周期Ｔが短くなるとともに、デューティ比（ＴON/(ＴON+ＴOFF）)が小さくなる（デッドタイムＴｄが増加する）ように変化する制御信号Ｓ１，Ｓ２が出力される。
【００４７】
図４は、第１実施形態に係るスイッチング制御装置２の具体的な回路構成を示す図である。また、図５は、図４に示すスイッチング制御装置２の動作を示す波形図である。
【００４８】
図５は、負荷が所定の重負荷の範囲よりも軽負荷となる場合の制御信号Ｓ１，Ｓ２の変化の様子を示したものである。同図において、「Ｉｃ，Ｉ１」は、制御信号Ｉｃとカレントミラー回路２１２のトランジスタＱ１のコレクタ電流Ｉ１の波形を示し、「Ｖ１，Ｖｒ」は、カレントミラー回路２１２のトランジスタＱ１のコレクタ電圧Ｖ１と差動アンプ２２１のトランジスタＱ７のベースに印加される基準電圧Ｖｒの波形を示している。また、「Ｖ２」は、シュミットトリガー回路２１３（ヒステリシスコンパレータ）の入力端Ａの電圧波形、「Ｖ３」は、シュミットトリガー回路２１３の出力端Ｂの電圧波形、「Ｖ４」は、Ｊ−Ｋフリップフロップ回路２１４のＱ端子の出力電圧波形、「Ｖ５」は、シュミットトリガー回路２２２の入力端Ｃの電圧波形、「Ｖ６」は、シュミットトリガー回路２２２の出力端Ｄの電圧波形、「Ｖ７」は、ＮＯＴ回路ＮＯＴ５の出力電圧波形、「Ｖ８」は、ＮＯＴ回路ＮＯＴ６の出力電圧波形を示している。
【００４９】
以下、図４、図５を参照しながら、スイッチング制御装置２の構成と動作について説明する。
【００５０】
クロック周期制御部２１は、誤差増幅回路４で検出される偏差信号を制御電流ＩｃとしてフォトカプラＰＣからなる入力回路２１１により入力し、当該制御電流Ｉｃの変化に応じた充電電流Ｉ１’をカレントミラー回路２１２で生成し、その充電電流Ｉ１’でコンデンサＣ１を充電する一方、トランジスタＱ４と抵抗ｒ２とによりコンデンサＣ１を放電することにより当該コンデンサＣ１の充電時間をオン期間ＴON’とし、放電時間をオフ期間ＴOFF’とするパルス信号Ｓ０’を生成するようになっている。
【００５１】
また、シュミットトリガー回路２１３によりコンデンサＣ１の充放電時の電圧レベルの変化から放電タイミングを制御することによりオン期間ＴON’が充電電流Ｉ１’に比例して短くなるようになっている。すなわち、コンデンサＣ１は、トランジスタＱ３のオン期間に充電され、トランジスタＱ４のオフ期間に放電される。トランジスタＱ３，Ｑ４は、シュミットトリガー回路２１３の出力電圧信号により同時に一方がオンのとき他方がオフになるように交互に切り換えられ、これによりトランジスタＣ１は充電動作と放電動作とが交互に繰り返されるようになっている。
【００５２】
シュミットトリガー回路２１３の出力電圧信号は、コンデンサＣ１の充電動作により入力端Ａの電圧Ｖ２が所定の閾値Ｖ(H-L)1に低下すると、Ｌレベルに反転し、これによりトランジスタＱ３はオフ、トランジスタＱ４はオンになり、コンデンサＣ１の放電が開始される。一方、コンデンサＣ１の放電動作により入力端Ａの電圧Ｖ２が所定の閾値Ｖ(L-H)1（＞Ｖ(H-L)1）に上昇すると、シュミットトリガー回路２１３の出力電圧信号は、Ｈレベルに反転し、これによりトランジスタＱ３はオン、トランジスタＱ４はオフになり、コンデンサＣ１の充電が開始される。コンデンサＣ１の充電動作は、充電電流Ｉ１’が大きいほど、入力端Ａの電圧Ｖ２は早く所定の閾値Ｖ(H-L)1に低下するから、充電電流Ｉ１’の増大に応じて、すなわち、負荷が軽くなるのに比例して充電時間は短くなる。
【００５３】
クロック周期制御部２１の具体的な回路構成について説明すると、フォトカプラＰＣの出力端子は、カレントミラー回路２１２を構成するｐｎｐ型トランスジスタＱ１のコレクタに抵抗Ｒ１を介して接続された抵抗Ｒ２の両端に接続されている。制御電流Ｉｃの電流量に応じてフォトカプラＰＣの抵抗値が変化し、これにより抵抗Ｒ２とフォトカプラＰＣとの合成抵抗値が変化してトランジスタＱ１のコレクタに流れる電流Ｉ１が変化するようになっている。
【００５４】
カレントミラー回路２１２は、コンデンサＣ1を制御電流Ｉｃの大きさに応じた電流で充電するために当該電流を生成するための回路である。カレントミラー回路２１２は、２個のｐｎｐ型トランジスタＱ１，Ｑ２のベース間を互に接続した構成をなし、両トランジスタＱ１，Ｑ２のエミッタは抵抗ｒ１を介してそれぞれＶDD電源に接続され、トランジスタＱ１のコレクタは、抵抗Ｒ１，Ｒ２の直列回路を介してＶssライン（本実施形態では０Ｖライン）に接続されている。
【００５５】
一方、トランジスタＱ２のコレクタは、ｐｎｐ型トランジスタＱ３を介してコンデンサＣ１の一方端に接続されている。また、コンデンサＣ１の他方端はシュミットトリガー回路２１３の入力端Ａに接続され、トランジスタＱ３のベースはバイアス抵抗を介してＶDD電源に接続されるとともに、抵抗およびコンデンサの並列回路とＮＯＴ回路ＮＯＴ４を介してシュミットトリガー回路２１３の出力端Ｂに接続されている。
【００５６】
すなわち、トランジスタＱ３は、シュミットトリガー回路２１３の出力信号（電圧信号）によりオン・オフが制御されるようになっている。具体的には、シュミットトリガー回路２１３の出力端ＢがＨレベルになると、ＮＯＴ回路ＮＯＴ４によりトランジスタＱ３のベースはＬレベルとなるから、トランジスタＱ３はオンになり、出力端ＢがＬレベルとなると、ＮＯＴ回路ＮＯＴ４によりトランジスタＱ３のベースはＨレベルとなるから、トランジスタＱ３はオフになる。
【００５７】
従って、カレントミラー回路２１２のトランジスタＱ１のコレクタに制御電流Ｉｃの変化に比例した電流Ｉ１が流れると、トランジスタＱ２のコレクタにもこれと同じ値の電流Ｉ１’が流れ、この電流Ｉ１’はトランジスタＱ３を介してコンデンサＣ１に充電電流として流れることになるが、トランジスタＱ３はシュミットトリガー回路２１３の出力信号（電圧信号）によりオン・オフが制御されるから、コンデンサＣ１の充電動作は、トランジスタＱ３によって制御される。すなわち、コンデンサＣ１は、シュミットトリガー回路２１３の出力端ＢがＨレベルの期間、トランジスタＱ３を介して充電電流Ｉ１’が供給され、充電される。
【００５８】
また、コンデンサＣ１の両端にはＮＯＴ回路ＮＯＴ１が接続されるとともに、コンデンサＣ１の一方端は、トランジスタＱ４のコレクタに接続されている。さらにトランジスタＱ４のエミッタは抵抗r２を介してＶssラインに接続されている。
【００５９】
さらにトランジスタＱ４のベースは、抵抗およびコンデンサの並列回路とＮＯＴ回路ＮＯＴ４を介してシュミットトリガー回路２１３の出力端Ｂに接続されている。すなわち、トランジスタＱ４は、シュミットトリガー回路２１３の出力信号（電圧信号）によりオン・オフが制御されるようになっている。具体的には、シュミットトリガー回路２１３の出力端ＢがＨレベルになると、ＮＯＴ回路ＮＯＴ４によりトランジスタＱ４のベースはＬレベルとなるから、トランジスタＱ４はオフになり、出力端ＢがＬレベルとなると、ＮＯＴ回路Ｎ４によりトランジスタＱ４のベースはＨレベルとなるから、トランジスタＱ４はオンになる。
【００６０】
トランジスタＱ４がオンになると、コンデンサＣ１の一方端は当該トランジスタＱ４および抵抗ｒ２を介してＶssラインに接続されるから、コンデンサＣ１の充電電荷は当該トランジスタＱ４および抵抗ｒ２を介して放電される。そして、トランジスタＱ３とトランジスタＱ４とは、一方がオンのとき、他方はオフとなるから、シュミットトリガー回路２１３の出力端Ｂのレベルが反転する毎にコンデンサＣ１の充電動作と放電動作とが繰り返されることになる（図５のＶ２の波形参照）。
【００６１】
シュミットトリガー回路２１３は、入力端ＡがＨレベルからＬレベルに変化するときは所定の閾値Ｖ(H-L)1にまで低下すると、出力端ＢをＨレベルからＬレベルに反転し、入力端ＡがＬレベルからＨレベルに変化するときは所定の閾値Ｖ(L-H)1(＞Ｖ(H-L)1)にまで上昇すると、出力端ＢをＬレベルからＨレベルに反転する回路で、入力レベル降下時の出力レベルの反転閾値Ｖ(H-L)1と入力レベル上昇時の出力レベルの反転閾値Ｖ(L-H)1とにヒステリシスを持たせることによりコンデンサＣ１の充電開始タイミングと放電開始タイミングを制御する回路である。
【００６２】
シュミットトリガー回路２１３は、２個のＮＯＴ回路ＮＯＴ２，ＮＯＴ３の直列回路にコンデンサと抵抗とをそれぞれ並列に接続し、入力側に入力抵抗を接続した回路で構成されている。シュミットトリガー回路２１３の入力端Ａには、コンデンサＣ１の他方端が接続されているので、入力端ＡのレベルはコンデンサＣ１の充放電動作によって変化する。
【００６３】
シュミットトリガー回路２１３の出力端ＢがＨレベルの状態では、コンデンサＣ１の充電動作が行われるが、この充電動作によりコンデンサＣ１の充電電圧が上昇すると、それに応じて入力端Ａのレベルが低下する。そして、入力端Ａの電圧Ｖ２がＶ２＝Ｖ(H-L)1になると、シュミットトリガー回路２１３の出力端ＢがＬレベルに反転し、コンデンサＣ１の充電動作は放電動作に切り換えられ、この放電動作によりコンデンサＣ１の放電電圧が低下すると、それに応じて入力端Ａのレベルが上昇する。そして、入力端Ａの電圧Ｖ２がＶ２＝Ｖ(L-H)1になると、シュミットトリガー回路２１３の出力端ＢがＨレベルに反転し、コンデンサＣ１の放電動作は充電動作に切り換えられ、以下、上記充放電動作が繰り返される（図５のＶ２の波形参照）。
【００６４】
Ｊ−Ｋフリップフロップ回路２１４は、シュミットトリガー回路２１３からの出力信号（図５のＶ３の波形参照）から上述したパルス信号Ｓ０’に相当する信号を生成する回路である。Ｊ−Ｋフリップフロップ回路２１４の／ＣＫ端子にはシュミットトリガー回路２１３の出力信号（オン期間ＴON'+オフ期間ＴOFF'を周期とするパルス信号）が入力され、／ＣＫ端子がＨからＬに変化するたびにＱ端子がＨ、／Ｑ端子がＬに変化し、／ＣＬＲ端子にクリア信号（Ｌレベル信号）が入力されると、Ｑ端子はＬ、／Ｑ端子がＨに変化する。従って、Ｑ端子からはシュミットトリガー回路２１３の出力信号の立ち下がりに同期して一瞬Ｈレベルに上昇するパルス信号Ｓ０'が出力される（図５のＶ４の波形参照）。
【００６５】
オフ期間制御部２２は、Ｊ−Ｋフリップフロップ回路２１４から入力されるパルス信号Ｓ０'の立ち下がりタイミングで、抵抗Ｒｄによる充電電流Ｉｄと差動アンプ２２１からの出力電流Ｉ２との合計電流Ｉｓ＝（Ｉｄ＋Ｉ２）でコンデンサＣ２の充電を開始し、シュミットトリガー回路２２２によりコンデンサＣ２の充放電タイミングを制御して当該コンデンサＣ２の充電時間から負荷状態の変化に応じて変化するオフ期間ＴOFFを生成し、パルス信号Ｓ０'に挿入してパルス信号Ｓ０を生成するようにしている。
【００６６】
すなわち、差動アンプ２２１の出力電流Ｉ２は、制御電流Ｉｃが所定の閾値以下のときは、最大値となり、制御電流Ｉｃが所定の閾値よりも大きいときは制御電流Ｉｃの増加に応じて減少するようになっている。このため、制御電流Ｉｃが所定の閾値以下の範囲、すなわち、負荷状態が所定の負荷の範囲（図５ではａ点より左側の領域）では、コンデンサＣ２の充電電流Ｉｓは最大となるため、コンデンサＣ２の充電速度は最大となる。一方、制御電流Ｉｃが所定の閾値よりも大きい範囲、すなわち、負荷状態が所定の負荷より軽い負荷となると（図５ではａ点より右側の領域）、コンデンサＣ２の充電電流Ｉｓは制御電流Ｉｃの増加に応じて減少するため、コンデンサＣ２の充電速度は制御電流Ｉｃの増加に応じて低下する。
【００６７】
従って、コンデンサＣ２が充電を開始してからその両端電圧が所定の電圧にまで変化する時間をオフ期間ＴOFFにするようにすれば、負荷状態が所定の負荷の範囲では、所定の最小値となり、負荷状態が所定の負荷より軽い負荷となると、負荷が軽くなるのに比例して長くなるオフ期間ＴOFFが生成され、当該オフ期間ＴOFを有するパルス信号Ｓ０が生成される。
【００６８】
オフ期間制御部２２の具体的な回路構成について説明すると、Ｊ−Ｋフリップフロップ回路２１４のＱ端子にｎｐｎ型トランジスタＱ８のベースが抵抗とコンデンサの並列回路を介して接続され、トランジスタＱ８のエミッタはＶssラインに接続され、コレクタは抵抗Ｒｄを介してＶDD電源に接続されている。また、トランジスタＱ８のコレクタ−エミッタ間にはコンデンサＣ２が並列に接続され、トランジスタＱ８のコレクタにはシュミットトリガー回路２２２が接続されている。シュミットトリガー回路２２２は、シュミットトリガー回路２１３と同一の回路構成で構成されている。トランジスタＱ８は、Ｊ−Ｋフリップフロップ回路２１４のＱ端子がＨレベルに反転するタイミングでコンデンサＣ２を短絡して蓄積電荷を放電させるための素子である。
【００６９】
また、差動アンプ２２１は、ｐｎｐ型トランジスタＱ６，Ｑ７の両エミッタを抵抗Ｒｅを介してＶDD電源に接続してなるもので、トランジスタＱ６のベースは、クロック周期制御部２１のカレントミラー回路２１２のトランジスタＱ１のコレクタ及びベースに接続されている。また、トランジスタＱ７のベースには基準電圧Ｖｒが印加され、トランジスタＱ７のコレクタはコンデンサＣ２とトランジスタＱ８との接続点Ｃに接続されている。
【００７０】
さらにシュミットトリガー回路２２２の出力端Ｄは、Ｊ−Ｋフリップフロップ回路２１４の／ＣＬＲ端子と、制御信号生成部２３のＪ−Ｋフリップフロップ回路２３１の／ＣＫ端子と、２つのＡＮＤ回路ＡＮＤ１,ＡＮＤ２の入力端に接続されている。
【００７１】
オフ期間制御部２２では、Ｊ−Ｋフリップフロップ回路２１４の／ＣＫ端子の入力信号がＬレベルに立ち下がると、Ｑ端子がＨレベルに反転し、これによりトランジスタＱ８がオンになり、コンデンサＣ２の蓄積電荷がトランジスタＱ８を介して瞬時に放電される。これによりシュミットトリガー回路２２２の入力端Ｃの電圧Ｖ５が瞬時に低下し、電圧Ｖ５がシュミットトリガー回路２２２によって規定される所定の閾値Ｖ(H-L)2まで低下すると、シュミットトリガー回路２２２の出力端ＤのレベルはＨレベルからＬレベルに反転する。
【００７２】
出力端ＤのレベルがＨレベルからＬレベルに反転すると、Ｊ−Ｋフリップフロップ回路２１４の／ＣＬＲ端子にクリア信号が入力されるから、Ｊ−Ｋフリップフロップ回路２１４のＱ端子の出力レベルがＬレベルに反転され、これによりトランジスタＱ８がオフになり、コンデンサＣ２の放電動作は充電動作に切り換えられる。このとき、コンデンサＣ２は、抵抗Ｒｅを流れる電流Ｉｄと差動アンプ２２１から出力される電流Ｉ２の合計電流Ｉｓにより充電が行なわれる。
【００７３】
コンデンサＣ２の充電動作が開始されると、シュミットトリガー回路２２２の入力端Ｃの電圧Ｖ５は充電電流Ｉｓに応じた速度で上昇し、電圧Ｖ５がシュミットトリガー回路２２２によって規定される所定の閾値Ｖ(L-H)2（＞Ｖ(H-L)2）にまで上昇すると、シュミットトリガー回路２２２の出力端ＤのレベルはＬレベルからＨレベルに反転する。従って、シュミットトリガー回路２２２の出力端Ｄではパルス信号Ｓ０’の立ち下がりタイミングでＬレベルに反転し、その後、コンデンサＣ２の充電電圧が所定の閾値Ｖ(L-H)2にまで上昇する時間（オフ期間ＴOFFに相当）が経過した時、Ｈレベルに反転する信号、すなわち、パルス信号Ｓ０に相当する信号が出力される。
【００７４】
ところで、クロック周期制御部２１のカレントミラー回路２１２では、トランジスタＱ１のコレクタ電圧Ｖ１は、制御電流Ｉｃの変動によって抵抗Ｒ２の部分の合成抵抗値が変化するため、制御電流Ｉｃの変化に応じて変化する。すなわち、制御電流Ｉｃの増加に応じてコレクタ電圧Ｖ１は低下する。従って、カレントミラー回路２１２の電流Ｉ１が小さく、Ｖ１＞基準電圧Ｖｒとなっている場合、差動アンプ２２１のトラジスタＱ６はオフ状態となり、トランジスタＱ７から出力される電流Ｉ２は抵抗Ｒｅを流れる電流Ｉｅ＝（ＶDD−Ｖｒ−Ｖbe7）/Ｒｅ(Ｖbe7はトランジスタＱ７のベース・エミッタ間電圧）と等しくなる。
【００７５】
一方、カレントミラー回路２１２の電流Ｉ１が増加し、Ｖ１が基準電圧Ｖｒ以下、すなわち（ＶDD−Ｖ１）が（ＶDD−Ｖｒ）以上になると、差動アンプ２２１のトラジスタＱ６に電流が流れるようになるため、電流ＩｅはトランジスタＱ６とＱ７とに分流することになる。トランジスタＱ６のコレクタ電流は、Ｖ１（トランジスタＱ６のベース電圧）に比例するから、制御電流Ｉｃの増加に応じてトランジスタＱ６の分流量が増加し、トランジスタＱ７のコレクタ電流Ｉ２は減少することになる。すなわち、トランジスタＱ７のコレクタ電流Ｉ２は、制御電流Ｉｃの増加に応じてＩｅ〜０の範囲で変化することになる。
【００７６】
従って、コンデンサＣ２の充電電流Ｉｓ＝（Ｉｄ＋Ｉ２）は、負荷が所定の負荷の範囲（図５のａ点より左側の領域）では、Ｉｅ（最大値）となり、負荷が所定の負荷よりも軽負荷の範囲（図５のａ点より右側の領域）では、制御電流Ｉｃの増加に応じてＩｅからＩｄに減少するから、コンデンサＣ２の充電速度は変化し、これに応じてオフ期間ＴOFFも変化することになる（図５のＶ５，Ｖ６の波形参照）。
【００７７】
制御信号生成部２３は、Ｊ−Ｋフリップフロップ回路２３１と、２組の（ＡＮＤ回路ＡＮＤ１＋ＮＯＴ回路ＮＯＴ５）と（ＡＮＤ回路ＡＮＤ２＋ＮＯＴ回路ＮＯＴ６）とで構成されている。Ｊ−Ｋフリップフロップ回路２３１の／ＣＫ端子は、シュミットトリガー回路２２２の出力端Ｄに接続され、Ｊ端子、Ｋ端子、／ＣＬＲ端子および／ＰＲ端子はＶDD電源に接続されている。また、Ｊ−Ｋフリップフロップ回路２３１のＱ端子は、ＡＮＤ回路ＡＮＤ１の入力端に接続され、／Ｑ端子は、ＡＮＤ回路ＡＮＤ２の入力端に接続されている。
【００７８】
Ｊ−Ｋフリップフロップ回路２３１は、／ＣＫ端子がＨレベルからＬレベルに反転するタイミングで、Ｑ端子および/Ｑ端子の出力レベルが反転し、Ｑ端子の出力信号と／Ｑ端子の出力信号とは互に位相が１８０度反転している。従って、ＡＮＤ回路ＡＮＤ１によりＱ端子の出力信号と／ＣＫ端子への入力信号との論理積を取り、ＡＮＤ回路ＡＮＤ２により／Ｑ端子の出力信号と／ＣＫ端子への入力信号との論理積を取ることにより、ＡＮＤ回路ＡＮＤ１で、例えば／ＣＫ端子に入力されるパルス信号Ｓ０の奇数番目の矩形波信号Ｓｓだけが取り出され、ＮＯＴ回路ＮＯＴ５から制御信号Ｓ１として出力され、ＡＮＤ回路ＡＮＤ２で／ＣＫ端子に入力されるパルス信号Ｓ０の偶数番目の矩形波信号Ｓｓだけが取り出され、ＮＯＴ回路ＮＯＴ６から制御信号Ｓ２として出力される。
【００７９】
以上より、第１実施形態に係るスイッチング制御装置２では、負荷が軽くなるのに応じて制御電流Ｉｃが増加する場合、コレクタ電圧Ｖ１が基準電圧Ｖｒを超えない範囲では、デッドタイムＴｄは最小の時間に固定され、オン期間ＴONだけが制御電流Ｉｃの増加に応じて減少する制御信号Ｓ１，Ｓ２が出力される(ａより左側の領域におけるＶ７，Ｖ８の波形参照)。一方、コレクタ電圧Ｖ１が基準電圧Ｖｒを超えると、デッドタイムＴｄおよび制御信号Ｓ１，Ｓ２のオン期間ＴONの両方が制御電流Ｉｃの増加に応じて減少する制御信号Ｓ１，Ｓ２が出力される(ａより左側の領域におけるＶ７，Ｖ８の波形参照)。
【００８０】
<第２実施形態>
図６は、本発明に係るスイッチング制御装置の第２実施形態のブロック構成を示す図である。
【００８１】
第１実施形態に係るスイッチング制御装置は、矩形波信号Ｓｓを生成した後、オフ期間ＴOFF（デッドタイムＴｄ）を生成し、矩形波信号Ｓｓからオフ期間ＴOFFを削除することでパルス信号Ｓ０を生成し、その後、このパルス信号Ｓ０から制御信号Ｓ１と制御信号Ｓ２とを分離する構成であるが、第２実施形態に係るスイッチング制御装置２’は、矩形波信号Ｓｓとオフ期間ＴOFFとを独立して調整してパルス信号Ｓ０を生成し、その後、このパルス信号Ｓ０から制御信号Ｓ１と制御信号Ｓ２とを分離する構成としたものである。第２実施形態に係るスイッチング制御装置は、第１実施形態に係るスイッチング制御装置よりも回路構成がコンパクトになるとともに、より軽負荷まで電圧制御が可能になる利点がある。
【００８２】
図６は、その構成をブロック図で示したもので、制御信号生成部２３’は第１実施形態に係るスイッチング制御装置２の制御信号生成部２３と同一の動作を行う。また、オン期間制御部２４は、制御信号Ｉｃに基づいてパルス信号Ｓ０に含まれる矩形波信号Ｓｓのオン期間ＴONを設定し、オフ期間制御部２５は、制御信号Ｉｃに基づいてパルス信号Ｓ０に含まれる矩形波信号間のオフ期間ＴOFFを設定する。オン期間制御部２４は本発明に係るハイレベル信号生成手段に相当し、オフ期間制御部２５は本発明に係るローレベル信号生成手段に相当している。
【００８３】
図７は、第２実施形態に係るスイッチング制御装置２'の具体的な回路構成を示す図である。
【００８４】
図７において、フォトカプラＰＣは、制御電流Ｉｃを入力する素子である。ＶDD電源とＶss(＜ＶDD、例えば０Ｖ)ラインとの間に接続された抵抗Ｒ１、ダイオードＤ１及び抵抗Ｒ２，Ｒ３の直列回路は、制御電流Ｉｃを制御電圧Ｖｃに変換する回路である。また、コンデンサＣ１は当該コンデンサＣ１の充電動作を利用してオン期間ＴONを設定するための素子であり、ｎｐｎ型トランジスタＱ１はコンデンサＣ１の充電電流を制御する素子であり、ｐｎｐ型トランジスタＱ２はコンデンサＣ１の蓄積電荷の放電を制御する素子である。さらにシュミットトリガー回路２４１は、コンデンサＣ１が充電を開始してからオン期間ＴONに相当するタイミングでリセット信号（図６のオフ期間制御部２５のｒｅｓｅｔ２に入力される信号）を生成するものである。すなわち、シュミットトリガー回路２４１は、コンデンサＣ１の充電動作により入力端Ｆの電圧Ｖ１が所定の閾値Ｖ(H-L)1（なお、図８ではＶth1で表している）に低下すると、出力端ＧのレベルがＨレベルからＬレベルに反転し、このＬレベルの信号がＮＯＴ回路ＮＯＴ１を介してリセット信号としてオフ期間制御部２５に入力される。なお、ＮＯＴ回路ＮＯＴ１は、シュミットトリガー回路２４１の出力電圧のレベルを反転する回路である。
【００８５】
フォトカプラＰＣの出力端子は、抵抗Ｒ３の両端に接続され、制御電流Ｉｃが変化すると、フォトカプラＰＣの抵抗値が変化し、これにより抵抗Ｒ３とフォトカプラＰＣとの合成抵抗値が変化して抵抗Ｒ１とダイオードＤ１のアノードとの接続点Ｅの電圧が変化するようになっている。この接続点Ｅの電圧が、図６におけるオン時間制御部２４とオフ期間制御部２５に入力される制御電圧Ｖｃとなっている。そして、この接続点Ｅに接続されるトランジスタＱ１のベースが図６に示すブロック図のオン期間制御部２４の入力端ｉｎ１に相当し、トランジスタＱ３のベースが同ブロック図のオフ期間制御部２５の入力端ｉｎ２に相当している。
【００８６】
トランジスタＱ１は、ベースが接続点Ｅに接続され、コレクタはコンデンサＣ１を介してＶDD電源に接続され、エミッタは抵抗Ｒ４を介してＶssラインに接続されている。また、トランジスタＱ２は、エミッタがＶDD電源に接続され、コレクタはトランジスタＱ1のコレクタに接続され、ベースは抵抗Ｒ９を介して後述するオフ期間制御部２５側のシュミットトリガー回路２５２の出力端Ｋに接続されている。なお、トランジスタＱ２のベースには抵抗を介してバイアス電圧が供給されている。トランジスタＱ２のベースは、図６に示すブロック図のオン期間制御部２４のリセット信号の入力端ｒｅｓｅｔ１に相当している。
【００８７】
シュミットトリガー回路２４１は、２個のＮＯＴ回路の直列回路に抵抗を並列に接続し、さらにこの並列回路に入力抵抗を接続した構成で、その入力端はトランジスタＱ１及びトランジスタＱ２の両コレクタの接続点Ｆに接続され、その出力端Ｇは、後述する制御信号生成部２３’側のフリップフロップ回路２３１’の／ＣＫ端子に接続されている。この出力端Ｇは、図６に示すブロック図のオン期間制御部２４の出力端ｕ１に相当している。
【００８８】
そして、上述した抵抗Ｒ１、ダイオードＤ１及び抵抗Ｒ２，Ｒ３の直列回路からシュミットトリガー回路２４１及びＮＯＴ回路ＮＯＴ１までの回路はオン期間制御部２４を構成している。
【００８９】
一方、コンデンサＣ２は当該コンデンサＣ２の充電動作を利用してオフ期間ＴOFFを設定するための素子で、ｎｐｎ型トランジスタＱ３，Ｑ４、抵抗Ｒ５、Ｒ６，Ｒ７からなる差動アンプ２５１は制御電流Ｉｃに応じた充電電流をコンデンサＣ２に供給する回路であり、トランジスタＱ５はコンデンサＣ２の蓄積電荷の放電を制御する素子である。さらにシュミットトリガー回路２５２は、コンデンサＣ２が充電を開始してからオン期間Ｔ ON に相当するタイミングでリセット信号（図６のオン期間制御部２４のｒｅｓｅｔ１に入力される信号）を生成するものである。すなわち、シュミットトリガー回路２５２は、コンデンサＣ２の充電動作により入力端Ｊの電圧Ｖ２が所定の閾値Ｖ(H-L)2（なお、図８ではＶth2で表している）に低下すると、出力端ＫのレベルがＨレベルからＬレベルに反転し、このＬレベルの信号がリセット信号としてオフ期間制御部２４に入力される。
【００９０】
差動アンプ２５１を構成する各素子は、トランジスタＱ３，Ｑ４の両エミッタが抵抗Ｒ５を介してＶssラインに接続され、トランジスタＱ３のコレクタはＶDD電源に直接接続される一方、トランジスタＱ４のコレクタはコンデンサＣ２を介してＶDD電源に接続され、さらにトランジスタＱ３のベースは接続点Ｅに接続され、トランジスタＱ４のベースはＶDD電源とＶssライン間に接続された抵抗Ｒ６，Ｒ７の直列回路の中間接続点Ｉに接続されている。この接続点Ｉは、図６のブロック図のオフ期間制御部２５の基準電圧入力端ｉｎ３に相当し、この入力端ｉｎ３にはＶDD電源を抵抗Ｒ６，Ｒ７で分圧した基準電圧Ｖｒ（＝ＶDD・Ｒ６／（Ｒ６＋Ｒ７））が入力される。
【００９１】
差動アンプ２５１では、トランジスタＱ３のベースに印加される制御電圧ＶｃがＶｃ＜Ｖｒであれば、トランジスタＱ３はオフ状態で、トランジスタＱ４はオン状態となり、抵抗Ｒ５を流れる電流は全てコンデンサＣ２に流れるため、コンデンサＣ５の充電電流は最大となる。一方、制御電圧Ｖｃが基準電圧Ｖｒ以上になると、トランジスタＱ３もオン状態になり、抵抗Ｒ５を流れる電流はトランジスタＱ３，Ｑ４で分離されるため、コンデンサＣ２の充電電流は、トランジスタＱ３のコレクタ電流に応じて変化する。すなわち、制御電圧Ｖｃ（トランジスタＱ３のベース電圧）の増加に応じてトランジスタＱ３のコレクタ電流が増加し、コンデンサＣ２の充電電流は減少する。従って、制御電圧Ｖｃが基準電圧Ｖｒよりも低い範囲では、コンデンサＣ２の充電速度は最大になり、制御電圧Ｖｃが基準電圧Ｖｒ以上の範囲では、コンデンサＣ２の充電速度は制御電圧Ｖcの増加に応じて減少する。
【００９２】
トランジスタＱ５のエミッタはＶDD電源に接続され、コレクタは抵抗Ｒ８を介してＶssラインに接続されるとともに、シュミットトリガー回路２５２の入力端Ｊと差動アンプ２５１のトランジスタＱ４のコレクタに接続されている。また、トランジスタＱ５のベースは抵抗Ｒ１０とダイオードＤ３を介してシュミットトリガー回路２５２の出力端Ｋに接続されるとともに、抵抗Ｒ１０とダイオードＤ２を介してオン期間制御部２４のＮＯＴ回路ＮＯＴ１の出力端Ｈに接続されている。トランジスタＱ５のベースは、図６のブロック図のオフ期間制御部２５のリセット端子ｒｅｓｅｔ２に相当している。なお、トランジスタＱ５のベースには抵抗Ｒ１１を介してバイアス電圧が供給されている。
【００９３】
シュミットトリガー回路２５２はシュミットトリガー回路２４１と同一の回路構成で構成され、その入力端Ｊは差動アンプ２５１のトランジスタＱ４のコレクタに接続され、その出力端Ｋ（ＮＯＴ回路の出力端）は、抵抗Ｒ９を介してトランジスタＱ２のベースに接続されるとともに、ダイオードＤ３と抵抗Ｒ１０を介してトランジスタＱ５のベースに接続されている。この出力端Ｋは、図６に示すブロック図のオフ期間制御部２５のリセット信号の出力端ｕ２に相当している。そして、上述した差動アンプ２５１からシュミットトリガー回路２５２までの回路はオフ期間制御部２５を構成している。
【００９４】
Ｊ−Ｋフリップフロップ回路２３１’は、第１実施形態に係るＪ−Ｋフリップフロップ回路２３１と同一の構成をなし、同一の動作を行なう。すなわち、Ｊ−Ｋフリップフロップ回路２３１’は、パルス信号Ｓ０の立ち上がりもしくは立ち下がりのいずれか一方に同期して出力のＨ／Ｌが反転する信号をＱ端子から出力するとともに、Ｑ端子出力を反転した信号を／Ｑ端子から出力する。Ｊ−Ｋフリップフロップ回路２３１’の／ＣＫ端子はオン期間制御部２４のシュミットトリガー回路２４１の出力端Ｇに接続され、Ｑ端子及び／Ｑ端子はそれぞれＮＯＲ回路ＮＯＲ２の一方入力端とＮＯＲ回路ＮＯＲ１の一方入力端に接続されている。
【００９５】
ＮＯＲ回路ＮＯＲ１は、オン期間制御部２４のＮＯＴ回路ＮＯＴ１から出力されるパルス信号Ｓ０の位相を反転した信号とＪ−Ｋフリップフロップ回路２３１’の／Ｑ端子からの出力信号との否定論理和を取ることにより制御信号Ｓ１を生成して出力する回路である。ＮＯＲ回路ＮＯＲ２は、オン期間制御部２４のＮＯＴ回路ＮＯＴ１から出力されるパルス信号Ｓ０の位相を反転した信号とＪ−Ｋフリップフロップ回路２３１’のＱ端子からの出力信号との否定論理和を取ることにより制御信号Ｓ２を生成して出力する回路である。ＮＯＲ回路ＮＯＲ１の他方入力端とＮＯＲ回路ＮＯＲ２の他方入力端とはＮＯＴ回路ＮＯＴ１の出力端Ｈに接続されている。
【００９６】
そして、Ｊ−Ｋフリップフロップ回路２３１’及びＮＯＲ回路ＮＯＲ１，ＮＯＲ２は、制御信号生成部２３’を構成し、Ｊ−Ｋフリップフロップ回路２３１’の／ＣＫ端子は制御信号生成部２３’の入力端子に相当し、ＮＯＲ回路ＮＯＲ１，ＮＯＲ２の出力端子はそれぞれ制御信号生成部２３’の出力端子ＯＵＴ１と出力端子ＯＵＴ２に相当している。
【００９７】
次に、図８の波形図を用いて、図７に示すスイッチング制御装置２’の動作を説明する。
【００９８】
図８も図５と同様、負荷が所定の負荷の範囲からそれを超えて軽負荷となる場合の制御信号Ｓ１，Ｓ２の変化の様子を示したものである。同図において、「Ｖｃ／Ｖｒ」は、トランジスタＱ１のベースに印可される制御電圧Ｖｃと差動アンプ２５１のトランジスタＱ４のベースに印加される基準電圧Ｖｒの波形を示している。また、「Ｖ１」は、シュミットトリガー回路２４１の入力端Ｆの電圧波形、「Ｖ２」は、シュミットトリガー回路２５２の入力端Ｊの電圧波形を示している。また、「Ｇ点」、「Ｈ点」、「Ｋ点」は、それぞれシュミットトリガー回路２４１の出力端Ｇ、ＮＯＴ回路ＮＯＴ１の出力端Ｈ、シュミットトリガー回路２５２の出力端Ｋの電圧波形を示し、「Ｑ出力」、「／Ｑ出力」は、それぞれＪ−Ｋフリップフロップ回路２３１’のＱ端子と／Ｑ端子の出力波形を示し、「Ｓ１」、「Ｓ２」はそれぞれＮＯＲ回路ＮＯＲ１とＮＯＲ回路ＮＯＲ２の出力波形を示している。
【００９９】
トランジスタＱ２がオフ状態では、トランジスタＱ１のコレクタにはベース電圧Ｖｃとエミッタ抵抗Ｒ４によって決定される電流Ｉｅが流れ、この電流ＩｅによりコンデンサＣ１が充電される。トランジスタＱ２がオンになると、コンデンサＣ１の充電電荷が当該トランジスタＱ２により瞬時に放電される。コンデンサＣ１の充電電荷が放電されると、シュミットトリガー回路２４１の入力端Ｆの電圧Ｖ１は所定の閾値Ｖ(L-H)1（＜ＶDD、図８では省略している。）に瞬時に上昇し、これによりシュミットトリガー回路２４１の出力端ＧはＬレベルからＨレベルに反転し、ＮＯＴ回路ＮＯＴ１の出力端ＨはＬレベルとなる。
【０１００】
ＮＯＴ回路ＮＯＴ１の出力端ＨがＬレベルになると、ダイオードＤ２によりトランジスタＱ５のベースがＬレベルとなり、当該トランジスタＱ５がオンになる。これによりシュミットトリガー回路２５２の入力端Ｊの電圧Ｖ２は電源電圧ＶDD（例えば５Ｖ）に瞬時に上昇し、シュミットトリガー回路２５２の出力端ＫがＨレベル（オン期間制御部２４へのリセット信号入力）となるので、トランジスタＱ２がオフになり、コンデンサＣ１の充電が開始される。すなわち、オフ期間制御部２５からオン期間制御部２４にリセット信号が入力され、オン期間制御部２４におけるコンデンサＣ１の充電動作（すなわわち、オン期間ＴONの生成動作）が開始される。
【０１０１】
シュミットトリガー回路２４１の入力端Ｆの電圧Ｖ１はコンデンサＣ１の充電に応じて低下し、当該シュミットトリガー回路２４１により規定される閾値Ｖ(H-L)1（図８のＶth1）まで低下すると、当該シュミットトリガー回路２４１の出力端Ｇの出力電圧はＨレベルからＬレベルに反転する（図８において、Ｖ１の右下がり部分の波形とＧ点のパルス信号の立下がり点を参照）。
【０１０２】
一方、ＮＯＴ回路ＮＯＴ１の出力端ＨがＬレベルになると、トランジスタＱ５がオンになり、コンデンサＣ２の蓄積電荷がトランジスタＱ５により瞬時に放電される。シュミットトリガー回路２４１の入力端Ｆの電圧Ｖ１がＶ１＞Ｖ(H-L)1の期間は、シュミットトリガー回路２４１の出力端Ｇの出力電圧はＨレベル、ＮＯＴ回路ＮＯＴ１の出力電圧はＬレベルであるから、トランジスタＱ５はオン状態に保持され、シュミットトリガー回路２５２の入力端Ｊの電圧Ｖ２は、電源電圧ＶDDとなっている。そして、Ｖ１＝Ｖ(H-L)1になると、シュミットトリガー回路２４１の出力電圧はＨレベルからＬレベルに反転し、ＮＯＴ回路ＮＯＴ１の出力電圧はＬレベルからＨレベルに反転するから（オフ期間制御部２５へのリセット信号入力）、トランジスタＱ５がオフになり、これによりコンデンサＣ２の充電が開始される（図８のＶ２の波形参照）。
【０１０３】
すなわち、オン期間制御部２４からオフ期間制御部２５にリセット信号が入力され、オフ期間制御部２５におけるコンデンサＣ２の充電動作（すなわわち、オフ期間ＴOFFの生成動作）が開始される。
【０１０４】
シュミットトリガー回路２５２の入力端Ｊの電圧Ｖ２はコンデンサＣ２の充電に応じて低下し、当該シュミットトリガー回路２５２により規定される閾値Ｖ(H-L)2（図８のＶth2）まで低下すると、当該シュミットトリガー回路２５２の出力電圧はＨレベルからＬレベルに反転する（図８において、Ｖ２の右下がり部分の波形とＫ点のパルス信号の立下がり点を参照）。シュミットトリガー回路２５２の出力電圧がＬレベルになると、ダイオードＤ３によりトランジスタＱ５のベースがＬレベルとなり、当該トランジスタＱ５がオンになってコンデンサＣ２の蓄積電荷が瞬時に放電されるとともに、シュミットトリガー回路２５２の入力端Ｊの電圧Ｖ２は電源電圧ＶDD（例えば５Ｖ）に瞬時に上昇し、シュミットトリガー回路２５２の出力端ＫがＨレベル（オン期間制御部２４へのリセット信号入力）となるので、トランジスタＱ２がオフになり、コンデンサＣ１の充電が開始される。
【０１０５】
すなわち、コンデンサＣ１のみの充電を開始し、コンデンサＣ１の充電動作により電圧Ｖ１が電源電圧ＶDDから閾値Ｖ(H-L)1に低下すると(オン期間ＴONの生成）、更にコンデンサＣ２の充電を開始し、コンデンサＣ２の充電動作により電圧Ｖ２が電源電圧ＶDDから閾値Ｖ(H-L)2に低下すると(オフ期間ＴOFF の生成）、コンデンサＣ１及びコンデンサＣ２の充電動作を停止し、両コンデンサＣ１，Ｃ２の蓄積電荷を瞬時に放電するという動作が繰り返される（図８のＶ１，Ｖ２の波形参照）。そして、このコンデンサＣ１，Ｃ２の充放電動作の繰り返しによりシュミットトリガー回路２４１の出力端Ｇからは図２に示すパルス信号Ｓ０に相当する信号が出力される（図８のＧ点の信号参照）。
【０１０６】
シュミットトリガー回路２４１から出力されるパルス信号Ｓ０は、Ｊ−Ｋフリップフロップ回路２３１’の／ＣＫ端子に入力され、このパルス信号Ｓ０の立ち下がりに同期して出力のＨ／Ｌが反転する信号がＱ端子から出力されるとともに、Ｑ端子出力を反転した信号が／Ｑ端子から出力される（図８のＱ出力、／Ｑ出力参照）。
【０１０７】
そして、ＮＯＲ回路ＮＯＲ１では、Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号が制御信号Ｓ１として出力され、ＮＯＲ回路ＮＯＲ２では、／Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号が制御信号Ｓ２として出力される（図８のＳ１，Ｓ２の波形参照）。
【０１０８】
図８の波形図に示すように、制御電圧Ｖｃが基準電圧Ｖｒよりも低い範囲では、コンデンサＣ２の充電電流は最大となるため、電圧Ｖ２がＶDDから所定の閾値Ｖ(L-H)2まで変化するコンデンサＣ２の充電時間は最小となり、デッドタイムＴ d は固定されるが、コンデンサＣ１の充電電流は制御電圧Ｖｃの増大に応じて増加するため、電圧Ｖ１がＶDDから所定の閾値Ｖ(L-H)1まで変化するコンデンサＣ１の充電時間は制御電圧Ｖｃの増加に応じて短くなり、制御電圧Ｖｃの増加に応じて周波数だけが増加する制御信号Ｓ１，Ｓ２（ＰＦＭ信号）が出力される。一方、制御電圧Ｖcが基準電圧Ｖｒ以上の範囲では、コンデンサＣ２の充電電流は制御電圧Ｖcの増大に応じて減少するため、電圧Ｖ２がＶDDから所定の閾値Ｖ(L-H)2まで変化するコンデンサＣ２の充電時間は制御電圧Ｖｃの増加に応じて長くなり、制御電圧Ｖｃの増加に応じて周波数とデッドタイムＴ d の両方が増加する制御信号Ｓ１，Ｓ２（（ＰＦＭ＋ＰＷＭ）信号）が出力される。
【０１０９】
<第３実施形態>
図９は、本発明に係るスイッチング制御装置の第３実施形態のブロック構成を示す図である。
【０１１０】
第３実施形態に係るスイッチング制御装置２”は、第２実施形態に係るスイッチング回路２’の回路構成を改良したものである。具体的には第２実施形態に係るスイッチング回路２’ではオン期間ＴONとオフ期間ＴOFFとを制御するコンデンサとシュミットトリガー回路（ヒステリシスコンパレータ）とをそれぞれ別に設けていたが、第３実施形態に係るスイッチング回路２”ではオン期間ＴONとオフ期間ＴOFFを制御するコンデンサとシュミットトリガー回路（ヒステリシスコンパレータ）とを共通化し、１つのコンデンサの充電時間を用いてオン期間ＴONを生成し、コンデンサの放電時間を用いてオフ期間ＴOFFの生成するようにしたものである。
【０１１１】
図９は、その構成をブロック図で示したもので、オン期間／オフ期間制御部２６は、第２実施形態に係るスイッチング制御装置２’のオン期間制御部２４とオフ期間制御部２５とを合わせた部分に相当している。また、制御信号生成部は第２実施形態に係るスイッチング制御装置２’の制御信号生成部２３’と同一の回路構成で構成されている。
【０１１２】
オン期間／オフ期間制御部２６内のコンデンサＣとシュミットトリガー回路２６１とは、それぞれ共通化したコンデンサとヒステリシスコンパレータであり、コンデンサＣの充電電流Ｉｃと放電電流Ｉｄとは制御電圧Ｖｃの変化に応じて変化させるようにしている。具体的には、充電電流Ｉｃは制御電圧Ｖｃの増加に応じて増加し、放電電流Ｉｄは制御電圧Ｖｃの増加に応じて減少するように変化する。また、コンデンサＣの放電回路と充電回路とにはそれぞれスイッチＳＷ１とスイッチＳＷ２とが設けられ、シュミットトリガー回路２６１の出力信号によりスイッチＳＷ１とスイッチＳＷ２とを交互に切り換えることによりコンデンサＣの充放電動作が交互に行われるようになっている。
【０１１３】
図１０は、第３実施形態に係るスイッチング制御装置２”の具体的な回路構成を示す図である。
【０１１４】
図１０は、図７において、オフ期間制御部２５に相当する回路を除去し、それに代えて抵抗Ｒ１２、ｎｐｎ型トランジスタＱ６及び抵抗Ｒ１３の直列回路を接続するとともに、トランジスタＱ１のエミッタ抵抗Ｒ４とＶssラインとの間にｎｐｎ型トランジスタＱ７を追加する一方、トランジスタＱ２に代えてトランジスタＱ８を設け、このトランジスタＱ８のオン・オフ制御をシュミットトリガー回路２４１の出力電圧によって行なうようにしたものである。シュミットトリガー回路２４１は図９のシュミットトリガー回路２６１に相当している。
【０１１５】
具体的には、トランジスタＱ６は、コレクタが抵抗Ｒ１２を介してＶDD電源に接続され、エミッタが抵抗Ｒ１３を介してＶssラインに接続され、ベースは抵抗Ｒ２と抵抗Ｒ３との接続点Ｌに接続されている。また、トランジスタＱ７は、コレクタが抵抗Ｒ４に接続され、エミッタは直接Ｖssラインに接続され、ベースは抵抗Ｒ１７を介してシュミットトリガー回路２４１の出力端Ｇに接続されるとともに、抵抗Ｒ１８を介してＶssラインに接続されている。また、トランジスタＱ８は、ベースが抵抗Ｒ１５を介してＶDD電源に接続されるとともに、抵抗Ｒ１６を介してシュミットトリガー回路２４１の出力端Ｇに接続され、コレクタがシュミットトリガー回路２４１の入力端Ｆに接続され、エミッタがトランジスタＱ６のコレクタに接続されている。また、コンデンサＣ１に抵抗Ｒ１４が並列に接続されている。
【０１１６】
次に、図１１の波形図を用いて、図１０に示すスイッチング制御装置２”の動作を説明する。
【０１１７】
図１１も図５と同様、負荷が所定の重負荷の範囲からそれを超えて軽負荷となる場合の制御信号Ｓ１，Ｓ２の変化の様子を示したものである。同図において、「Ｖｃ＆Ｖｃ’」は、トランジスタＱ１のベースに印可される制御電圧Ｖｃと抵抗Ｒ３と抵抗Ｒ２との接続点Ｌの電圧Ｖｃ’の波形を示している。また、「Ｖ２，Ｖｅ」は、トランジスタＱ８のベース電圧Ｖ２とエミッタ電圧Ｖｅ（＝ＶDD−Ｉ・Ｒ６）の波形、「Ｖ１」は、シュミットトリガー回路２４１の入力端Ｆの電圧波形を示している。また、「Ｇ点」はシュミットトリガー回路２４１の出力端Ｇの電圧波形を示し、「Ｑ出力」、「／Ｑ出力」はそれぞれフリップフロップ回路２３１’のＱ端子と／Ｑ端子の出力波形を示し、「Ｓ１」、「Ｓ２」はそれぞれＮＯＲ回路ＮＯＲ１とＮＯＲ回路ＮＯＲ２の出力波形を示している。
【０１１８】
トランジスタＱ７がオン状態では、トランジスタＱ１はベース電圧（制御電圧Ｖｃ）とエミッタ抵抗Ｒ４によって決定される電流Ｉj1を供給する定電流源として動作し、この電流Ｉj1によってコンデンサＣ１の充電が行われる。トランジスタＱ７がオン状態になるときは、シュミットトリガー回路２４１の出力端ＧのレベルがＨレベルであるから、トランジスタＱ８はオフ状態にあり、コンデンサＣ１には定電流源からの充電電流Ｉj1と、抵抗Ｒ１４とシュミットトリガー回路２４１内の抵抗Ｒ１９，Ｒ２０とを流れる放電電流Ｉh1とが流れることになるが、充電電流Ｉj1が放電電流Ｉh1より大きく設定されていれば、結果的にコンデンサＣ１は充電され、シュミットトリガー回路２４１の入力端Ｆの電圧Ｖ１はコンデンサＣ１の充電動作に応じて低下する。
【０１１９】
そして、シュミットトリガー回路２４１の入力電圧Ｖ１が当該シュミットトリガー回路２４１によって規定される閾値Ｖ(H-L)まで低下すると、当該シュミットトリガー回路２４１の出力端Ｇの出力電圧はＨレベルからＬレベルに反転する（図１１において、Ｖ１の右下がり部分の波形とＧ点のパルス信号の立下がり点を参照）。
【０１２０】
シュミットトリガー回路２４１の出力端ＧがＬレベルになると、トランジスタＱ７がオフになり、トランジスタＱ１による定電流源からのコンデンサＣ１への充電電流Ｉj1の供給は停止され、コンデンサＣ１は、ＶDD電源からコンデンサＣ１、シュミットトリガー回路２４１内の抵抗Ｒ１９，Ｒ２０を流れる電流Ｉj2により充電される。また、シュミットトリガー回路２４１の出力端ＧがＬレベルになると、トランジスタＱ８はオンになり、コンデンサＣ１の放電経路は抵抗Ｒ１４及びシュミットトリガー回路２４１内の抵抗Ｒ１９，Ｒ２０の経路に加えて抵抗Ｒ１２、トランジスタＱ８及びシュミットトリガー回路２４１内の抵抗Ｒ１９，Ｒ２０となる。すなわち、放電電流Ｉhは、抵抗Ｒ１４を流れる放電電流Ｉh1と抵抗Ｒ１２及びトランジスタＱ８を流れる放電電流Ｉh2との合成となる。
【０１２１】
すなわち、抵抗Ｒ１２には、トランジスタＱ６のエミッタ−ベース間の電圧をＶbe6とすると、Ｖｃ’＜Ｖbe6では、電流は流れないが、Ｖｃ’がＶbe6以上になると、ベース電圧Ｖｃ’とエミッタ抵抗Ｒ１３とによって決定される電流Ｉが流れる。シュミットトリガー回路２４１の出力端ＧがＬレベルのときは、（Ｉ×Ｒ１２）＜（ＶDD−Ｖ２）であれば、トランジスタＱ８がオンになり、トランジスタＱ８のエミッタ−ベース間の電圧をＶbe8とすると、そのエミッタ電圧が（Ｖ２＋Ｖbe8）となるように抵抗Ｒ１２には（ＶDD−Ｖ２−Ｖbe8）／Ｒ１２の電流が流れる。
【０１２２】
従って、トランジスタＱ８には、抵抗Ｒ１２に流れる電流から電流Ｉを差し引いた電流（ＶDD−Ｖ２−Ｖbe8）／Ｒ１２−Ｉが流れ、この電流と抵抗Ｒ１４を流れる電流の合計電流値によってコンデンサＣ１は放電される。そして、電流Ｉが０のときは、放電電流は最大かつ一定となり、コンデンサＣ１の放電時間は最小となるが、電流Ｉの増加に応じて放電電流が減少し、コンデンサＣ１の放電時間も長くなる。そして、（Ｉ×Ｒ１２）が（ＶDD−Ｖ２）以上の場合は、トランジスタＱ８はオフになるので、放電電流は抵抗Ｒ１４を流れる電流だけとなり、放電電流は最小となる。すなわち、コンデンサＣ１の放電時間は最大となる。
【０１２３】
充放電経路が切り換えられたとき、放電電流Ｉhが充電電流Ij2より大きく設定されていれば、結果的にコンデンサＣ１は放電され、シュミットトリガー回路２４１の入力電圧Ｖ１はコンデンサＣ１の放電動作に応じて上昇する。そして、その入力電圧Ｖ１がシュミットトリガー回路２４１によって規定される閾値Ｖ(L-H)まで上昇すると、当該シュミットトリガー回路２４１の出力端Ｇの出力電圧はＬレベルからＨレベルに反転する（図１１において、Ｖ１の右上がり部分の波形とＧ点のパルス信号の立上がり点を参照）。
【０１２４】
シュミットトリガー回路２４１の出力端Ｇの出力電圧がＨレベルになると、再びトランジスタＱ７がオンになるとともに、トランジスタＱ８がオフになり、上述したコンデンサＣ１の充電動作が行われ、以下、コンデンサＣ１の充電動作と放電動作とが交互に繰り返される。そして、このコンデンサＣ１の充放電動作の繰り返しによりシュミットトリガー回路２４１でパルス信号Ｓ０のオン期間ＴONとオフ期間ＴOFFとが生成され、シュミットトリガー回路２４１の出力端Ｇからは図２に示すパルス信号Ｓ０に相当する信号が出力される（図１１のＧ点の信号参照）。
【０１２５】
シュミットトリガー回路２４１から出力されるパルス信号Ｓ０は、Ｊ−Ｋフリップフロップ回路２３１’の／ＣＫ端子に入力され、このパルス信号Ｓ０の立ち下がりに同期して出力のＨ／Ｌが反転する信号がＱ端子から出力されるとともに、Ｑ端子出力を反転した信号が／Ｑ端子から出力される（図１１のＱ出力、／Ｑ出力参照）。
【０１２６】
そして、ＮＯＲ回路ＮＯＲ１では、Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号（オン期間ＴONのパルスが（オン期間ＴON＋２×オフ期間ＴOFF）のオフ期間で連続する信号）が制御信号Ｓ１として出力され、ＮＯＲ回路ＮＯＲ２では、／Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号が制御信号Ｓ２として出力される（図１１のＳ１，Ｓ２の波形参照）。
【０１２７】
上記コンデンサＣ１の充放電動作において、トランジスタＱ１による充電電流Ｉj1は、ベース電圧（制御電圧Ｖc）によって変化し、制御電圧Ｖｃが上昇するのに応じて増加する。一方、トランジスタＱ８による放電電流Ｉh2＝（ＶDD−Ｖ２−Ｖbe8）／Ｒ１２−Ｉは、トランジスタＱ６のコレクタ電流Ｉにより変化し、コレクタ電流Ｉが増加するのに応じて減少する。そして、コレクタ電流Ｉは、制御電圧Ｖｃの上昇に応じてトランジスタＱ６のベース電圧Ｖｃ’が上昇するため、制御電圧Ｖｃの上昇に応じて増加する。従って、放電電流Ｉh2は制御電流Ｖｃの上昇に応じて減少する。
【０１２８】
このように充電電流Ｉj1と放電電流Ｉhとを制御電圧Ｖｃの変化に応じて変化させることにより、制御信号Ｓ１，Ｓ２は、制御電圧Ｖｃが所定値より大きい範囲（図１１のａ点より右側の領域）では、制御電圧Ｖｃが上昇すると、充電電流Ｉj1は増加して充電時間Ｔjが短くなり、オン期間ＴONは短くなる一方、放電電流Ｉhが減少して放電時間Ｔhが長くなり、オフ期間Ｔ OFF は長くなるように変化する（ＰＦＭ制御＋ＰＷＭ制御）。また、制御電圧Ｖｃが所定値以下（図１１のａ点より左側の領域）では、トランジスタＱ８による放電電流Ｉh2は、ほぼ（ＶDD−Ｖ２−Ｖbe2）／Ｒ１２に等しくなって固定されるから、放電電流Ｉhは最大となり、制御信号Ｓ１，Ｓ２は、制御電圧Ｖｃの変化に関係なく、オフ期間ＴOFF（デッドタイム）は最も短い期間に固定され、オン期間ＴONのみが変化する（ＰＦＭ制御）。
【０１２９】
従って、第３実施形態に係るスイッチング制御装置２”においても第２実施形態に係るスイッチング制御装置２'と同様の制御信号Ｓ１，Ｓ２を生成することができる。第３実施形態に係るスイッチング制御装置２”は、第１，第２実施形態に係るスイッチング制御装置２,２ 'に比して、回路構成が簡素になり、小型化、低価格化が可能になるという利点がある。
【０１３０】
なお、図１０に示す回路構成では、シュミットトリガー回路２４１のＬレベル期間を制御電圧Ｖｃに対して非線形応答とするために、制御電圧Ｖｃを抵抗Ｒ２と抵抗Ｒ３とで分圧して制御電圧Ｖｃ’を作成し、トランジスタＱ６のベース−エミッタ間電圧Ｖbe6を閾値として使用しているが、図１２に示すように、トランジスタＱ６のベースをトランジスタＱ１のベースに接続する一方、エミッタと抵抗Ｒ１３の間に２個のダイオードＤ２，Ｄ３やその他の非線形素子を挿入する構成としてもよい。また、図１３に示すように、トランジスタＱ６のエミッタを抵抗Ｒ２１を介してＶDD電源に接続し、エミッタにバイアスを与えて閾値を作成するようにしてもよい。
【０１３１】
【発明の効果】
以上説明したように、本発明によれば、出力電圧と目標電圧との偏差が所定値以下の範囲では、デッドタイムを所定の時間に固定し、オンタイムのみが偏差の増加に応じて減少するパルス信号を生成し、出力電圧と目標電圧との偏差が所定値を超える範囲では、デッドタイムが偏差の増加に応じて増大するとともに、オンタイムが偏差の増加に応じて減少するパルス信号を生成し、このパルス信号からオンタイムを1つ置きに除去した第１のパルス信号とパルス信号から第１のパルス信号を除去した第２のパルス信号とを生成して、スイッチング素子の制御信号としてスイッチング電源のスイッチング回路に供給するようにしたので、スイッチング電源に接続される負荷の軽重に関係なく好適に定電圧制御を行うことができる。
【０１３２】
特に、負荷が過度な軽負荷となるように変動した場合には、負荷に応じてデッドタイムを長くするＰＷＭ制御とスイッチング周波数を高くするＰＦＭ制御とを組合せた制御に切り替えられるので、ＰＦＭ制御だけでは定電圧制御が困難な軽負荷の領域であってもＰＷＭ制御と組合せることにより負荷変動に十分に追従した定電圧制御を実現することができる。
【図面の簡単な説明】
【図１】 本発明に係るスイッチング制御装置の第１実施形態のブロック構成を示す図である。
【図２】 パルス信号Ｓ０と制御信号Ｓ１，Ｓ２との関係を示す図である。
【図３】 クロック周期制御部で生成されるパルス信号Ｓ０’とパルス信号Ｓ０との関係を示す図である。
【図４】 第１実施形態に係るスイッチング制御装置の具体的な回路構成を示す図である。
【図５】 図４に示す具体的回路の各部の信号波形を示す図である。
【図６】 本発明に係るスイッチング制御装置の第２実施形態のブロック構成を示す図である。
【図７】 第２実施形態に係るスイッチング制御装置の具体的な回路構成を示す図である。
【図８】 図７に示す具体的回路の各部の信号波形を示す図である。
【図９】 本発明に係るスイッチング制御装置の第３実施形態のブロック構成を示す図である。
【図１０】 第３実施形態に係るスイッチング制御装置の具体的な回路構成を示す図である。
【図１１】 図１０に示す具体的回路の各部の信号波形を示す図である。
【図１２】 第３実施形態に係るスイッチング制御装置の変形例を示す図である。
【図１３】 第３実施形態に係るスイッチング制御装置の他の変形例を示す図である。
【図１４】 従来のスイッチング電源の一例を示す図である。
【図１５】 スイッチング素子のオン・オフを制御するための制御信号の波形を示す図である。
【図１６】 スイッチング電源回路の出力電圧の周波数特性を示す図である。
【符号の説明】
１ スイッチング電源
１０１ スイッチング回路
１０２ 共振回路
１０３ 整流回路
１０４ 平滑回路
２ スイッチング制御装置
２１ クロック周期制御部
２２ オフ期間制御部
２３，２３’ 制御信号生成部
２４ オン期間制御部
２５ オフ期間制御部
２６ オン期間／オフ期間制御部
２１１ 入力回路
２１２ カレントミラー回路
２１３，２２２，２４１，２５２，２６１ シュミットトリガー回路
２２１ 差動アンプ
２１４，２３１ Ｊ−Ｋフリップフロップ回路
Ｔ トランス
Ｒ１〜Ｒ２１ 抵抗
Ｃ，Ｃ１，Ｃ２，Ｃ１１〜Ｃ１４ コンデンサ
Ｄ１〜Ｄ３，Ｄ１１〜Ｄ１４ ダイオード
ＮＯＴ１〜ＮＯＴ６ ＮＯＴ回路
ＡＮＤ１，ＡＮＤ２ ＡＮＤ回路
Claims (7)
- 少なくとも２個のスイッチング素子のブリッジ回路からなり、上記スイッチング素子を所定の駆動周波数で交互にオン・オフ切換することにより直流電圧を交流電圧に変換するスイッチング回路と、上記交流電圧の電圧値を変換する変圧器と、上記スイッチング回路と上記変圧器との間に設けられる共振回路とを備えたスイッチング電源のスイッチング制御装置であって、
上記スイッチング電源の出力電圧と制御すべき目標電圧との偏差を示す偏差信号を入力する入力手段と、
上記スイッチング素子をオン状態にする第１のレベルと上記スイッチング素子の全てをオフ状態にする第２のレベルとが交互に反転してなるパルス信号であって、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは、上記第２のレベルの時間であるデッドタイムが所定の時間に固定され、上記第１のレベルの時間であるオンタイムのみが上記偏差の増加に応じて減少するパルス信号を生成し、上記出力電圧と目標電圧との偏差が所定の閾値を超えたときは、上記デッドタイムが上記偏差の増加に応じて増大するとともに、上記オンタイムが上記偏差の増加に応じて減少するパルス信号を生成するパルス信号生成手段と、
上記パルス信号生成手段で生成されたパルス信号から、上記第１のレベルのパルスを1つ置きに除去した第１のパルス信号を上記スイッチング素子の一方の制御信号として生成するとともに、上記パルス信号から上記第１のパルス信号を除去した第２のパルス信号を上記スイッチング素子の他方の制御信号として生成する制御信号生成手段と、
を備えたことを特徴とするスイッチング制御装置。 - 上記パルス信号生成手段は、上記パルス信号の周期に相当する周期を有し、かつ、上記偏差信号に基づき上記偏差の増加に応じて当該周期が減少する第３のパルス信号を生成するクロック周期制御手段と、
上記クロック周期制御手段で生成される第３のパルス信号の立下りもしくは立上りのタイミングで上記偏差信号に基づき、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の時間に固定され、上記出力電圧と目標電圧との偏差が所定の閾値を超えたときは上記所定の時間よりも長く、かつ、上記偏差の増加に応じて増加するデッドタイムを生成し、このデッドタイムを上記第３のパルス信号のオフタイムとして挿入することにより上記パルス信号を生成するデッドタイム制御手段とからなるものであることを特徴とする請求項１記載のスイッチング制御装置。 - 上記クロック周期制御手段は、
第１のコンデンサと、
上記偏差の増加に応じて増加する充電電流で上記第１のコンデンサを充電する第１の充電回路と、
上記第１のコンデンサの蓄積電荷を放電させる第１の放電回路と、
上記第１の放電回路により上記第１のコンデンサが放電され、当該第１のコンデンサの電圧が第１の閾値に達すると、出力電圧が第１の出力レベルに反転し、上記第１の充電回路により上記第１のコンデンサが充電され、当該第１のコンデンサの電圧が第１の閾値とは異なる第２の閾値に達すると、出力電圧が上記第１の出力レベルとは異なる第２の出力レベルに反転する信号を出力する第１のヒステリシスコンパレータと、
上記第１のヒステリシスコンパレータの出力信号が上記第１の出力レベルのとき、上記第１の充電回路を動作させ、上記第２の出力レベルのとき、上記第１の放電回路を動作させる第１の充放電制御回路とからなり、
上記デッドタイム制御手段は、
第２のコンデンサと、
上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、上記偏差が所定の閾値を超えたときは上記所定の電流値よりも小さく、かつ、当該偏差の増加に応じて減少する充電電流により上記第２のコンデンサを充電する第２の充電回路と、
上記第２のコンデンサの蓄積電荷を放電させる第２の放電回路と、
上記第１のヒステリシスコンパレータの出力信号が上記第２の出力レベルに反転すると、上記第２の放電回路により上記第２のコンデンサを放電させた後、上記第２の充電回路により当該第２のコンデンサの充電を開始させる第２の充放電制御回路と、
上記第２の放電回路により上記第２のコンデンサが放電され、当該第２のコンデンサの電圧が第３の閾値に達すると、出力電圧が第３の出力レベルに反転し、上記第２の充電回路により上記第２のコンデンサが充電され、当該第２のコンデンサの電圧が第３の閾値とは異なる第４の閾値に達すると、出力電圧が上記第３の出力レベルとは異なる第４の出力レベルに反転する信号を上記パルス信号として出力する第２のヒステリシスコンパレータと、
からなることを特徴とする請求項２記載のスイッチング制御装置。 - 上記パルス信号生成手段は、
第１のリセット信号が入力される毎にローレベルからハイレベルに反転し、そのハイレベル状態を上記偏差信号に基づき上記偏差の増加に応じて減少するオンタイムに相当する時間だけ保持した後、ローレベルに反転し、そのローレベル信号を第２のリセット信号として出力するハイレベル信号生成手段と、
上記第２のリセット信号が出力される毎にハイレベルからローレベルに反転し、そのローレベル状態を、上記偏差信号に基づき、上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の時間に固定され、上記偏差が所定の閾値を超えたときは上記偏差の増加に応じて増加するデッドタイムに相当する時間だけ保持した後、ハイレベルに反転し、そのハイレベル信号を上記第１のリセット信号として出力するローレベル信号生成手段と、
からなることを特徴とする請求項１記載のスイッチング制御装置。 - 上記ハイレベル信号生成手段は、
第１のコンデンサと、
上記偏差の増加に応じて増加する充電電流値で上記第１のコンデンサを充電する第１の充電回路と、
上記第１のリセット信号が入力されると、上記第１のコンデンサの蓄積電荷を放電させる第１の放電回路と、
上記第１の放電回路により上記第１のコンデンサが放電され、当該第１のコンデンサの電圧が第５の閾値に達すると、出力電圧がハイレベルに反転し、上記第１の充電回路により上記第１のコンデンサが充電され、当該第１のコンデンサの電圧が上記第５の閾値とは異なる第６の閾値に達すると、出力電圧がローレベルに反転する信号を出力する第１のヒステリシスコンパレータと、
上記第１のヒステリシスコンパレータの出力電圧がローレベルに反転すると、そのローレベル信号を第２のリセット信号として上記ローレベル信号生成手段に出力する第１のリセット信号出力回路と、
からなり、
上記ローレベル信号生成手段は、
第２のコンデンサと、
上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、上記偏差が所定の閾値を超えたときは当該偏差の増加に応じて減少する充電電流により上記第２のコンデンサを充電する第２の充電回路と、
上記第１のリセット信号出力回路から上記第２のリセット信号が入力されると、上記第２のコンデンサの蓄積電荷を放電させる第２の放電回路と、
上記第２の放電回路により上記第２のコンデンサが放電され、当該第２のコンデンサの電圧が第７の閾値に達すると、出力電圧が第５の出力レベルに反転し、上記第２の充電回路により上記第２のコンデンサが充電され、当該第２のコンデンサの電圧が上記第７の閾値とは異なる第８の閾値に達すると、出力電圧が上記第５の出力レベルとは異なる第６の出力レベルに反転する信号を出力する第２のヒステリシスコンパレータと、
上記第２のヒステリシスコンパレータの出力電圧が上記第６の出力レベルに反転すると、その第６の出力レベルの信号を上記第１のリセット信号として上記ハイレベル信号生成手段に出力する第２のリセット信号出力回路と、
からなることを特徴とする請求項４記載のスイッチング制御装置。 - 上記パルス信号生成手段は、
コンデンサと、
上記偏差の増加に応じて増加する充電電流で上記コンデンサを充電する充電回路と、
上記出力電圧と目標電圧との偏差が所定の閾値以下のときは所定の電流値に固定され、上記出力電圧と目標電圧との偏差が所定の閾値を超えたときは上記所定の電流値よりも小さく、かつ、当該偏差の増加に応じて減少する放電電流により上記コンデンサの蓄積電荷を放電させる放電回路と、
上記放電回路により上記コンデンサが放電され、当該コンデンサの電圧が第９の閾値に達すると、出力電圧がハイレベルに反転し、上記充電回路により上記コンデンサが充電され、当該コンデンサの電圧が上記第９の閾値とは異なる第１０の閾値に達すると、出力電圧がローレベルに反転する信号を出力するヒステリシスコンパレータと、
上記ヒステリシスコンパレータの出力がハイレベルのとき、上記コンデンサを充電させ、上記ヒステリシスコンパレータの出力がローレベルのとき、上記コンデンサを放電させる充放電制御回路と、
からなることを特徴とする請求項１記載のスイッチング制御装置。 - 少なくとも２個のスイッチング素子のブリッジ回路からなり、上記スイッチング素子を所定の駆動周波数で交互にオン・オフ切換することにより直流電圧を交流電圧に変換するスイッチング回路と、上記交流電圧の電圧値を変換する変圧器と、上記スイッチング回路と上記変圧器との間に設けられる共振回路とを備えたスイッチング電源であって、請求項１〜６のいずれかに記載されたスイッチング制御装置を備えたことを特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023678A JP3767560B2 (ja) | 2003-01-31 | 2003-01-31 | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023678A JP3767560B2 (ja) | 2003-01-31 | 2003-01-31 | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004236461A JP2004236461A (ja) | 2004-08-19 |
| JP3767560B2 true JP3767560B2 (ja) | 2006-04-19 |
Family
ID=32952412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003023678A Expired - Fee Related JP3767560B2 (ja) | 2003-01-31 | 2003-01-31 | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3767560B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007003967A2 (en) | 2005-07-06 | 2007-01-11 | Cambridge Semiconductor Limited | Switch mode power supply control systems |
| JP2007124879A (ja) * | 2005-09-27 | 2007-05-17 | Mitsumi Electric Co Ltd | 電源装置 |
| US7710098B2 (en) | 2005-12-16 | 2010-05-04 | Cambridge Semiconductor Limited | Power supply driver circuit |
| US7733098B2 (en) | 2005-12-22 | 2010-06-08 | Cambridge Semiconductor Limited | Saturation detection circuits |
| GB0615029D0 (en) * | 2005-12-22 | 2006-09-06 | Cambridge Semiconductor Ltd | Switch mode power supply controllers |
| JP5586218B2 (ja) * | 2009-12-25 | 2014-09-10 | 新電元工業株式会社 | スイッチング電源の制御回路 |
| US9787190B2 (en) | 2011-04-18 | 2017-10-10 | Mitsubishi Electric Corporation | Power conversion device and in-vehicle power supply device equipped with same |
| JP5987586B2 (ja) * | 2012-09-20 | 2016-09-07 | 富士電機株式会社 | スイッチング電源装置 |
| JP6414676B2 (ja) * | 2014-09-10 | 2018-10-31 | パナソニックＩｐマネジメント株式会社 | 点灯装置及び照明器具 |
| CN112290916A (zh) * | 2020-11-13 | 2021-01-29 | 四川泛华航空仪表电器有限公司 | 一种抗电磁干扰的小波模拟信号转化系统 |
| CN114326911B (zh) * | 2022-01-04 | 2023-09-26 | 长江存储科技有限责任公司 | 基准电压电路、三维存储器 |
-
2003
- 2003-01-31 JP JP2003023678A patent/JP3767560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004236461A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0840431B1 (en) | Power converter | |
| JP3494223B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US7522429B2 (en) | DC-DC converter | |
| JP3767560B2 (ja) | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 | |
| JP5823235B2 (ja) | スイッチング電源装置 | |
| US4439821A (en) | DC to DC switching regulator with temperature compensated isolated feedback circuitry | |
| KR19980033209A (ko) | 전원장치 | |
| JP2008048483A (ja) | 直流交流変換装置 | |
| CN101981796A (zh) | 生成辅助电源电压的阻尼电容器 | |
| JP4341698B2 (ja) | スイッチング電源とその制御回路及び制御方法 | |
| JP2021083265A5 (ja) | ||
| JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
| US8411476B2 (en) | Charge mode control | |
| JP6398773B2 (ja) | 制御回路およびスイッチング電源装置 | |
| JP4043321B2 (ja) | スイッチング電源装置 | |
| JP4311117B2 (ja) | スイッチング電源装置 | |
| JP4211465B2 (ja) | パルス幅変調回路 | |
| JPH08130871A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4452466B2 (ja) | 電力変換装置及びデッドタイム生成器 | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| JP2003134817A (ja) | 電源装置 | |
| JP2003189607A (ja) | スイッチング電源装置 | |
| EP0989660B1 (en) | Double ended converter | |
| JP5042880B2 (ja) | スイッチング電源装置 | |
| RU2039409C1 (ru) | Блок питания пьезоэлектрического двигателя |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |