JPH05267282A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05267282A JPH05267282A JP6261892A JP6261892A JPH05267282A JP H05267282 A JPH05267282 A JP H05267282A JP 6261892 A JP6261892 A JP 6261892A JP 6261892 A JP6261892 A JP 6261892A JP H05267282 A JPH05267282 A JP H05267282A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- silica sol
- lower wiring
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】本発明は、スピンオングラス（ＳＯＧ）を用い
て、配線層等が形成されて凹凸を有する半導体基体の表
面を平坦化する半導体装置の製造方法に関し、平坦化絶
縁膜の応力を低減し、かつそのエッチングレートをＣＶ
Ｄ法により形成された絶縁膜のエッチングレートの程度
に適度に調整することができる半導体装置の製造方法の
提供を目的とする。 【構成】シリカゾルを添加したスピンオングラス（ＳＯ
Ｇ）を用いて、基体２３の表面に塗布・乾燥し、絶縁膜
２４を形成することを含み構成する。
て、配線層等が形成されて凹凸を有する半導体基体の表
面を平坦化する半導体装置の製造方法に関し、平坦化絶
縁膜の応力を低減し、かつそのエッチングレートをＣＶ
Ｄ法により形成された絶縁膜のエッチングレートの程度
に適度に調整することができる半導体装置の製造方法の
提供を目的とする。 【構成】シリカゾルを添加したスピンオングラス（ＳＯ
Ｇ）を用いて、基体２３の表面に塗布・乾燥し、絶縁膜
２４を形成することを含み構成する。
Description
【０００１】（目次） ・産業上の利用分野 ・従来の技術（図５〜図７） ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例 （１）第１の実施例（図１，図２） （２）第２の実施例（図３，図４） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、スピンオングラス（ＳＯ
Ｇ）を用いて、配線層等が形成されて凹凸を有する半導
体基体の表面を平坦化する半導体装置の製造方法に関す
る。
に関し、更に詳しく言えば、スピンオングラス（ＳＯ
Ｇ）を用いて、配線層等が形成されて凹凸を有する半導
体基体の表面を平坦化する半導体装置の製造方法に関す
る。
【０００３】
【従来の技術】近年、半導体装置の高密度化により、配
線層等の形成された半導体基体の表面の凹凸の現れ方は
ますます顕著になりつつある。このため、このような半
導体基体の表面に直接層間絶縁膜や上部配線層等を形成
すると、膜厚の不均一等が生じ、絶縁性の低下や配線抵
抗の増大を招く。従って、これを改善すべく、半導体基
体の表面にＳＯＧを塗布して凹凸をより平坦化してい
る。
線層等の形成された半導体基体の表面の凹凸の現れ方は
ますます顕著になりつつある。このため、このような半
導体基体の表面に直接層間絶縁膜や上部配線層等を形成
すると、膜厚の不均一等が生じ、絶縁性の低下や配線抵
抗の増大を招く。従って、これを改善すべく、半導体基
体の表面にＳＯＧを塗布して凹凸をより平坦化してい
る。
【０００４】図５（ａ）〜（ｃ），図６（ｄ），（ｅ）
は、スピンオングラス（ＳＯＧ）を用いて、配線層等が
形成されて凹凸を有する半導体基体の表面を平坦化す
る、従来例の半導体装置の製造方法について説明する断
面図である。
は、スピンオングラス（ＳＯＧ）を用いて、配線層等が
形成されて凹凸を有する半導体基体の表面を平坦化す
る、従来例の半導体装置の製造方法について説明する断
面図である。
【０００５】まず、図５（ａ）に示すように、半導体基
板１上の絶縁膜２の上に選択的に下部配線層３ａ，３ｂ
を形成する。続いて、下部配線層３ａ，３ｂを被覆して
ＣＶＤ法により下層の絶縁膜４を形成する。
板１上の絶縁膜２の上に選択的に下部配線層３ａ，３ｂ
を形成する。続いて、下部配線層３ａ，３ｂを被覆して
ＣＶＤ法により下層の絶縁膜４を形成する。
【０００６】次いで、半導体基体の表面を平坦化すべ
く、ＳＯＧを塗布し、加熱によりキュアして平坦化絶縁
膜５を形成する（図５（ｂ））。続いて、平坦化絶縁膜
５上に上層の絶縁膜６を形成する（図５（ｃ））。
く、ＳＯＧを塗布し、加熱によりキュアして平坦化絶縁
膜５を形成する（図５（ｂ））。続いて、平坦化絶縁膜
５上に上層の絶縁膜６を形成する（図５（ｃ））。
【０００７】次に、レジスト膜７をマスクとしてＣＦ4
＋ＣＨＦ3 ガスを用いたドライエッチングにより、下部
配線層３ａ，３ｂ上の３層の絶縁膜４，５，６を選択的
にエッチング・除去してビアホール８ａ，８ｂを形成す
る。
＋ＣＨＦ3 ガスを用いたドライエッチングにより、下部
配線層３ａ，３ｂ上の３層の絶縁膜４，５，６を選択的
にエッチング・除去してビアホール８ａ，８ｂを形成す
る。
【０００８】その後、上部配線層９を形成すると、上下
の配線層の接続が完了する。
の配線層の接続が完了する。
【０００９】
【発明が解決しようとする課題】ところで、平坦化絶縁
膜５はキュアにより収縮・固化されているので、応力の
蓄積があり、膜厚が厚くなると、図７（ａ）に示すよう
に、クラック10ａ，10ｂが生じるという問題がある。ま
た、下部配線層３ａ，３ｂのストレスマイグレーション
が生じるという問題もある。
膜５はキュアにより収縮・固化されているので、応力の
蓄積があり、膜厚が厚くなると、図７（ａ）に示すよう
に、クラック10ａ，10ｂが生じるという問題がある。ま
た、下部配線層３ａ，３ｂのストレスマイグレーション
が生じるという問題もある。
【００１０】この問題を解決するため、キュア温度を低
下したり、ＳＯＧの材料自身の組成を調整したりするこ
とにより応力を低減している。しかし、このようにする
と、平坦化絶縁膜５ａの架橋による結合が緩くなるた
め、エッチングレートが大きくなる。このため、図７
（ｂ）に示すように、ビアホール８ａ，８ｂの形成の
際、上下の絶縁膜に挟まれた平坦化絶縁膜５ａの側壁に
サイドエッチングによる凹み11ａ，11ｂが生じ、上部配
線層９を形成した場合、鬆が入り、断線等に至る場合が
あり、問題である。
下したり、ＳＯＧの材料自身の組成を調整したりするこ
とにより応力を低減している。しかし、このようにする
と、平坦化絶縁膜５ａの架橋による結合が緩くなるた
め、エッチングレートが大きくなる。このため、図７
（ｂ）に示すように、ビアホール８ａ，８ｂの形成の
際、上下の絶縁膜に挟まれた平坦化絶縁膜５ａの側壁に
サイドエッチングによる凹み11ａ，11ｂが生じ、上部配
線層９を形成した場合、鬆が入り、断線等に至る場合が
あり、問題である。
【００１１】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、平坦化絶縁膜の応力を低減
し、かつそのエッチングレートをＣＶＤ法により形成さ
れた絶縁膜のエッチングレートの程度に適度に調整する
ことができる半導体装置の製造方法の提供を目的とす
る。
て創作されたものであり、平坦化絶縁膜の応力を低減
し、かつそのエッチングレートをＣＶＤ法により形成さ
れた絶縁膜のエッチングレートの程度に適度に調整する
ことができる半導体装置の製造方法の提供を目的とす
る。
【００１２】
【課題を解決するための手段】上記課題は、第１に、シ
リカゾルを添加したスピンオングラス（ＳＯＧ）を用い
て、基体の表面に塗布・乾燥し、絶縁膜を形成すること
を特徴とする半導体装置の製造方法によって達成され、
第２に、第１の絶縁膜と、該第１の絶縁膜上に選択的に
形成された下部配線層とを少なくとも有する基体上に、
シリカゾルを添加したスピンオングラスを塗布し、乾燥
して平坦化絶縁膜を形成する工程と、前記平坦化絶縁膜
上に第２の絶縁膜を形成した後、前記下部配線層上の平
坦化絶縁膜／第２の絶縁膜を選択的にエッチング・除去
することにより、開口部を形成する工程と、前記開口部
の底部の下部配線層と接続する上部配線層を形成する工
程とを有する半導体装置の製造方法によって達成され、
第３に、第３の絶縁膜と、該第３の絶縁膜上に選択的に
形成された下部配線層と、該下部配線層を被覆する第４
の絶縁膜とを少なくとも有する基体上に、シリカゾルを
添加したスピンオングラスを塗布し、乾燥して平坦化絶
縁膜を形成する工程と、前記平坦化絶縁膜上に第５の絶
縁膜を形成した後、前記下部配線層上の第４の絶縁膜／
平坦化絶縁膜／第５の絶縁膜を選択的にエッチング・除
去することにより、開口部を形成する工程と、前記開口
部の底部の下部配線層と接続する上部配線層を形成する
工程とを有する半導体装置の製造方法によって達成さ
れ、第４に、前記スピンオングラスは、Ｒ1 n Ｓｉ（Ｏ
Ｒ2 ）4-n という組成を有するアルコキシシランの加水
分解物であり、かつＲ1 ，Ｒ2 のうち少なくともいずれ
かが炭素数１〜８のアルキル基，アリル基，ビニル基又
はプロトンであり、ｎは０〜３であることを特徴とする
第１〜第３の発明のいずれかに記載の半導体装置の製造
方法によって達成され、第５に、前記シリカゾルが添加
されたスピンオングラスを用いて平坦な基体の表面に形
成された前記絶縁膜又は平坦化絶縁膜の応力は、−１×
１０9 〜１×１０9 （ダイン／ｃｍ2 ）の範囲にあるこ
とを特徴とする第１〜第４の発明のいずれかに記載の半
導体装置の製造方法によって達成される。
リカゾルを添加したスピンオングラス（ＳＯＧ）を用い
て、基体の表面に塗布・乾燥し、絶縁膜を形成すること
を特徴とする半導体装置の製造方法によって達成され、
第２に、第１の絶縁膜と、該第１の絶縁膜上に選択的に
形成された下部配線層とを少なくとも有する基体上に、
シリカゾルを添加したスピンオングラスを塗布し、乾燥
して平坦化絶縁膜を形成する工程と、前記平坦化絶縁膜
上に第２の絶縁膜を形成した後、前記下部配線層上の平
坦化絶縁膜／第２の絶縁膜を選択的にエッチング・除去
することにより、開口部を形成する工程と、前記開口部
の底部の下部配線層と接続する上部配線層を形成する工
程とを有する半導体装置の製造方法によって達成され、
第３に、第３の絶縁膜と、該第３の絶縁膜上に選択的に
形成された下部配線層と、該下部配線層を被覆する第４
の絶縁膜とを少なくとも有する基体上に、シリカゾルを
添加したスピンオングラスを塗布し、乾燥して平坦化絶
縁膜を形成する工程と、前記平坦化絶縁膜上に第５の絶
縁膜を形成した後、前記下部配線層上の第４の絶縁膜／
平坦化絶縁膜／第５の絶縁膜を選択的にエッチング・除
去することにより、開口部を形成する工程と、前記開口
部の底部の下部配線層と接続する上部配線層を形成する
工程とを有する半導体装置の製造方法によって達成さ
れ、第４に、前記スピンオングラスは、Ｒ1 n Ｓｉ（Ｏ
Ｒ2 ）4-n という組成を有するアルコキシシランの加水
分解物であり、かつＲ1 ，Ｒ2 のうち少なくともいずれ
かが炭素数１〜８のアルキル基，アリル基，ビニル基又
はプロトンであり、ｎは０〜３であることを特徴とする
第１〜第３の発明のいずれかに記載の半導体装置の製造
方法によって達成され、第５に、前記シリカゾルが添加
されたスピンオングラスを用いて平坦な基体の表面に形
成された前記絶縁膜又は平坦化絶縁膜の応力は、−１×
１０9 〜１×１０9 （ダイン／ｃｍ2 ）の範囲にあるこ
とを特徴とする第１〜第４の発明のいずれかに記載の半
導体装置の製造方法によって達成される。
【００１３】
【作 用】本発明の半導体装置の製造方法によれば、シ
リカゾルを添加したスピンオングラスを用いているの
で、添加したシリカゾルによりスピンオングラスの収縮
による応力発生を抑制して絶縁膜に生じる応力を低減す
ることができる。
リカゾルを添加したスピンオングラスを用いているの
で、添加したシリカゾルによりスピンオングラスの収縮
による応力発生を抑制して絶縁膜に生じる応力を低減す
ることができる。
【００１４】また、スピンオングラスの組成やキュア条
件の変更を伴わなず、かつ添加されたシリカゾルはシリ
コンを含み、ＣＶＤ絶縁膜と同程度のエッチングレート
を有するので、シリカゾルの添加量の所定の範囲で、Ｃ
ＶＤ法等により形成された絶縁膜とほぼ同程度のエッチ
ングレートを維持することができる。
件の変更を伴わなず、かつ添加されたシリカゾルはシリ
コンを含み、ＣＶＤ絶縁膜と同程度のエッチングレート
を有するので、シリカゾルの添加量の所定の範囲で、Ｃ
ＶＤ法等により形成された絶縁膜とほぼ同程度のエッチ
ングレートを維持することができる。
【００１５】これにより、配線層が形成されて凹凸を有
する半導体基体の表面を平坦化する平坦化絶縁膜とし
て、シリカゾルが添加されたスピンオングラスを用いた
場合、平坦化絶縁膜のクラックを防止することができる
とともに、ＣＶＤ絶縁膜とのエッチングレートの違いに
よるカバレージの悪化を防止し、かつ平坦化絶縁膜の応
力による下部配線層のストレスマイグレーションを防止
することができる。
する半導体基体の表面を平坦化する平坦化絶縁膜とし
て、シリカゾルが添加されたスピンオングラスを用いた
場合、平坦化絶縁膜のクラックを防止することができる
とともに、ＣＶＤ絶縁膜とのエッチングレートの違いに
よるカバレージの悪化を防止し、かつ平坦化絶縁膜の応
力による下部配線層のストレスマイグレーションを防止
することができる。
【００１６】
【実施例】次に、図面を参照しながら本発明の実施例に
ついて説明する。 （１）第１の実施例 図１（ａ），（ｂ），図２（ａ），（ｂ）は、本発明の
第１の実施例の実験について説明する断面図である。
ついて説明する。 （１）第１の実施例 図１（ａ），（ｂ），図２（ａ），（ｂ）は、本発明の
第１の実施例の実験について説明する断面図である。
【００１７】図１（ａ），（ｂ）は、実験に用いた試料
の作成方法について説明する断面図である。スピンオン
グラス（ＳＯＧ）としてＳｉ（ＯＲ）4 （但し、Ｒはエ
チル基Ｃ2 Ｈ5 である）で示されるアルコキシシランの
加水分解物を用い、これに更に添加量を種々変化させて
シリカゾルを添加した。また、シリカゾルの添加量を変
化させることを粒径２００Å，５００Åの２種のシリカ
ゾルについて行った。なお、添加量が零の場合が、従来
の場合に相当する。この場合、Ｒの含有量を多くし、形
成される絶縁膜の応力は大きいが、エッチングレートは
小さく、ＣＶＤシリコン酸化膜のエッチングレートとほ
ぼ等しくなるように調整したものを用いている。ＣＶＤ
シリコン酸化膜のエッチングレートは１００Å／分程度
である。
の作成方法について説明する断面図である。スピンオン
グラス（ＳＯＧ）としてＳｉ（ＯＲ）4 （但し、Ｒはエ
チル基Ｃ2 Ｈ5 である）で示されるアルコキシシランの
加水分解物を用い、これに更に添加量を種々変化させて
シリカゾルを添加した。また、シリカゾルの添加量を変
化させることを粒径２００Å，５００Åの２種のシリカ
ゾルについて行った。なお、添加量が零の場合が、従来
の場合に相当する。この場合、Ｒの含有量を多くし、形
成される絶縁膜の応力は大きいが、エッチングレートは
小さく、ＣＶＤシリコン酸化膜のエッチングレートとほ
ぼ等しくなるように調整したものを用いている。ＣＶＤ
シリコン酸化膜のエッチングレートは１００Å／分程度
である。
【００１８】まず、図１（ａ）に示すように、熱酸化に
よりシリコン基板２１上に膜厚約5000Åのシリコン酸化
膜２２を形成する。なお、これらが基体２３を構成す
る。次いで、図１（ｂ）に示すように、上記のようなシ
リカゾルを添加したＳＯＧを、シリコン酸化膜２２の上
に回転塗布法により塗布した後、窒素中，温度４５０℃
で３０分間加熱して絶縁膜２４を形成する。
よりシリコン基板２１上に膜厚約5000Åのシリコン酸化
膜２２を形成する。なお、これらが基体２３を構成す
る。次いで、図１（ｂ）に示すように、上記のようなシ
リカゾルを添加したＳＯＧを、シリコン酸化膜２２の上
に回転塗布法により塗布した後、窒素中，温度４５０℃
で３０分間加熱して絶縁膜２４を形成する。
【００１９】次に、上記のようにして作成された試料を
用いて、種々の事項を調査した。即ち、第１に、ソリと
膜厚の関係から絶縁膜２４の応力を計算により求めた。
即ち、
用いて、種々の事項を調査した。即ち、第１に、ソリと
膜厚の関係から絶縁膜２４の応力を計算により求めた。
即ち、
【００２０】
【数１】
【００２１】但し、 ｔｓ：シリコン基板２１の厚さ（ｃｍ） ｔｆ：絶縁膜２４の膜厚（ｃｍ） Ｒｆ：絶縁膜２４の形成後のシリコン基板２１の曲率半
径（ｃｍ） Ｒ０：絶縁膜２４の形成前のシリコン基板２１の曲率半
径（ｃｍ） ｋ＝Ｅｓ／（１−γｓ）：1.81×１０12ダイン／ｃｍ2
（シリコン基板２１の面方位（１００）の場合） ：２．３×１０12ダイン／ｃｍ2 （シリコン基板２１の
面方位（１１１）の場合） 第２に、種々の試料について、顕微鏡により、絶縁膜２
４のクラックの発生状況を観察した。
径（ｃｍ） Ｒ０：絶縁膜２４の形成前のシリコン基板２１の曲率半
径（ｃｍ） ｋ＝Ｅｓ／（１−γｓ）：1.81×１０12ダイン／ｃｍ2
（シリコン基板２１の面方位（１００）の場合） ：２．３×１０12ダイン／ｃｍ2 （シリコン基板２１の
面方位（１１１）の場合） 第２に、種々の試料について、顕微鏡により、絶縁膜２
４のクラックの発生状況を観察した。
【００２２】第３に、反応ガスとしてＣＦ4 ガス＋Ｏ2
ガスの混合ガスを用い、ＣＦ4 ガス９０ｗｔ％，Ｏ2 ガ
ス１０％の混合比を保持したままチャンバ内部圧力１To
rrとなるように全体のガス流量を調整し、ＲＦパワーを
１５０Ｗとしてドライエッチングを行い、各種の絶縁膜
のエッチングレートを求めた。
ガスの混合ガスを用い、ＣＦ4 ガス９０ｗｔ％，Ｏ2 ガ
ス１０％の混合比を保持したままチャンバ内部圧力１To
rrとなるように全体のガス流量を調整し、ＲＦパワーを
１５０Ｗとしてドライエッチングを行い、各種の絶縁膜
のエッチングレートを求めた。
【００２３】以上により得られたデータをまとめ、シリ
カゾルの粒径をパラメータとして添加量に対する応力及
びエッチングレートの関係を求めた。図２（ａ），
（ｂ）にその結果について示す。
カゾルの粒径をパラメータとして添加量に対する応力及
びエッチングレートの関係を求めた。図２（ａ），
（ｂ）にその結果について示す。
【００２４】図２（ａ）に示すように、シリカゾルの添
加量が増加するとともに、粒径２００Å又は５００Åの
シリカゾルを添加した絶縁膜２４の応力は、両方とも低
下した。これは、添加したシリカゾルによりＳＯＧの収
縮による応力が抑制されるためであると考えられる。ク
ラックの発生状況と対応させてみると、応力がほぼ１×
１０9 ダイン／ｃｍ2 以下の場合にクラックの発生は認
められなくなる。一方、図２（ｂ）に示すように、シリ
カゾルの添加量を増加してもエッチングレートは１００
Å／分程度であまり大きくならず、ＣＶＤシリコン酸化
膜のエッチングレートとほぼ等しい、適度な値を維持す
ることができる。これは、ＳＯＧの組成やキュア条件の
変更を伴わなず、かつ添加されたシリカゾルはシリコン
を含み、ＣＶＤシリコン酸化膜と同程度のエッチングレ
ートを有するためであると考えられる。
加量が増加するとともに、粒径２００Å又は５００Åの
シリカゾルを添加した絶縁膜２４の応力は、両方とも低
下した。これは、添加したシリカゾルによりＳＯＧの収
縮による応力が抑制されるためであると考えられる。ク
ラックの発生状況と対応させてみると、応力がほぼ１×
１０9 ダイン／ｃｍ2 以下の場合にクラックの発生は認
められなくなる。一方、図２（ｂ）に示すように、シリ
カゾルの添加量を増加してもエッチングレートは１００
Å／分程度であまり大きくならず、ＣＶＤシリコン酸化
膜のエッチングレートとほぼ等しい、適度な値を維持す
ることができる。これは、ＳＯＧの組成やキュア条件の
変更を伴わなず、かつ添加されたシリカゾルはシリコン
を含み、ＣＶＤシリコン酸化膜と同程度のエッチングレ
ートを有するためであると考えられる。
【００２５】また、粒径２００Å，５００Åのシリカゾ
ルについてともに、シリカゾルの添加量が５０％のもの
は膜厚１．５μｍ以上でもクラックの発生は見られなか
ったが、従来のものは膜厚4000Åでクラックが見られ
た。
ルについてともに、シリカゾルの添加量が５０％のもの
は膜厚１．５μｍ以上でもクラックの発生は見られなか
ったが、従来のものは膜厚4000Åでクラックが見られ
た。
【００２６】なお、第１の実施例ではＳＯＧとして、Ｓ
ＯＧの一般的な組成を示すＲ1 n Ｓｉ（ＯＲ2 ）4-n の
うち、ｎ＝０，Ｒ2 ＝エチル基Ｃ2 Ｈ5 であるＳｉ（Ｏ
Ｒ） 4 を用いているが、Ｒ1 ，Ｒ2 は少なくともいずれ
かが炭素数１〜８のアルキル基，アリル基，ビニル基又
はプロトンであり、ｎは０〜３である組成を有するＲ 1
n Ｓｉ（ＯＲ2 ）4-n で示されるアルコキシシランの加
水分解物を用いることができる。
ＯＧの一般的な組成を示すＲ1 n Ｓｉ（ＯＲ2 ）4-n の
うち、ｎ＝０，Ｒ2 ＝エチル基Ｃ2 Ｈ5 であるＳｉ（Ｏ
Ｒ） 4 を用いているが、Ｒ1 ，Ｒ2 は少なくともいずれ
かが炭素数１〜８のアルキル基，アリル基，ビニル基又
はプロトンであり、ｎは０〜３である組成を有するＲ 1
n Ｓｉ（ＯＲ2 ）4-n で示されるアルコキシシランの加
水分解物を用いることができる。
【００２７】また、実験では、シリカゾルの粒径として
２００Å，５００Åのものを用いているが、粒径１５０
Å以上，1000Å以下のものであればよい。この場合、粒
径１５０Å以上としたのは、粒径があまり小さいと、シ
リカゾルを添加しないものとあまり変わらなくなるため
であり、1000Å以下としたのは、これ以上だと加水分解
物に沈殿するため、シリカゾルが加水分解物に均一に混
合しないためである。
２００Å，５００Åのものを用いているが、粒径１５０
Å以上，1000Å以下のものであればよい。この場合、粒
径１５０Å以上としたのは、粒径があまり小さいと、シ
リカゾルを添加しないものとあまり変わらなくなるため
であり、1000Å以下としたのは、これ以上だと加水分解
物に沈殿するため、シリカゾルが加水分解物に均一に混
合しないためである。
【００２８】以上のように、Ｒ1 n Ｓｉ（ＯＲ2 ）4-n
（但し、Ｒ1 ，Ｒ2 は少なくともいずれかが炭素数１〜
８のアルキル基，アリル基，ビニル基又はプロトンであ
り、ｎは０〜３である）で示されるアルコキシシランの
加水分解物に、粒径１５０Å以上，1000Å以下のシリカ
ゾルを添加したものを用いて、基体２３の表面に塗布・
乾燥し、絶縁膜２４を形成することにより、応力とエッ
チングレートとのトレードオフ関係を調整して、絶縁膜
２４の応力を低減するとともに、そのエッチングレート
をＣＶＤ法により形成された絶縁膜のエッチングレート
の程度に適度に調整することができる。
（但し、Ｒ1 ，Ｒ2 は少なくともいずれかが炭素数１〜
８のアルキル基，アリル基，ビニル基又はプロトンであ
り、ｎは０〜３である）で示されるアルコキシシランの
加水分解物に、粒径１５０Å以上，1000Å以下のシリカ
ゾルを添加したものを用いて、基体２３の表面に塗布・
乾燥し、絶縁膜２４を形成することにより、応力とエッ
チングレートとのトレードオフ関係を調整して、絶縁膜
２４の応力を低減するとともに、そのエッチングレート
をＣＶＤ法により形成された絶縁膜のエッチングレート
の程度に適度に調整することができる。
【００２９】（２）第２の実施例 図３（ａ）〜（ｃ），図４（ｄ），（ｅ）は、本発明の
第２の実施例の半導体基体の表面を平坦化し、上下の配
線層を接続する半導体装置の製造方法について説明する
断面図である。
第２の実施例の半導体基体の表面を平坦化し、上下の配
線層を接続する半導体装置の製造方法について説明する
断面図である。
【００３０】まず、シリコン基板（半導体基板）３１上
に熱酸化により、膜厚約5000Åのシリコン酸化膜（第３
の絶縁膜）３２を形成する。次いで、シリコン酸化膜３
２上にスパッタにより形成された膜厚約3000ÅのＡｌ膜
を選択的にエッチング・除去して下部配線層33ａ，33ｂ
を形成する。
に熱酸化により、膜厚約5000Åのシリコン酸化膜（第３
の絶縁膜）３２を形成する。次いで、シリコン酸化膜３
２上にスパッタにより形成された膜厚約3000ÅのＡｌ膜
を選択的にエッチング・除去して下部配線層33ａ，33ｂ
を形成する。
【００３１】次に、下部配線層33ａ，33ｂを被覆して膜
厚約3000Åのシリコン酸化膜（第４の絶縁膜）３４をＣ
ＶＤ法により形成する。以上が基体を構成する。基体の
表面には下部配線層33ａ，33ｂにより凹凸が生じている
（図３（ａ））。
厚約3000Åのシリコン酸化膜（第４の絶縁膜）３４をＣ
ＶＤ法により形成する。以上が基体を構成する。基体の
表面には下部配線層33ａ，33ｂにより凹凸が生じている
（図３（ａ））。
【００３２】次いで、Ｓｉ（ＯＲ）4 （但し、ＲはＣ2
Ｈ5 である）で示されるアルコキシシランの加水分解物
のＳＯＧに、添加量５０ｗｔ％で粒径２００Åのシリカ
ゾルを添加する。続いて、凹凸を平坦化するため、この
シリカゾルを添加したＳＯＧを回転塗布法により、基体
の表面に塗布した後、窒素中，温度４５０℃で３０分間
加熱して膜厚約5000Åの絶縁膜（平坦化絶縁膜）３５を
形成する（図３（ｂ））。
Ｈ5 である）で示されるアルコキシシランの加水分解物
のＳＯＧに、添加量５０ｗｔ％で粒径２００Åのシリカ
ゾルを添加する。続いて、凹凸を平坦化するため、この
シリカゾルを添加したＳＯＧを回転塗布法により、基体
の表面に塗布した後、窒素中，温度４５０℃で３０分間
加熱して膜厚約5000Åの絶縁膜（平坦化絶縁膜）３５を
形成する（図３（ｂ））。
【００３３】次に、絶縁膜３５上に膜厚約2000Åのシリ
コン酸化膜（第５の絶縁膜）３６をＣＶＤ法により形成
する（図３（ｃ））。次いで、シリコン酸化膜３６上に
レジスト膜３７を形成した後、下部配線層33ａ，33ｂ上
に開口部37ａ，37ｂを形成する。続いて、反応ガスとし
てＣＦ4 ガス＋Ｏ2 ガスの混合ガスを用い、ＣＦ4 ガス
９０ｗｔ％，Ｏ2 ガス１０％の混合比を保持したままチ
ャンバ内部圧力１Torrとなるように全体のガス流量を調
整し、ＲＦパワーを１５０Ｗとしてドライエッチングを
行うことにより、開口部37ａ，37ｂを介して下部配線層
33ａ，33ｂ上の３層のシリコン酸化膜３４／絶縁膜３５
／シリコン酸化膜３６を選択的にエッチング・除去して
ビアホール（開口部）38ａ，38ｂを形成する（図４
（ｄ））。
コン酸化膜（第５の絶縁膜）３６をＣＶＤ法により形成
する（図３（ｃ））。次いで、シリコン酸化膜３６上に
レジスト膜３７を形成した後、下部配線層33ａ，33ｂ上
に開口部37ａ，37ｂを形成する。続いて、反応ガスとし
てＣＦ4 ガス＋Ｏ2 ガスの混合ガスを用い、ＣＦ4 ガス
９０ｗｔ％，Ｏ2 ガス１０％の混合比を保持したままチ
ャンバ内部圧力１Torrとなるように全体のガス流量を調
整し、ＲＦパワーを１５０Ｗとしてドライエッチングを
行うことにより、開口部37ａ，37ｂを介して下部配線層
33ａ，33ｂ上の３層のシリコン酸化膜３４／絶縁膜３５
／シリコン酸化膜３６を選択的にエッチング・除去して
ビアホール（開口部）38ａ，38ｂを形成する（図４
（ｄ））。
【００３４】その後、上部配線層３９となるＡｌ膜をス
パッタにより形成した後、ビアホール38ａ，38ｂを被覆
するように選択的にエッチング・除去すると、下部配線
層33ａ，33ｂと接続する上部配線層３９が形成される
（図４（ｅ））。
パッタにより形成した後、ビアホール38ａ，38ｂを被覆
するように選択的にエッチング・除去すると、下部配線
層33ａ，33ｂと接続する上部配線層３９が形成される
（図４（ｅ））。
【００３５】以上のように、本発明の第２の実施例によ
れば、平坦化絶縁膜３５としてシリカゾルが添加された
ＳＯＧを用いているので、添加したシリカゾルによりＳ
ＯＧの収縮による応力を抑制して平坦化絶縁膜３５に生
じる応力を低減することができる。また、ＳＯＧの組成
やキュア条件の変更を伴わず、かつ添加されたシリカゾ
ルはシリコンを含み、ＣＶＤシリコン酸化膜３４，３６
と同程度のエッチングレートを有するので、平坦化絶縁
膜３５は、シリカゾルの添加量の所定の範囲で、ＣＶＤ
法等により形成されたシリコン酸化膜３４，３６とほぼ
同程度のエッチングレートを維持することができる。
れば、平坦化絶縁膜３５としてシリカゾルが添加された
ＳＯＧを用いているので、添加したシリカゾルによりＳ
ＯＧの収縮による応力を抑制して平坦化絶縁膜３５に生
じる応力を低減することができる。また、ＳＯＧの組成
やキュア条件の変更を伴わず、かつ添加されたシリカゾ
ルはシリコンを含み、ＣＶＤシリコン酸化膜３４，３６
と同程度のエッチングレートを有するので、平坦化絶縁
膜３５は、シリカゾルの添加量の所定の範囲で、ＣＶＤ
法等により形成されたシリコン酸化膜３４，３６とほぼ
同程度のエッチングレートを維持することができる。
【００３６】これにより、平坦化絶縁膜３５のクラック
を防止することができるとともに、ＣＶＤシリコン酸化
膜３４，３６とのエッチングレートの違いによるカバレ
ージの悪化を防止し、かつ平坦化絶縁膜３５の応力によ
る下部配線層33ａ，33ｂのストレスマイグレーションを
防止することができる。
を防止することができるとともに、ＣＶＤシリコン酸化
膜３４，３６とのエッチングレートの違いによるカバレ
ージの悪化を防止し、かつ平坦化絶縁膜３５の応力によ
る下部配線層33ａ，33ｂのストレスマイグレーションを
防止することができる。
【００３７】なお、第２の実施例では、下部配線層33
ａ，33ｂを被覆してＣＶＤ法によりシリコン酸化膜３４
を形成し、その上に平坦化絶縁膜３５を形成している
が、下部配線層33ａ，33ｂを被覆して直ちに平坦化絶縁
膜３５を形成してもよい。
ａ，33ｂを被覆してＣＶＤ法によりシリコン酸化膜３４
を形成し、その上に平坦化絶縁膜３５を形成している
が、下部配線層33ａ，33ｂを被覆して直ちに平坦化絶縁
膜３５を形成してもよい。
【００３８】また、下部配線層33ａ，33ｂは、半導体基
板３１上方の第１層目の配線層となっているが、第２層
目以上の配線層であってもよい。
板３１上方の第１層目の配線層となっているが、第２層
目以上の配線層であってもよい。
【００３９】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、基体の表面を平坦化する絶縁膜を形成
するため、スピンオングラスにシリカゾルを添加したも
のを用いているので、シリカゾルの添加量を調整するこ
とにより、絶縁膜の応力とエッチングレートとのトレー
ドオフ関係を調整することができる。従って、スピンオ
ングラスからなる絶縁膜の応力を低減するとともに、そ
のエッチングレートをＣＶＤ法により形成された絶縁膜
のエッチングレートの程度に適度に調整することができ
る。
造方法によれば、基体の表面を平坦化する絶縁膜を形成
するため、スピンオングラスにシリカゾルを添加したも
のを用いているので、シリカゾルの添加量を調整するこ
とにより、絶縁膜の応力とエッチングレートとのトレー
ドオフ関係を調整することができる。従って、スピンオ
ングラスからなる絶縁膜の応力を低減するとともに、そ
のエッチングレートをＣＶＤ法により形成された絶縁膜
のエッチングレートの程度に適度に調整することができ
る。
【００４０】これにより、平坦化のための絶縁膜のクラ
ックを防止することができるとともに、ＣＶＤ絶縁膜と
のエッチングレートの違いによるカバレージの悪化を防
止し、かつ平坦化のための絶縁膜の応力による下部配線
層のストレスマイグレーションを防止することができ
る。
ックを防止することができるとともに、ＣＶＤ絶縁膜と
のエッチングレートの違いによるカバレージの悪化を防
止し、かつ平坦化のための絶縁膜の応力による下部配線
層のストレスマイグレーションを防止することができ
る。
【図１】本発明の第１の実施例について説明する断面図
である。
である。
【図２】本発明の第１の実施例についての説明図であ
る。
る。
【図３】本発明の第２の実施例について説明する断面図
（その１）である。
（その１）である。
【図４】本発明の第２の実施例について説明する断面図
（その２）である。
（その２）である。
【図５】従来例について説明する断面図（その１）であ
る。
る。
【図６】従来例について説明する断面図（その２）であ
る。
る。
【図７】従来例の問題点について説明する断面図であ
る。
る。
２１ シリコン基板、 ２２ シリコン酸化膜、 ２３ 基体、 ２４ 絶縁膜、 ３１ シリコン基板（半導体基板）、 ３２ シリコン酸化膜（第３の絶縁膜）、 33ａ，33ｂ 下部配線層、 ３４ シリコン酸化膜（第４の絶縁膜）、 ３５ 絶縁膜（平坦化絶縁膜）、 ３６ シリコン酸化膜（第５の絶縁膜）、 37ａ，37ｂ 開口部、 38ａ，38ｂ ビアホール（開口部）、 ３９ 上部配線層。
Claims (5)
- 【請求項１】 シリカゾルを添加したスピンオングラス
（ＳＯＧ）を用いて、基体の表面に塗布・乾燥し、絶縁
膜を形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 第１の絶縁膜と、該第１の絶縁膜上に選
択的に形成された下部配線層とを少なくとも有する基体
上に、シリカゾルを添加したスピンオングラスを塗布
し、乾燥して平坦化絶縁膜を形成する工程と、 前記平坦化絶縁膜上に第２の絶縁膜を形成した後、前記
下部配線層上の平坦化絶縁膜／第２の絶縁膜を選択的に
エッチング・除去することにより、開口部を形成する工
程と、 前記開口部の底部の下部配線層と接続する上部配線層を
形成する工程とを有する半導体装置の製造方法によって
達成され、 - 【請求項３】 第３の絶縁膜と、該第３の絶縁膜上に選
択的に形成された下部配線層と、該下部配線層を被覆す
る第４の絶縁膜とを少なくとも有する基体上に、シリカ
ゾルを添加したスピンオングラスを塗布し、乾燥して平
坦化絶縁膜を形成する工程と、 前記平坦化絶縁膜上に第５の絶縁膜を形成した後、前記
下部配線層上の第４の絶縁膜／平坦化絶縁膜／第５の絶
縁膜を選択的にエッチング・除去することにより、開口
部を形成する工程と、 前記開口部の底部の下部配線層と接続する上部配線層を
形成する工程とを有する半導体装置の製造方法。 - 【請求項４】 前記スピンオングラスは、Ｒ1 n Ｓｉ
（ＯＲ2 ）4-n という組成を有するアルコキシシランの
加水分解物であり、かつＲ1 ，Ｒ2 のうち少なくともい
ずれかが炭素数１〜８のアルキル基，アリル基，ビニル
基又はプロトンであり、ｎは０〜３であることを特徴と
する請求項１〜請求項３のいずれかに記載の半導体装置
の製造方法。 - 【請求項５】 前記シリカゾルが添加されたスピンオン
グラスを用いて平坦な基体の表面に形成された前記絶縁
膜又は平坦化絶縁膜の応力は、−１×１０9〜１×１０
9 （ダイン／ｃｍ2 ）の範囲にあることを特徴とする請
求項１〜請求項４のいずれかに記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04062618A JP3095866B2 (ja) | 1992-03-18 | 1992-03-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04062618A JP3095866B2 (ja) | 1992-03-18 | 1992-03-18 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267282A true JPH05267282A (ja) | 1993-10-15 |
| JP3095866B2 JP3095866B2 (ja) | 2000-10-10 |
Family
ID=13205492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04062618A Expired - Fee Related JP3095866B2 (ja) | 1992-03-18 | 1992-03-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3095866B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996000758A1 (fr) * | 1994-06-30 | 1996-01-11 | Hitachi Chemical Company, Ltd. | Matiere pour la formation d'une couche mince isolante revetue a base de silice, son procede de fabrication, couche isolante a base de silice, dispositif a semi-conducteurs, et procede de fabrication de ce dispositif |
| US6765294B1 (en) | 1999-01-22 | 2004-07-20 | Nec Electronics Corporation | Semiconductor device including dual-damascene structure and method for manufacturing the same |
| KR100615876B1 (ko) * | 2003-12-10 | 2006-08-25 | 도오꾜오까고오교 가부시끼가이샤 | 실리카 기재 필름 형성용 재료 |
| JP2007048856A (ja) * | 2005-08-09 | 2007-02-22 | Hitachi Ltd | 配線基板及びそれを用いた構造部材 |
-
1992
- 1992-03-18 JP JP04062618A patent/JP3095866B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996000758A1 (fr) * | 1994-06-30 | 1996-01-11 | Hitachi Chemical Company, Ltd. | Matiere pour la formation d'une couche mince isolante revetue a base de silice, son procede de fabrication, couche isolante a base de silice, dispositif a semi-conducteurs, et procede de fabrication de ce dispositif |
| US6000339A (en) * | 1994-06-30 | 1999-12-14 | Hitachi Chemical Company, Ltd. | Material for forming silica-base coated insulation film, process for producing the material, silica-base insulation film, semiconductor device, and process for producing the device |
| US6765294B1 (en) | 1999-01-22 | 2004-07-20 | Nec Electronics Corporation | Semiconductor device including dual-damascene structure and method for manufacturing the same |
| KR100615876B1 (ko) * | 2003-12-10 | 2006-08-25 | 도오꾜오까고오교 가부시끼가이샤 | 실리카 기재 필름 형성용 재료 |
| JP2007048856A (ja) * | 2005-08-09 | 2007-02-22 | Hitachi Ltd | 配線基板及びそれを用いた構造部材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3095866B2 (ja) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| JPH08255834A (ja) | ０．５および０．５以下のｕｌｓｉ回路用の中間レベル誘電体内要素としての水素シルシクイオクサンをベースとした流動性酸化物 | |
| JPH03200329A (ja) | スピンオンガラスをシリレートする方法 | |
| JPH0722160B2 (ja) | 集積回路上の絶縁性構成体及びその製造方法 | |
| JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
| JPH05267282A (ja) | 半導体装置の製造方法 | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS61144043A (ja) | 半導体基板へのガラス層形成方法 | |
| JPH05267283A (ja) | 半導体装置の製造方法 | |
| JPH05129280A (ja) | 半導体装置の製造方法 | |
| KR100531467B1 (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| JPH11111683A (ja) | 半導体装置の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JP3197315B2 (ja) | 半導体装置の製造方法 | |
| JPH0565049B2 (ja) | ||
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH01212439A (ja) | 層間膜の加工法 | |
| JP3315907B2 (ja) | 半導体装置の製造方法 | |
| JP2883333B2 (ja) | 半導体装置の製造方法 | |
| JPH08111458A (ja) | 半導体装置およびその製造方法 | |
| JPH05175194A (ja) | 半導体装置の製造方法 | |
| JPH08227885A (ja) | 半導体装置の製造方法 | |
| JPH0878407A (ja) | 薄膜の形成方法 | |
| KR950001841B1 (ko) | Sog막을 사용한 반도체장치의 표면 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |