JPH05259409A - マスクｒｏｍの製造方法 - Google Patents
マスクｒｏｍの製造方法Info
- Publication number
- JPH05259409A JPH05259409A JP4053962A JP5396292A JPH05259409A JP H05259409 A JPH05259409 A JP H05259409A JP 4053962 A JP4053962 A JP 4053962A JP 5396292 A JP5396292 A JP 5396292A JP H05259409 A JPH05259409 A JP H05259409A
- Authority
- JP
- Japan
- Prior art keywords
- type
- gate
- transistor
- impurities
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】マスクＲＯＭやそれを含む集積回路をできるだ
け短期間内に工程もチップサイズ上のむだなく製造でき
るようにする。 【構成】ＲＯＭ用のすべての電界効果形のトランジスタ
10や20をまず例えばエンハンスメント形で作り込み、か
つアルミの配線膜６によりそれらの相互間に所定の接続
を施して置いた後に、そのつど指定されるコーディング
仕様に応じてディプリーション形にすべきトランジスタ
10のゲート４の下側の基板１の表面に不純物Ｐをゲート
４を通してイオン注入し、配線膜６のアルミの比較的低
温下の加熱焼鈍時にこの導入不純物Ｐを活性化させる。
け短期間内に工程もチップサイズ上のむだなく製造でき
るようにする。 【構成】ＲＯＭ用のすべての電界効果形のトランジスタ
10や20をまず例えばエンハンスメント形で作り込み、か
つアルミの配線膜６によりそれらの相互間に所定の接続
を施して置いた後に、そのつど指定されるコーディング
仕様に応じてディプリーション形にすべきトランジスタ
10のゲート４の下側の基板１の表面に不純物Ｐをゲート
４を通してイオン注入し、配線膜６のアルミの比較的低
温下の加熱焼鈍時にこの導入不純物Ｐを活性化させる。
Description
【０００１】
【産業上の利用分野】本発明はマスクＲＯＭやそれを含
む集積回路装置をコーディング仕様に応じて短期間内に
製造するに適する製造方法に関する。
む集積回路装置をコーディング仕様に応じて短期間内に
製造するに適する製造方法に関する。
【０００２】
【従来の技術】周知のように、ＲＯＭ（リードオンリー
メモリ）は電源が切れても記憶内容が喪失しない不揮発
性の半導体メモリであって、これには大別してマスクＲ
ＯＭとＰＲＯＭがあるが、本発明が対象とするマスクＲ
ＯＭはその製造時に組み込んだ記憶内容を後から変更で
きない不便さを除いて集積回路装置の高集積化が容易で
かつ安価に製造できる利点があり、種々の電子装置類に
おいて変更の必要がない音声，画像，手順等の永久記憶
用に広く利用されている。
メモリ）は電源が切れても記憶内容が喪失しない不揮発
性の半導体メモリであって、これには大別してマスクＲ
ＯＭとＰＲＯＭがあるが、本発明が対象とするマスクＲ
ＯＭはその製造時に組み込んだ記憶内容を後から変更で
きない不便さを除いて集積回路装置の高集積化が容易で
かつ安価に製造できる利点があり、種々の電子装置類に
おいて変更の必要がない音声，画像，手順等の永久記憶
用に広く利用されている。
【０００３】よく知られているように、このマスクＲＯ
Ｍ用の集積回路では多数の電界効果トランジスタをアレ
イ状に配列して組み込み、その各トランジスタがエンハ
ンスメント形かディプリーション形かによりデータの各
ビットを記憶させるが、このためにはトランジスタを両
者の内のいずれかの形，ふつうはディプリーション形に
する不純物拡散が必要であり、コーディングと呼ばれて
いるこの不純物の拡散パターンはフォトマスクによって
指定される。以下、このコーティングの要領を含むマス
クＲＯＭの従来の製造方法を図３を参照して簡単に説明
する。
Ｍ用の集積回路では多数の電界効果トランジスタをアレ
イ状に配列して組み込み、その各トランジスタがエンハ
ンスメント形かディプリーション形かによりデータの各
ビットを記憶させるが、このためにはトランジスタを両
者の内のいずれかの形，ふつうはディプリーション形に
する不純物拡散が必要であり、コーディングと呼ばれて
いるこの不純物の拡散パターンはフォトマスクによって
指定される。以下、このコーティングの要領を含むマス
クＲＯＭの従来の製造方法を図３を参照して簡単に説明
する。
【０００４】図３(a) はコーティングのための不純物の
イオン注入による導入工程を示す。半導体基板１はふつ
うはｎチャネル形とされるトランジスタのサブストレー
トに適するｐ形であり、その表面の選択酸化により図３
(d) のトランジスタ10や20を作り込むべき各範囲を囲む
分離絶縁膜２が付けられている。マスク膜９は前述のコ
ーディング用フォトマスクによるフォトプロセスで形成
されたフォトレジスト膜であり、この例ではディプリー
ション形とすべきトランジスタ用の範囲に窓が開口され
ており、この窓内の基板１の表面にｎ形の不純物Ｐとし
て燐等がイオン注入により導入される。
イオン注入による導入工程を示す。半導体基板１はふつ
うはｎチャネル形とされるトランジスタのサブストレー
トに適するｐ形であり、その表面の選択酸化により図３
(d) のトランジスタ10や20を作り込むべき各範囲を囲む
分離絶縁膜２が付けられている。マスク膜９は前述のコ
ーディング用フォトマスクによるフォトプロセスで形成
されたフォトレジスト膜であり、この例ではディプリー
ション形とすべきトランジスタ用の範囲に窓が開口され
ており、この窓内の基板１の表面にｎ形の不純物Ｐとし
て燐等がイオン注入により導入される。
【０００５】図３(b) にトランジスタ10と20を作り込ん
だ状態を示す。要領は通例のとおりでよく、基板１の表
面に薄いゲート酸化膜３を付けてその上に多結晶シリコ
ンのゲート４を配設した後、ゲート４をマスクとして利
用する不純物のイオン注入と熱処理によりトランジスタ
10と20用にｎ形のソース層11，12とｎ形のドレイン層1
2，22とｐ形ノサブストレート接続層13，23を拡散す
る。この熱処理時の高温により図３(a) の導入不純物14
ａが活性化されてｎ形の導通層14となるのでトランジス
タ10はディプリーション形となり、図３(a) の工程で不
純物導入がなかったトランジスタ20はエンハンスメント
形となる。
だ状態を示す。要領は通例のとおりでよく、基板１の表
面に薄いゲート酸化膜３を付けてその上に多結晶シリコ
ンのゲート４を配設した後、ゲート４をマスクとして利
用する不純物のイオン注入と熱処理によりトランジスタ
10と20用にｎ形のソース層11，12とｎ形のドレイン層1
2，22とｐ形ノサブストレート接続層13，23を拡散す
る。この熱処理時の高温により図３(a) の導入不純物14
ａが活性化されてｎ形の導通層14となるのでトランジス
タ10はディプリーション形となり、図３(a) の工程で不
純物導入がなかったトランジスタ20はエンハンスメント
形となる。
【０００６】次の図３(c) ではゲート４上を含む全面を
覆うように燐シリケートガラス等の層間絶縁膜５を成膜
し、かつアルミの配線膜６を層間絶縁膜５に明けた窓の
中で各拡散層に接続するよう配設することによりトラン
ジスタ10や20に対して所定の配線を施す。さらに、図３
(d) に示すように全面を窒化シリコン等の保護膜７で覆
って完成状態とする。以上からわかるように、マスクＲ
ＯＭの従来の製造方法ではトランジスタ10や20を作り込
む前の基板１にコーディング用の不純物14ａを導入する
ことにより、それらをエンハンスメント形やディプリー
ション形に作り分けるのが一般的であった。
覆うように燐シリケートガラス等の層間絶縁膜５を成膜
し、かつアルミの配線膜６を層間絶縁膜５に明けた窓の
中で各拡散層に接続するよう配設することによりトラン
ジスタ10や20に対して所定の配線を施す。さらに、図３
(d) に示すように全面を窒化シリコン等の保護膜７で覆
って完成状態とする。以上からわかるように、マスクＲ
ＯＭの従来の製造方法ではトランジスタ10や20を作り込
む前の基板１にコーディング用の不純物14ａを導入する
ことにより、それらをエンハンスメント形やディプリー
ション形に作り分けるのが一般的であった。
【０００７】
【発明が解決しようとする課題】ところが、マスクＲＯ
Ｍの用途が拡大するにつれそれをできるだけ短期間内に
量産する必要が強まり、上述の従来の製造方法ではこの
要求を満たすのが困難になって来た。すなわち、マスク
ＲＯＭないしはそれを含む集積回路装置は前述のコーデ
ィングを客先から指定される仕様に応じて行なう必要が
あるためいわゆるカスタム生産になり、前述のようにま
ず図３(a) の工程でコーディングした後にトランジスタ
10や20を含む集積回路の実質上すべての回路要素を図３
(b) 以降の工程で作り込むので、通常は１〜２箇月の製
造期間が必要で工程を優先的に進めても１箇月以内に短
縮するのは非常に困難である。
Ｍの用途が拡大するにつれそれをできるだけ短期間内に
量産する必要が強まり、上述の従来の製造方法ではこの
要求を満たすのが困難になって来た。すなわち、マスク
ＲＯＭないしはそれを含む集積回路装置は前述のコーデ
ィングを客先から指定される仕様に応じて行なう必要が
あるためいわゆるカスタム生産になり、前述のようにま
ず図３(a) の工程でコーディングした後にトランジスタ
10や20を含む集積回路の実質上すべての回路要素を図３
(b) 以降の工程で作り込むので、通常は１〜２箇月の製
造期間が必要で工程を優先的に進めても１箇月以内に短
縮するのは非常に困難である。
【０００８】このため、マスクＲＯＭとその関連回路を
含む集積回路装置では、あらかじめ関連回路を作り込ん
で置いた後にＲＯＭ回路を追加するセミカスタム生産と
する工夫がなされたが、両回路には共通の工程が多いの
で期間短縮効果は元々僅かでかつ総工程数が増えてコス
ト面で不利になる。さらに、両回路のトランジスタをす
べて作り込んで置いてアルミ配線の際にＲＯＭ回路に配
線膜でコーディングを施す工夫もされるが、配線が錯綜
するほかエンハンスメント・ディプリーション両形のト
ランジスタを余分に作り込む必要があるので高集積化上
でかなり不利になる。本発明はかかる問題点を解決して
マスクＲＯＭを短期間内に工程やチップサイズ上のむだ
なく経済的に製造できるようにすることを目的とする。
含む集積回路装置では、あらかじめ関連回路を作り込ん
で置いた後にＲＯＭ回路を追加するセミカスタム生産と
する工夫がなされたが、両回路には共通の工程が多いの
で期間短縮効果は元々僅かでかつ総工程数が増えてコス
ト面で不利になる。さらに、両回路のトランジスタをす
べて作り込んで置いてアルミ配線の際にＲＯＭ回路に配
線膜でコーディングを施す工夫もされるが、配線が錯綜
するほかエンハンスメント・ディプリーション両形のト
ランジスタを余分に作り込む必要があるので高集積化上
でかなり不利になる。本発明はかかる問題点を解決して
マスクＲＯＭを短期間内に工程やチップサイズ上のむだ
なく経済的に製造できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】上述の目的は本発明によ
れば、ＲＯＭ用のすべてのトランジスタをエンハンスメ
ント形とディプリーション形のいずれか一方の形として
まず作り込み、アルミの配線膜によりトランジスタ相互
間に所定の接続を施した後、他方の形とすべきトランジ
スタのゲート下の半導体のチャネル形成面に対し不純物
をイオン注入によりゲートを通して導入して配線膜のア
ルミの加熱焼鈍と同時に活性化することによって達成さ
れる。
れば、ＲＯＭ用のすべてのトランジスタをエンハンスメ
ント形とディプリーション形のいずれか一方の形として
まず作り込み、アルミの配線膜によりトランジスタ相互
間に所定の接続を施した後、他方の形とすべきトランジ
スタのゲート下の半導体のチャネル形成面に対し不純物
をイオン注入によりゲートを通して導入して配線膜のア
ルミの加熱焼鈍と同時に活性化することによって達成さ
れる。
【００１０】なお、マスクＲＯＭの実際の製造時には、
すべてのトランジスタをエンハンスメント形でまず作り
込んで置き、コーディング時の不純物の導入によってこ
れをディプリーション形にするのが品質管理上有利であ
る。また、マスクＲＯＭではトランジスタにふつうｎチ
ャネル形を用いるので、この際にディプリーション形に
するトランジスタのチャネル形成面のｐ形の半導体に対
し、ｎ形不純物として燐を２〜８ｘ1014原子／cm2 , 望
ましくは３〜７ｘ1014原子／cm2 のドーズ量でイオン注
入するのがよい。また、この不純物導入はゲート下の半
導体表面に対し選択的に行なうのがよく、このためには
ゲート用の多結晶シリコンを露出させた状態でそれを通
してイオン注入するのが有利である。さらに、この導入
不純物を活性化させる配線膜のアルミの焼鈍時の加熱温
度は 400〜500 ℃がよく、さらにこれを 400〜450 ℃の
範囲内で高いめに設定するのが望ましい。
すべてのトランジスタをエンハンスメント形でまず作り
込んで置き、コーディング時の不純物の導入によってこ
れをディプリーション形にするのが品質管理上有利であ
る。また、マスクＲＯＭではトランジスタにふつうｎチ
ャネル形を用いるので、この際にディプリーション形に
するトランジスタのチャネル形成面のｐ形の半導体に対
し、ｎ形不純物として燐を２〜８ｘ1014原子／cm2 , 望
ましくは３〜７ｘ1014原子／cm2 のドーズ量でイオン注
入するのがよい。また、この不純物導入はゲート下の半
導体表面に対し選択的に行なうのがよく、このためには
ゲート用の多結晶シリコンを露出させた状態でそれを通
してイオン注入するのが有利である。さらに、この導入
不純物を活性化させる配線膜のアルミの焼鈍時の加熱温
度は 400〜500 ℃がよく、さらにこれを 400〜450 ℃の
範囲内で高いめに設定するのが望ましい。
【００１１】
【作用】本発明はマスクＲＯＭ用のエンハンスメント形
とディプリーション形のトランジスタの一方から他方へ
の変換に必要な不純物が少量で済み、かつイオン注入に
よる不純物導入が少ない時はその活性化が配線膜のアル
ミ焼鈍時の比較的低温で可能な点に着目したもので、マ
スクＲＯＭの集積回路にすべてのトランジスタをあらか
じめ作り込んでそれらにアルミ配線を施して置いた後、
不純物を必要個所にイオン注入してアルミ焼鈍と同時に
活性化するだけでコーディングを済ませることによって
製造期間の大幅な短縮に成功したものである。
とディプリーション形のトランジスタの一方から他方へ
の変換に必要な不純物が少量で済み、かつイオン注入に
よる不純物導入が少ない時はその活性化が配線膜のアル
ミ焼鈍時の比較的低温で可能な点に着目したもので、マ
スクＲＯＭの集積回路にすべてのトランジスタをあらか
じめ作り込んでそれらにアルミ配線を施して置いた後、
不純物を必要個所にイオン注入してアルミ焼鈍と同時に
活性化するだけでコーディングを済ませることによって
製造期間の大幅な短縮に成功したものである。
【００１２】すなわち前項の構成にいうように、本発明
方法ではＲＯＭ用のすべてのトランジスタをエンハンス
メントとディプリーションのいずれか一方の形で作り込
んでアルミ配線膜によりトランジスタ相互間の接続もす
べて済ませて置き、ＲＯＭ用のコーティングの際には他
方の形に変換すべきトランジスタに対しそのゲートを通
して下側の半導体のチャネル形成面に少量の不純物をイ
オン注入法により導入する。このイオン注入による半導
体表面部の結晶性の乱れが比較的少ないので、それに続
く配線膜のアルミに対する焼鈍工程の比較的低温度下で
も導入不純物を充分活性化してＲＯＭのコーディングを
完了できる。従って、本発明では前述のアルミ配線でコ
ーディングを施す方法よりもさらに製造期間を短縮で
き、ＲＯＭ回路の集積度も高めることができる。
方法ではＲＯＭ用のすべてのトランジスタをエンハンス
メントとディプリーションのいずれか一方の形で作り込
んでアルミ配線膜によりトランジスタ相互間の接続もす
べて済ませて置き、ＲＯＭ用のコーティングの際には他
方の形に変換すべきトランジスタに対しそのゲートを通
して下側の半導体のチャネル形成面に少量の不純物をイ
オン注入法により導入する。このイオン注入による半導
体表面部の結晶性の乱れが比較的少ないので、それに続
く配線膜のアルミに対する焼鈍工程の比較的低温度下で
も導入不純物を充分活性化してＲＯＭのコーディングを
完了できる。従って、本発明では前述のアルミ配線でコ
ーディングを施す方法よりもさらに製造期間を短縮で
き、ＲＯＭ回路の集積度も高めることができる。
【００１３】
【実施例】以下、図を参照して本発明の実施例を説明す
る。図１は本発明のマスクＲＯＭ製造方法を主な工程ご
との状態で示す図３に対応する要部断面図、図２はＲＯ
Ｍコーディング時の不純物のドーズ量と活性化後のトラ
ンジスタのチャネル電流の関係を示す線図であり、図１
の図３に対応する部分に同じ符号が付されている。な
お、以下説明する実施例ではトランジスタを最初はすべ
てエンハンスメント形に作り込んで置き、ＲＯＭ用のコ
ーディングの際にそれにより指定されたトランジスタが
ディプリーション形に変えられるものとする。
る。図１は本発明のマスクＲＯＭ製造方法を主な工程ご
との状態で示す図３に対応する要部断面図、図２はＲＯ
Ｍコーディング時の不純物のドーズ量と活性化後のトラ
ンジスタのチャネル電流の関係を示す線図であり、図１
の図３に対応する部分に同じ符号が付されている。な
お、以下説明する実施例ではトランジスタを最初はすべ
てエンハンスメント形に作り込んで置き、ＲＯＭ用のコ
ーディングの際にそれにより指定されたトランジスタが
ディプリーション形に変えられるものとする。
【００１４】図１(a) と図１(b) にトランジスタを作り
込む工程を示す。図の例ではｐ形の基板１の不純物濃度
は1016原子／cm3 程度がよく、その表面に L0COS膜等の
分離絶縁膜２により各トランジスタを作り込むべき範囲
を取り囲んだ後、図１(a) の工程では通例のようにその
表面にゲート酸化膜３を例えば 250Åの膜厚で付け、か
つその上側に多結晶シリコンのゲート４を配設する。本
発明方法ではＲＯＭのコーディング時に不純物をこのゲ
ート４を通してイオン注入するのでその膜厚は若干薄い
め, この実施例では2500〜3000Åとされ、ＲＯＭを高集
積化する場合の図の左右方向のゲート幅は例えば１μｍ
とされる。
込む工程を示す。図の例ではｐ形の基板１の不純物濃度
は1016原子／cm3 程度がよく、その表面に L0COS膜等の
分離絶縁膜２により各トランジスタを作り込むべき範囲
を取り囲んだ後、図１(a) の工程では通例のようにその
表面にゲート酸化膜３を例えば 250Åの膜厚で付け、か
つその上側に多結晶シリコンのゲート４を配設する。本
発明方法ではＲＯＭのコーディング時に不純物をこのゲ
ート４を通してイオン注入するのでその膜厚は若干薄い
め, この実施例では2500〜3000Åとされ、ＲＯＭを高集
積化する場合の図の左右方向のゲート幅は例えば１μｍ
とされる。
【００１５】図１(b) の工程では、ゲート４をマスクの
一部に利用する不純物のイオン注入と高温熱処理とによ
り、この例ではｎチャネル形のトランジスタ10, 20のｎ
形のソース層11, 21とドレイン層12, 22を 0.2μｍの深
さに, ｐ形のサブストレート接続層13, 23を 0.5μｍの
深さにそれぞれ拡散する。いずれの層も通例のように10
19〜1020原子／cm3 の高不純物濃度とし、ｎ形不純物に
は砒素やアンチモンを用いるのがよい。本発明ではトラ
ンジスタ10や20がこの段階ではすべて同じ形,この例で
はエンハンスメント形で作り込まれる。
一部に利用する不純物のイオン注入と高温熱処理とによ
り、この例ではｎチャネル形のトランジスタ10, 20のｎ
形のソース層11, 21とドレイン層12, 22を 0.2μｍの深
さに, ｐ形のサブストレート接続層13, 23を 0.5μｍの
深さにそれぞれ拡散する。いずれの層も通例のように10
19〜1020原子／cm3 の高不純物濃度とし、ｎ形不純物に
は砒素やアンチモンを用いるのがよい。本発明ではトラ
ンジスタ10や20がこの段階ではすべて同じ形,この例で
はエンハンスメント形で作り込まれる。
【００１６】さらに本発明では、ＲＯＭコーディングを
施す前に次の図１(c) に示すようにすべてのトランジス
タ10や20に対しアルミ配線を施す。このため、ゲート４
上を含む全面にボロンを含む燐シリケートガラス等から
なる層間絶縁膜５を成膜し、その要所に明けた窓内で各
半導体層に導電接触するアルミの配線膜６を配設するこ
とによりトランジスタ相互間に所定の配線を施す。層間
絶縁膜５と配線膜６の膜厚は通例のようにそれぞれ 0.5
〜１μｍとすることでよいが、本発明方法では配線膜６
のアルミに対する焼鈍処理は次に述べるＲＯＭコーディ
ング用の不純物導入より後に施すのがよい。
施す前に次の図１(c) に示すようにすべてのトランジス
タ10や20に対しアルミ配線を施す。このため、ゲート４
上を含む全面にボロンを含む燐シリケートガラス等から
なる層間絶縁膜５を成膜し、その要所に明けた窓内で各
半導体層に導電接触するアルミの配線膜６を配設するこ
とによりトランジスタ相互間に所定の配線を施す。層間
絶縁膜５と配線膜６の膜厚は通例のようにそれぞれ 0.5
〜１μｍとすることでよいが、本発明方法では配線膜６
のアルミに対する焼鈍処理は次に述べるＲＯＭコーディ
ング用の不純物導入より後に施すのがよい。
【００１７】図１(d) にイオン注入によるＲＯＭコーデ
ィング用の不純物導入工程を示す。図示の例ではこの不
純物導入はトランジスタ10の方をディプリーション形に
するようになされ、このためにその配線膜６の下側を除
く全面に亘って不純物を導入してもとくに支障はない
が、この実施例のようにゲート４の下側にのみ選択的に
導入するのが望ましい。この選択的な不純物導入用のマ
スク膜９は通常のフォトレジスト膜でよく、それに窓を
単に明けた状態でもイオン注入は可能であるが、この実
施例では図示のように窓内の層間絶縁膜５をドライエッ
チング法等により除去して、ゲート４の多結晶シリコン
を露出させた状態でそれを通して不純物を基板１の表面
に 150kV程度の加速電圧でイオン注入する。この例では
ｎ形である不純物Ｐには燐を用いるのがよく、マスク膜
６のイオン注入用窓はゲート４の幅より数百Å程度大き
いめに明けて置くのがよい。
ィング用の不純物導入工程を示す。図示の例ではこの不
純物導入はトランジスタ10の方をディプリーション形に
するようになされ、このためにその配線膜６の下側を除
く全面に亘って不純物を導入してもとくに支障はない
が、この実施例のようにゲート４の下側にのみ選択的に
導入するのが望ましい。この選択的な不純物導入用のマ
スク膜９は通常のフォトレジスト膜でよく、それに窓を
単に明けた状態でもイオン注入は可能であるが、この実
施例では図示のように窓内の層間絶縁膜５をドライエッ
チング法等により除去して、ゲート４の多結晶シリコン
を露出させた状態でそれを通して不純物を基板１の表面
に 150kV程度の加速電圧でイオン注入する。この例では
ｎ形である不純物Ｐには燐を用いるのがよく、マスク膜
６のイオン注入用窓はゲート４の幅より数百Å程度大き
いめに明けて置くのがよい。
【００１８】図１(e) の工程では、配線膜６のアルミに
焼鈍処理を施すと同時に前の工程で導入した不純物Ｐを
活性化させてトランジスタ10をディプリーション形とす
る。このため、図１(d) の状態からまずマスク膜９を除
去した後に、アルミの溶融のおそれがない 400〜500
℃, 望ましくは 400〜450 ℃の範囲内の比較的低温下の
例えば10％の水素を含む窒素の還元性ふん囲気内で配線
膜６を焼鈍すると同時に前工程の導入不純物14ａを活性
化して導通層14とする。以降は、図１(f) に示すように
全面を窒化シリコン等の保護膜６で被覆した後にウエハ
をスクライブしてチップに単離することにより、ディプ
リーション形トランジスタ10とエンハンスメント形トラ
ンジスタ20が指定されたコーディングに応じて作り込ま
れたマスクＲＯＭのチップが得られる。
焼鈍処理を施すと同時に前の工程で導入した不純物Ｐを
活性化させてトランジスタ10をディプリーション形とす
る。このため、図１(d) の状態からまずマスク膜９を除
去した後に、アルミの溶融のおそれがない 400〜500
℃, 望ましくは 400〜450 ℃の範囲内の比較的低温下の
例えば10％の水素を含む窒素の還元性ふん囲気内で配線
膜６を焼鈍すると同時に前工程の導入不純物14ａを活性
化して導通層14とする。以降は、図１(f) に示すように
全面を窒化シリコン等の保護膜６で被覆した後にウエハ
をスクライブしてチップに単離することにより、ディプ
リーション形トランジスタ10とエンハンスメント形トラ
ンジスタ20が指定されたコーディングに応じて作り込ま
れたマスクＲＯＭのチップが得られる。
【００１９】図２は図１(d) の工程で不純物Ｐとして燐
をイオン注入する際のドーズ量Ｄと図１(e) の工程で 4
00℃の温度下で不純物Ｐを活性化した後の導通層14を流
れる電流Ｉの相関を示す実験結果であり、各ドーズ量Ｄ
に対応する２個の円は10個の試料に対する電流Ｉの最大
値と最小値を示している。図のように、ドーズ量Ｄが４
〜５ｘ1014原子／cm2 で電流Ｉが最大になり、これより
低いドーズ量で電流が小さいのは当然であるが、逆にド
ーズ量を高めても電流が却って減少しかつそのばらつき
が大きくなる傾向が認められる。これは、イオン注入時
のドーズ量Ｄが高すぎるとゲート４の下の基板１の表面
の結晶性の乱れが大きくなり、 400℃の温度下では導入
不純物が充分に活性化されないためと考えられる。
をイオン注入する際のドーズ量Ｄと図１(e) の工程で 4
00℃の温度下で不純物Ｐを活性化した後の導通層14を流
れる電流Ｉの相関を示す実験結果であり、各ドーズ量Ｄ
に対応する２個の円は10個の試料に対する電流Ｉの最大
値と最小値を示している。図のように、ドーズ量Ｄが４
〜５ｘ1014原子／cm2 で電流Ｉが最大になり、これより
低いドーズ量で電流が小さいのは当然であるが、逆にド
ーズ量を高めても電流が却って減少しかつそのばらつき
が大きくなる傾向が認められる。これは、イオン注入時
のドーズ量Ｄが高すぎるとゲート４の下の基板１の表面
の結晶性の乱れが大きくなり、 400℃の温度下では導入
不純物が充分に活性化されないためと考えられる。
【００２０】さて、ディプリーション形のトランジスタ
10の電流Ｉはふつうは 300μＡ程度あれば充分なので、
この 400℃の焼鈍温度下では不純物のドーズ量Ｄは図に
部分ハッチングを付して示した３〜７ｘ1014原子／cm2
の範囲Ｒが適する。もちろんこれより温度を高めると導
入不純物の活性化に有利であり、前述の 400〜450 ℃の
焼鈍温度では２〜８ｘ1014原子／cm2 の範囲のドーズ量
が最適になる。なお、ゲート４の膜厚が変わってもかか
る最適ドーズ量を一定に保ちつつイオン注入の加速電圧
の方を変えるようにするのがよい。
10の電流Ｉはふつうは 300μＡ程度あれば充分なので、
この 400℃の焼鈍温度下では不純物のドーズ量Ｄは図に
部分ハッチングを付して示した３〜７ｘ1014原子／cm2
の範囲Ｒが適する。もちろんこれより温度を高めると導
入不純物の活性化に有利であり、前述の 400〜450 ℃の
焼鈍温度では２〜８ｘ1014原子／cm2 の範囲のドーズ量
が最適になる。なお、ゲート４の膜厚が変わってもかか
る最適ドーズ量を一定に保ちつつイオン注入の加速電圧
の方を変えるようにするのがよい。
【００２１】以上説明した本発明方法は、マスクＲＯＭ
の製造のほか関連回路を含む種々な集積回路装置の製造
に適用できる。後者の場合は演算増幅器等を含む関連回
路の例えばＣＭＯＳ構成のトランジスタ類をＲＯＭ回路
のトランジスタと同時に作り込んでアルミ配線もあらか
じめ済ませて置いた後、ＲＯＭ回路部に対し客先から指
定されるコーディングを施すことでよい。本発明方法に
よればこのように最も手間のかかる工程を済ませた集積
回路装置に対し図１(d) 以降の工程だけを施すセミカス
タム生産方式をとれるので、コーディング仕様指定後の
５〜７日の製造期間でマスクＲＯＭやそれを含む集積回
路を供給できる。
の製造のほか関連回路を含む種々な集積回路装置の製造
に適用できる。後者の場合は演算増幅器等を含む関連回
路の例えばＣＭＯＳ構成のトランジスタ類をＲＯＭ回路
のトランジスタと同時に作り込んでアルミ配線もあらか
じめ済ませて置いた後、ＲＯＭ回路部に対し客先から指
定されるコーディングを施すことでよい。本発明方法に
よればこのように最も手間のかかる工程を済ませた集積
回路装置に対し図１(d) 以降の工程だけを施すセミカス
タム生産方式をとれるので、コーディング仕様指定後の
５〜７日の製造期間でマスクＲＯＭやそれを含む集積回
路を供給できる。
【００２２】
【発明の効果】以上のとおり本発明では、ＲＯＭ用のす
べてのトランジスタをまずエンハンスメント形とディプ
リーション形のいずれか一方の形で作り込み、かつアル
ミ配線によりトランジスタに所定の接続を施して置いた
後に、他方の形とすべきトランジスタのゲート下の半導
体のチャネル形成面に対し不純物をイオン注入法により
ゲートを通して導入し、この導入不純物を配線膜用のア
ルミに対する加熱焼鈍と同時に活性化することにより、
次の効果を得ることができる。
べてのトランジスタをまずエンハンスメント形とディプ
リーション形のいずれか一方の形で作り込み、かつアル
ミ配線によりトランジスタに所定の接続を施して置いた
後に、他方の形とすべきトランジスタのゲート下の半導
体のチャネル形成面に対し不純物をイオン注入法により
ゲートを通して導入し、この導入不純物を配線膜用のア
ルミに対する加熱焼鈍と同時に活性化することにより、
次の効果を得ることができる。
【００２３】(a) 集積回路装置にＲＯＭ用のすべてのト
ランジスタをあらかじめ作り込んでアルミ配線を施して
置いた後、必要個所に不純物をイオン注入してアルミ焼
鈍と同時に活性化するだけでＲＯＭコーディングを済ま
せることによりマスクＲＯＭの製造期間を従来の数分の
１に短縮できる。 (b) ＲＯＭコーディングを不純物の拡散により行なうの
で従来のアルミ配線によりコーディングを施す方法と比
べてチップ面積のむだがなく、集積回路装置の集積度を
高めてチップサイズを縮小することによりマスクＲＯＭ
の経済性を一層向上することができる。
ランジスタをあらかじめ作り込んでアルミ配線を施して
置いた後、必要個所に不純物をイオン注入してアルミ焼
鈍と同時に活性化するだけでＲＯＭコーディングを済ま
せることによりマスクＲＯＭの製造期間を従来の数分の
１に短縮できる。 (b) ＲＯＭコーディングを不純物の拡散により行なうの
で従来のアルミ配線によりコーディングを施す方法と比
べてチップ面積のむだがなく、集積回路装置の集積度を
高めてチップサイズを縮小することによりマスクＲＯＭ
の経済性を一層向上することができる。
【００２４】(c) ＲＯＭコーディング用の導入不純物を
アルミ配線膜の焼鈍工程を利用して比較的低温下で活性
化できるので工程上のむだがなく、マスクＲＯＭの量産
工程を合理化することができる。
アルミ配線膜の焼鈍工程を利用して比較的低温下で活性
化できるので工程上のむだがなく、マスクＲＯＭの量産
工程を合理化することができる。
【図１】本発明によるマスクＲＯＭ製造方法を主な工程
ごとの状態で示し、同図(a) はゲートの配設工程、同図
(b) はトランジスタの作り込み工程、同図(c) はアルミ
配線工程、同図(d) はコーディング用不純物のイオン注
入工程、同図(e) は導入不純物の活性化工程、同図(f)
は完成状態をそれぞれ示すマスクＲＯＭの要部の断面図
である。
ごとの状態で示し、同図(a) はゲートの配設工程、同図
(b) はトランジスタの作り込み工程、同図(c) はアルミ
配線工程、同図(d) はコーディング用不純物のイオン注
入工程、同図(e) は導入不純物の活性化工程、同図(f)
は完成状態をそれぞれ示すマスクＲＯＭの要部の断面図
である。
【図２】ＲＯＭコーディング時の不純物のイオン注入の
ドーズ量と不純物の活性化後のトランジスタのチャネル
電流との関係を示す線図である。
ドーズ量と不純物の活性化後のトランジスタのチャネル
電流との関係を示す線図である。
【図３】従来のマスクＲＯＭの製造方法をその主な工程
ごとの状態で示し、同図(a) はＲＯＭコーディング用不
純物のイオン注入工程、同図(b) はトランジスタの作り
込み工程、同図(c) はアルミ配線工程、同図(d) は完成
時の状態をそれぞれ示すマスクＲＯＭの要部の断面図で
ある。
ごとの状態で示し、同図(a) はＲＯＭコーディング用不
純物のイオン注入工程、同図(b) はトランジスタの作り
込み工程、同図(c) はアルミ配線工程、同図(d) は完成
時の状態をそれぞれ示すマスクＲＯＭの要部の断面図で
ある。
１ 半導体基板 ４ ゲート ６ アルミの配線膜 10 ディプリーション形のトランジスタ 20 エンハンスメント形のトランジスタ Ｄ ＲＯＭコーディング用不純物のイオン注入のド
ーズ量 Ｉ ディプリーション形トランジスタの電流 Ｐ ＲＯＭコーディング用不純物
ーズ量 Ｉ ディプリーション形トランジスタの電流 Ｐ ＲＯＭコーディング用不純物
Claims (3)
- 【請求項１】多結晶シリコンのゲートを備える電界効果
形のトランジスタのエンハンスメント形とディプリーシ
ョン形とによって記憶データがビットごとにコーディン
グされるマスクＲＯＭの製造方法であって、まずＲＯＭ
用のすべてのトランジスタをエンハンスメント形とディ
プリーション形のいずれか一方の形のトランジスタとし
て作り込み、かつアルミの配線膜によりトランジスタ相
互間に所定の接続を施した後に、他方の形とすべきトラ
ンジスタのゲート下の半導体のチャネル形成面に不純物
をイオン注入法によりゲートを通して導入し、この導入
不純物を配線膜用のアルミに対する加熱焼鈍と同時に活
性化するようにしたことを特徴とするマスクＲＯＭの製
造方法。 - 【請求項２】請求項１に記載の方法において、一方の形
がエンハンスメント形であり、他方の形がディプリーシ
ョン形であることを特徴とするマスクＲＯＭの製造方
法。 - 【請求項３】請求項２に記載の方法において、ディプリ
ーション形とすべきトランジスタのチャネル形成面の半
導体がｐ形であり、そのゲートを通してｎ形不純物とし
て燐が２〜８ｘ1014原子／cm2 のドーズ量でイオン注入
されることを特徴とするマスクＲＯＭの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053962A JPH05259409A (ja) | 1992-03-13 | 1992-03-13 | マスクｒｏｍの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053962A JPH05259409A (ja) | 1992-03-13 | 1992-03-13 | マスクｒｏｍの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259409A true JPH05259409A (ja) | 1993-10-08 |
Family
ID=12957312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4053962A Pending JPH05259409A (ja) | 1992-03-13 | 1992-03-13 | マスクｒｏｍの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259409A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3026400A1 (de) * | 1979-07-13 | 1981-01-22 | Hitachi Ltd | Steuerverfahren zum anhalten von fahrzeugen |
| US6713347B2 (en) | 1998-11-26 | 2004-03-30 | Stmicroelectronics S.R.L. | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
-
1992
- 1992-03-13 JP JP4053962A patent/JPH05259409A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3026400A1 (de) * | 1979-07-13 | 1981-01-22 | Hitachi Ltd | Steuerverfahren zum anhalten von fahrzeugen |
| US6713347B2 (en) | 1998-11-26 | 2004-03-30 | Stmicroelectronics S.R.L. | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080718A (en) | Method of modifying electrical characteristics of MOS devices using ion implantation | |
| US4651406A (en) | Forming memory transistors with varying gate oxide thicknesses | |
| JP3031855B2 (ja) | 半導体装置の製造方法 | |
| US4367580A (en) | Process for making polysilicon resistors | |
| EP0073130B1 (en) | Method for manufacturing a mask type read only memory | |
| JPH0451071B2 (ja) | ||
| US4797372A (en) | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device | |
| KR19980071111A (ko) | 배선을 형성한 후에 수소 이온으로 문턱 전압을변경시키는 것이 가능한 전계 효과 트랜지스터를 구비한반도체 장치 제조 방법 | |
| JPS643345B2 (ja) | ||
| JPH11265987A (ja) | 不揮発性メモリ及びその製造方法 | |
| JPH0361338B2 (ja) | ||
| JPH06275724A (ja) | 半導体装置およびその製造方法 | |
| JPS58501848A (ja) | 導電性に相互接続されたウエルを有する高密度ｃｍｏｓデバイス及びその製造方法 | |
| JPH05259409A (ja) | マスクｒｏｍの製造方法 | |
| JPS6212152A (ja) | 半導体装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| JPH0831539B2 (ja) | 不揮発性メモリの製造方法 | |
| US6265270B1 (en) | Method for fabricating mask ROM via medium current implanter | |
| JPH0449270B2 (ja) | ||
| JPH01208866A (ja) | 半導体装置の製造方法 | |
| JPH08162523A (ja) | 半導体装置及びその製造方法 | |
| KR100356825B1 (ko) | 마스크롬셀제조방법. | |
| KR930008076B1 (ko) | 스태틱램의 제조방법 | |
| JPS6325966A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6359547B2 (ja) |