JPS643345B2 - - Google Patents

Info

Publication number
JPS643345B2
JPS643345B2 JP54170547A JP17054779A JPS643345B2 JP S643345 B2 JPS643345 B2 JP S643345B2 JP 54170547 A JP54170547 A JP 54170547A JP 17054779 A JP17054779 A JP 17054779A JP S643345 B2 JPS643345 B2 JP S643345B2
Authority
JP
Japan
Prior art keywords
region
pair
static memory
memory cell
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54170547A
Other languages
English (en)
Other versions
JPS55120160A (en
Inventor
Jii Baatoretsuto Keisu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS55120160A publication Critical patent/JPS55120160A/ja
Publication of JPS643345B2 publication Critical patent/JPS643345B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳现な説明】 本発明は半導䜓装眮に関するものである。も぀
ず詳现にいえば、MOS集積回路圢匏に぀くられ
た改良されたスタテむツクメモリセルに関するも
のである。
スタテむツクメモリ装眮は、ある型のデゞタル
装眮においお、ダむナミツク装眮より優れおい
る。それはダむナミツクメモリに固有のリフレツ
シナオヌバヘツドが䞍必芁であるからである。リ
フレツシナ回路がメモリ回路に比䟋しお倧きくな
る比范的小さなメモリアレむを甚いたマむクロコ
ンピナヌタの堎合には、特にそうである。スタテ
むツクセルは埓来個のトランゞスタ双安定回路
を甚いおおり、そこではデプリツシペンモヌド
MOSトランゞスタが負荷装眮ずしお甚いられた。
これらのセルはダむナミツクメモリの぀のトラ
ンゞスタセルよりもセル面積がず぀ず倧きく、し
たが぀おチツプ圓りのセル集積床はむしろ小さ
い。それゆえ、スタテむツメモリの䟡栌はダむナ
ミツクメモリの䟡栌よりもず぀ず高い。セル寞法
を小さくし、したが぀おチツプ圓りのセル集積床
を倧きくする努力がなされ、セルレむアりトや補
造工皋にいろいろな改良がなされた。蚭蚈方匏た
たは最小線幅および蚱容床が小さくされ、そしお
たたセル圓りのコンタクトの数を小さくしおよび
いろいろなクロスオヌバを利甚しお効率を高める
セル構造䜓が工倫されおいる。䞻な改良の぀
は、埓来の双安定回路の負荷装眮ずしお泚入され
た倚結晶シリコンを甚いるものであ぀お、これら
は、テキサス、むンストルメンツ瀟に譲枡された
米囜特蚱第727116号、1977幎月31日付提出の米
囜特蚱出願第801699号、および1978幎月30日付
提出の米囜特蚱出願第910248号に蚘茉されおい
る。より高い集積床をもちそしお消費電力の小さ
な他のスタテむツクメモリセルの蚭蚈は、テキサ
ス、むンストルメンツ瀟に譲枡された、1978幎
月19日付提出の米囜特蚱出願第925891号、第
925892号、第925893号および第925916号に蚘茉さ
れおいる。極めお顕著な改良がなされたけれど
も、集積床をさらに高くしか぀䟡栌をさらに䜎く
するずいう芁求により、セル寞法を小さくしそし
お補造工皋を簡単にする努力が続けられおいる。
本発明の䞻芁な目的は半導䜓メモリ装眮のため
の改良されたスタテむツクメモリセルを埗るこず
である。別の目的はMOSスタテむツクメモリア
レむで高集積床セル蚭蚈を埗るこずである。さら
に別の目的は、半導䜓チツプ䞊のより小さな空間
を利甚した単玔化された盞互接続の可胜なMOS
集積回路のための改良されたレむアりト技術を埗
るこずである。
本発明の぀の実斜䟋によれば、スタテむツク
型の半導䜓メモリは、゜ヌス領域およびドレむン
領域の䞊にフむヌルド酞化物の存圚する方法によ
り぀くられた察のクロス結合駆動トランゞスタ
を甚いる。アクセストランゞスタは異぀た方法で
぀くられ、このアクセストランゞスタはそれらの
゜ヌス拡散䜓およびドレむン拡散䜓ず自己敎列し
たシリコンゲヌトを有しおいる。負荷装眮は駆動
トランゞスタの䞊にあるむオン泚入第レベル倚
結晶シリコンストリツプでよい。これらの特城に
より、クロス結合接続のために甚いられる空間の
小さな小圢セルレむアりトが可胜ずなり、そしお
倚結晶シリコンアドレス線がアヌス線ずクロスオ
ヌバできる。
第図は本発明の特城を利甚したチダンネル
シリコンゲヌトMOSスタテむツクRAMセルのレ
むアりトを物理的に瀺したものである。このセル
は第図ではもちろん非垞に拡倧されおいお、そ
の実際の寞法は6.45×10-6cm2平方ミル皋床
より小さい。すなわち、第図のセルの長い蟺の
寞法は玄0.0254mmミリより小さい。第図
はこのセルの電気的接続の抂略を瀺した図であ぀
お、第図ず察応する郚品には同じ番号が぀けら
れおいる。
第図および第図のセルは察のクロス結合
駆動トランゞスタおよびを有しおいる。
これらのトランゞスタは通垞の゜ヌスを有し
おおり、この共通の゜ヌスはアヌスたたはVss線
ずしお働く现長いN+領域の䞀郚である。こ
のN+領域は薄いフむヌルド酞化物の䞋に埋
蟌たれおいる。トランゞスタおよびの
各々はそれぞれN+ドレむン領域たたは
を有しおおり、そしおこれらのN+ドレむン領域
は抵抗たたはを通しおVdd線たたは正電
源䟛絊線に電気的に接続された蓄積ノヌドを
構成する。぀の特城ずしお、この抵抗およ
びはむオン泚入第レベル倚結晶シリコンス
トリツプによ぀お぀くるこずができる。Vdd䟛絊
線はVss線の䞊をVss線に平行に走る
现長い金属ストリツプである。金属−倚結晶
シリコンコンタクト領域により、Vdd線
が抵抗およびを有する倚結晶シリコン
ストリツプの䞭倮に接続される。倚結晶シ
リコン−モヌトコンタクトおよびが
ストリツプの䞡端にあ぀お、N+ドレむン
およびずの接続を行぀おいる。第レベル
倚結晶シリコン導䜓はトランゞスタの倚
結晶シリコンゲヌトをドレむンにコンタ
クト領域で接続する。同様に、第レベル倚
結晶シリコンストリツプはトランゞスタ
のゲヌトを構成し、そしおドレむンず
倚結晶シリコン−モヌトコンタクトで
接觊し、それにより双安定回路たたはフリツプフ
ロツプ回路のクロス結合接続が埗られる。金属ス
トリツプおよびによ぀おデヌタ線および
デヌタ線通垞および、たたはおよび
ず呌ばれるがえられ、そしおこれらが結合ト
ランゞスタおよびず金属−モヌト
コンタクトおよびを通しおドレむン
およびに接続される。トランゞスタおよ
びのゲヌトおよびは第レベル倚結
晶シリコンストリツプであるワヌドアドレス線
の䞀郚である。
第図乃至第図は第図のセルの詳现な
構造を瀺した断面図である。このセルは型シリ
コン基板のごく䞀郚である。トランゞスタ
は现長いモヌト領域䞭に぀
くられ、そしおこの領域䞭のN+拡散領域
等はトランゞスタのための゜ヌ
ス領域およびドレむン領域やいろいろな領域の間
の接続䜓を぀くる。トランゞスタおよび
は぀の工皋で぀くられる。このずきN+領域は
薄いフむヌルド酞化物局の䞋にある。䞀方、
トランゞスタおよびは自己敎列工皋によ
぀お぀くられ、そしお埌で説明されるように、厚
いフむヌルド酞化物によ぀お取囲たれる。た
た、モヌト䞭のN+領域は金属−モヌトコ
ンタクトたたは倚結晶シリコン−モヌトコ
ンタクトの䞋郚分を構成
する。薄いシリコン酞化物ゲヌト誘電䜓局お
よびリンでドヌプされた第レベル倚結晶シリコ
ン領域
はトランゞスタのゲヌト、盞互接続およ
びアドレス線を぀くる。厚いフむヌルド酞化物局
はN+拡散領域たたはトランゞスタのあるモ
ヌトが存圚しない所にある。そしおP+ホり玠ド
ヌプチダンネルストツプ領域が厚いフむヌルド酞
化物の䞋に぀くられる。第レベル倚結晶シ
リコン、フむヌルド酞化物およびN+領域の
䞊にある党䞊衚面䞊に絶瞁䜓局が぀くられ
る。線はこの絶瞁䜓局の䞊
にある金属ストリツプである。
第図および第図に瀺されおいるように、
抵抗およびが各々のストリツプ䞭の
軜くドヌプされたむオン泚入第レベル倚結晶シ
リコンから成るのが぀の特城である。この抵抗
領域は酞化物被芆によ぀お芆われ、このスト
リツプの䞭倮ず端は匷くドヌプされる。第レベ
ル倚結晶シリコンは、第レベル倚結晶シリコン
䞊の酞化物被芆によ぀お第レベルから絶瞁
される。抵抗およびがトランゞスタ
およびの䞊にあるこずず、フむヌルド酞化物
の䞋の拡散工皋によりクロスオヌバ接続がより簡
単に぀くられるこずずにより、米囜特蚱出願第
727116号および第801699号に蚘茉されおいるよう
な第レベル倚結晶シリコンたたは第レベル倚
結晶シリコン内に泚入された抵抗を備えた埓来の
スタテむツクセルに比べお、第図乃至第図の
セルは朜圚的に倧きさがず぀ず小さい。
第レベル倚結晶シリコンたたはその䞋にあ
る薄い酞化物はトランゞスタおよびを
぀くるための拡散マスクずしおは働かないに泚意
するのは重芁である。けれども、第レベル倚結
晶シリコンストリツプおよびゲヌト
は、拡散マスクである薄いゲヌト酞化物によ
り、トランゞスタおよびの゜ヌスおよび
ドレむンを぀くるために、N+拡散の範囲を定め
る。第レベル倚結晶シリコン郚
は、トランゞスタを぀くるこずなしにモ
ヌトずクロスオヌバできる。1976幎月12日付提
出の米囜特蚱出願第648594号たたは1976幎12月27
日提出の米囜特蚱出願第754144号に蚘茉されおい
るような他のレベル倚結晶工皋では、第レベ
ル倚結晶シリコンはN+拡散の境界を定めるのに
甚いられ、したが぀お、第レベル倚結晶シリコ
ンも第レベル倚結晶シリコンもN+拡散モヌト
ずクロスオヌバできない。米囜特蚱出願第801699
号たたは第910248号に蚘茉されおいるようなレ
ベル倚結晶工皋が甚いられるスタテむツクセル補
造法では、぀のレベルの倚結晶シリコンだけが
モヌトたたは拡散領域ずクロスオヌバできる。本
発明の装眮では、このような制限はない。第レ
ベル倚結晶シリコンたたは第レベル倚結晶シリ
コンはトランゞスタを぀くるこずなしにN+モヌ
トずクロスオヌバできる。
第図および第図乃至第図のチダン
ネル、シリコンゲヌト、自己敎列、レベル倚結
晶、MOS集積回路装眮の補造法を第図乃至
第図によ぀お蚘茉する。出発物質は型単結
晶シリコンの薄いスラむスであ぀お、その盎埄は
箄7.6〜10.2cm玄〜むンチ、抵抗率が玄
〜50Ωcmの型単結晶シリコンを100面で切出し
たものである。第図たたは第図においお、
り゚ハは、暪の倧きさが玄0.0025cm玄ミ
ルの、スラむスのごく䞀郚の断面を瀺したもの
である。぀のスラむスは、兞型的には、数癟個
のチツプを有しおおり、そしお぀぀のチツプ
は倚分16Kたたは64Kセルを有するであろう。た
ず、適圓な掗浄を行぀た埌、このスラむスは玄
1000℃たたはそれ以䞊の枩床に加熱された炉の䞭
で酞玠にさらされお酞化され、玄750オングスト
ロヌムの厚さの酞化物局が぀くられる。次
に、このスラむスをCVD反応炉の䞭でゞクロロ
シランずアンモニアの雰囲気にさらすこずによ
り、玄1000オングストロヌムの厚さの窒化シリコ
ンSi3N4の局が぀くられる。この䞊衚面党郚
にホトレゞスト被芆が぀けられ、そしお所望のパ
タヌンを定めおいるマスクを通しお玫倖光線で照
射され、そしお珟像されお、窒化物が゚ツチング
によ぀お陀去されそしお厚いフむヌルド酞化物
が成長されるべき領域が残される。たたは、玫
倖光線の代りに線リ゜グラフむたたは電子ビヌ
ムリ゜グラフむを甚いるこずによ぀お、倧きさが
も぀ず小さい、したが぀お、セルの倧きさもも぀
ず小さい装眮が埗られる。線リ゜グラフむは
Electronics、1978幎11月日、99頁に蚘茉され
おおり、そしお電子ビヌムリ゜グラフむはBell
Laboratories Record、1976幎月、69−72頁、
およびElectronic Products、1977幎月、17頁
に蚘茉されおいる。次に、このスラむスにプラズ
マ゚ツチングが行なわれる。このプラズマ゚ツチ
ングにより、露出したホトレゞストによ぀お芆わ
れおいない窒化物局の領域が陀去される
が、しかし、酞化物局は陀去されないし、そ
しおホトレゞストずも反応しない。
次に、このスラむスはむオン泚入段階に向けら
れる。このむオン泚入段階によ぀お、ホトレゞス
トおよび窒化物によ぀お芆われおいないシリ
コンの領域にホり玠原子が泚入される。ホト
レゞストは泚入マスクずしお所定の䜍眮に残぀お
いる。ホり玠は導電型を生ずる䞍玔物であるの
で、この衚面内により匷くドヌプされたP+領域
が぀くられるであろう。酞化物局が泚入
の間所定の䜍眮に残される。それが泚入されたホ
り玠がその埌の熱凊理の間にこの衚面から拡散し
お出おいくこずを劚げるからである。ホり玠泚入
は100KeVで玄×1012cm2のドヌズ量で行なわ
れる。泚入の埌、ホトレゞスト局が陀去される。
スラむスのこの郚分のいくらかは酞化工皋で消
費されるであろうから、領域は完成装眮では
同じ圢で存圚しないこずがわかるであろう。この
泚入された領域は最終的にP+チダンネルス
トツプ領域を぀くるであろう。
テキサス、むンストルメンツ瀟に譲枡された米
囜特蚱第4055444号に蚘茉されおいるように、工
皋の次の段階はスラむスぞの熱凊理たたはアニヌ
ル段階である。この熱凊理段階では、スラむスは
䞍掻性雰囲気䞭で玄時間玄1000℃の枩床に保た
れる。この䞍掻性雰囲気ずしおは窒玠が望たし
い。この段階によ぀おホり玠濃床が著しく倉化す
るが、このこずは結晶内の構造欠陥を枛らすこず
に加えお奜たしい効果である。このアニヌル段階
の際、P+領域がシリコン衚面䞭に深く浞入
する。
次の段陥は厚いフむヌルド酞化物の最初の
局を぀くるこずである。この段階はスラむスを気
流䞭たたは酞化雰囲気䞭に、玄950℃たたはそれ
以䞊の枩床に、数時間眮くこずによ぀お行なわれ
る。第図に瀺されおいるように、このこずに
よ぀お厚いフむヌルド酞化物局が成長し、そ
しおこの局は酞化の際シリコンを消費するので、
この局はシリコン衚面䞭に広が぀おいく。窒化物
局はその䞋の酞化をマスクする。この局の厚
さはこの段階では玄9000オングストロヌムであ
り、そしおその厚さの半分はもずの衚面の䞊にあ
り、そしお半分はもずの衚面の䞋にある。前に泚
入されそしおアニヌル段階で少し倉えられたホり
玠ドヌプP+領域は䞀郚が消費されるであろ
うが、酞化の最前面のさらに先のシリコン䞭に拡
散するであろう。チダンネルストツプP+領域は、
アニヌル段階を行なわないで぀くられた装眮に比
べお、より深くそしお衚面のずころでより䞀様で
より受入れ可胜な濃床であるであろう。たた、こ
のチダンネルストツプ領域は泚入された装眮の結
晶構造損傷特性の範囲をもたないであろう。
次に、このスラむスは別のホトレゞスト局で被
芆され、そしおそれからN+拡散されるべきVss線
および゜ヌス領域およびドレむン領域お
よびを定めるマスクを通しお玫倖光線で照射
される。このホトレゞストを珟像した埌、このス
ラむスに窒化物゚ツチング剀を䜜甚させお、ホト
レゞスト内にあいおいる穎によ぀お露出しおいる
窒化物局の郚分を陀去する。この窒化物が陀
去されたこずによ぀お露出した酞化物局の郚
分が次に゚ツチングされお、裞のシリコンが露出
する。ヒ玠むオンを泚入しおN+領域を぀く
る。この領域は次に゜ヌス、ドレむンおよびVss
線になるであろう。
テキサス、むンストルメンツ瀟に譲枡された米
囜特蚱第4098618号に蚘茉されたヒ玠泚入を甚い
た工皋が、これらのN+領域を䜜るのに甚いられ
るこずが望たしい。それはこの結果匷められた酞
化物成長がチダンネルを粟密に定めるのに助けに
なからである。
第図に瀺されおいるように、次にこのスラ
むスを玄1000℃で数時間気流䞭たたは也燥酞玠䞭
に眮くこずにより、第フむヌルド酞化段階が行
なわれる。これは窒化物局の残りの郚分で被
芆されおいないこのスラむスの䞊衚面のすべおを
酞化し、厚さ玄5000オングストロヌムの薄いフむ
ヌルド酞化物を぀くる。この酞化の際、フむ
ヌルド酞化物の領域が厚く成長しお、玄1000
オングストロヌムになるであろう。N+領域
は䞀郚が消費されるが、酞化の最前面のさらに先
のシリコン䞭にさらに拡散しお、匷くドヌプされ
た領域およびを぀くる。
次に、残りの窒化物局が、窒化物は腐食す
るが酞化シリコンは腐食しない゚ツチング剀によ
぀お陀去される。ゲヌト酞化物が、熱酞化に
より玄500〜800オングストロヌムの厚さにたで成
長される。本発明ずは関係ないが、デプレシペン
負荷デバむスが芁求されおいるスラむスの領域で
は、マスクされたむオン泚入段階がこの段階でな
されるであろう。たた、セルアレむ内のたたは呚
蟺の゚ンハンスメントモヌドトランゞスタの閟倀
電圧はむオン泚入によ぀お調節するこずができ
る。たた、第レベル倚結晶シリコン−シリ
コンコンタクトおよび甚の窓もし呚
蟺においお必芁ならば他のものがホトレゞスト
を甚いおこの段階で酞化物局内にパタヌン化
され゚ツチングされる。
たた第図に瀺されおいるように、倚結晶シ
リコンの第局が、暙準的技術を利甚した反応炉
の䞭で、党スラむスの䞊に玄5000オングストロヌ
ムの厚さにたで沈着される。この第レベル倚結
晶シリコン局が、ホトレゞスト局を斜し、この目
的のために぀くられたマスクを通しお玫倖光線に
露出させ、そしお珟像し、それからホトレゞスト
ず倚結晶ケむ玠の䞡方を゚ツチングするこずによ
぀お、パタヌン化される。
残぀た倚結晶シリコン被芆、その䞋の薄い酞化
物、ならびにフむヌルド酞化物および
を拡散マスクずしお甚いお、このスラむスに別
のN+ヒ玠むオン泚入が行なわれる。そしおこの
泚入されたヒ玠むオンが、コンタクト領域の䞋に
N+領域を぀くるず共に、゜ヌス領域および
ドレむン領域およびを぀くるために、シ
リコンスラむス䞭に導入される。導入される
深さは玄4000〜5000オングストロヌムである。呚
蟺回路では、この拡散により、いろいろな領域を
共に接続する導䜓ずしおの機胜を果たし、そしお
たた他のトランゞスタの゜ヌスたたはドレむン領
域ずしおの機胜を果たす領域を぀くるこずができ
る。この拡散により、ゲヌトおよび、ス
トリツプおよび、線等のような露出
した第レベル倚結晶シリコン領域の党おの導電
性がよくなる。倚結晶シリコン−モヌトコ
ンタクト領域およびにおいお、N+拡散
は倚結晶シリコンに浞入し、そしお䞋にある型
シリコンをN+に倉える。それはここでは酞化物
局が陀去されおいるからである。
第レベル倚結晶シリコンの䞊に熱酞化法で酞
化物を成長させお、玄2000オングストロヌムの厚
さの局が぀くられ、そしおコンタクト領域
およびの䞊、すなわち、第倚結晶シリ
コン−第倚結晶シリコンコンタクト領域の
䞊に穎をあけるためにホトレゞストを甚いおパタ
ヌン化される。
次に、第レベル倚結晶シリコンが第レベル
のものず同様の方法を甚いお沈着され、その厚さ
は玄0.5ミクロンである。この第レベル倚結晶
シリコン被芆の党䜓にリン泚入が行なわれ、それ
で抵抗およびの特性が぀くられる。倚結
晶シリコンの導電性を倧きくすべき領域にはリン
拡散たたはリン泚入が埌で行なわれ、そしおこの
こずはそれらを匷くドヌプしたたたにするであろ
う。抵抗の特性を定めるために、この泚入段階
は、抵抗に察しお芁求される抵抗率に䟝り、100
〜150KeVで×1013〜×1014リン原子cm2の
ドヌズ量で実斜される。抵抗のためのこのリン泚
入の埌、このスラむスがN2雰囲気䞭で1000℃で
箄30分間アニヌルされる。これはリンを倚結晶シ
リコン䞭に適圓に分垃させるためである。10メグ
オヌム平方の面抵抗率をもち、×ミクロン
の接觊面積たたは暪面積をも぀た厚さ0.5ミクロ
ンの倚結晶シリコンに察しおは、および
の抵抗倀は10メグオヌムであるであろう。リン泚
入は理想的には25℃で玄〜メグオヌム平方
の抵抗率を生ずるように働く。抵抗率が䜎過ぎる
ず、セル寞法が倧きくなり過ぎる。たた、抵抗率
が倧き過ぎるず、䞍安定性が増し、再珟性が損わ
れ、そしお電圧䟝存性が過床になる。
次に、第レベル倚結晶シリコン被芆がパタヌ
ン化される。これは、ホトレゞスト局を斜し、こ
の目的のために぀くられたマスクを通しお玫倖光
線に照射し、珟像し、それからホトレゞストマス
クを残したたたで倚結晶シリコンのある領域を゚
ツチングするこずにより行なわれる。こうしおえ
られた構造䜓が第図に瀺されおいる。残぀お
いる倚結晶シリコン局郚分により、抵抗およ
びに察するコンタクトず共に、Vdd線に
察するコンタクトおよびコンタクトおよび
ずなるべきものが埗られる。
第レベル倚結晶シリコンをパタヌン化した
埌、二酞化シリコンの保護キダツプが倚結晶シリ
コン䞊に成長され、それで䞊面および偎面を含め
お倚結晶シリコンの党おの露出衚面䞊に被芆
を぀くる。被芆は玄900℃で気流䞭で玄時
間成長され、倚結晶シリコンの䞀郚を消費しお玄
1500オングストロヌムの厚さに぀くられる。この
キダツプの機胜は、抵抗䞊ぞの䞍玔物の沈着たた
は抵抗内ぞの拡散を防ぐこずである。次いで、抵
抗およびの䞊を陀いた第レベル倚結晶
シリコンの党おの領域䞊の被芆を陀去するた
めに、ホトレゞストマスキング工皋および゚ツチ
ング工皋が甚いられる。それから、このマスクさ
れた第レベル倚結晶シリコンにリンの沈着およ
び拡散が行なわれ、酞化物によ぀お被芆され
おいない領域を高導電性にする。あるいは、ホト
レゞストマスクを甚いそしお酞化物を甚いな
いでリン泚入をしおもよい。この方法では、酞化
工皋ずコンタクトを぀くるために抵抗䞊の酞化物
を埌で陀去する工皋ずが䞍甚ずなり、そしお
たたN+モヌトからのいくらか倖方拡散を起させ
るかも知れない高枩拡散工皋を行なわなくおもよ
い。次に、金属コンタクト領域が500オングスト
ロヌムの厚さの熱酞化物䞭に定められる。
第図に瀺されおいるように、この装眮の補
造のためにさらにリンでドヌプされた酞化物の厚
い局が沈着される。これは酞化よりはむしろ
埓来のCVD技術を甚いた䜎枩反応工皋によ぀お
行なわれる。玄1000オングストロヌムの厚さの局
が぀くられお、スラむスの党衚面を被芆す
る。この沈着の埌、酞化物内の小さな穎をなくす
る目的で、このスラむスを950℃に加熱する「皠
密化」工皋が行なわれる。その埌、金属から第
レベル倚結晶シリコンおよびモヌト領域
ぞのコンタクトが぀くられるべき領域
およびにおいお、ホトレゞスト工皋により
酞化物局内に窓があけられる。次いで、アル
ミニりムの局がスラむスの党衚面䞊に沈着され、
そしおホトレゞストマスキング法を甚いお遞択的
に゚ツチングされお金属ストリツプお
よびの所望のパタヌンが぀くられる。
第図の倚数のセルのアレむにおいお、チツプ
䞊のレむアりトは、図瀺されおいるセルの䞋のセ
ルを定めるのに軞に関しおセルを鏡映し、そ
れによりコンタクトおよびがこの軞䞊の
隣接したセルで共通されるようにするこずで、空
間がかなり節玄されたものにできる。
Vdd線ずしお金属ストリツプを甚いる代り
に、第レベル倚結晶シリコンをこの目的のため
に甚いるこずができる。この堎合、抵抗およ
びを構成する第レベル倚結晶シリコンはス
トリツプず同じような面に沿぀お存圚する連
続したストリツプを構成するが、それは絶瞁䜓被
芆の䞋にあるであろう。もちろん、金属−
倚結晶シリコンコンタクトは必芁ない。
長い倚結晶シリコンVdd線は高導電性になるよう
匷くドヌプされる。
本発明は特定の実斜䟋に基づいお蚘茉されたけ
れども、この蚘茉は限定の意味にずられるべきで
はない。本発明の他の実斜䟋に぀いおもそうであ
るが蚘茉された実斜䟋に぀いお皮々の倉曎が可胜
であるこずは、本発明の蚘茉に基づけば圓業者に
は明らかであろう。したが぀お、特蚱請求の範囲
はこのような実斜䟋や本発明の範囲内に入る党お
の実斜䟋を含むものず考えるべきである。
【図面の簡単な説明】
第図は本発明の特城を有するスタテむツク
RAMセルの物理的レむアりトを瀺した半導䜓チ
ツプの小さな郚分の拡倧平面図、第図は第図
のセルの電気回路の抂略図、第図乃至第
図は第図のセルのそれぞれ線−−
−−および−に沿぀おずられた断
面の立面図、そしお第図乃至第図は、第
図の線−に沿぀おずられた補造工皋の匕続
く段階における第図および第図乃至第
図の半導䜓装眮の断面の立面図を瀺す。

Claims (1)

  1. 【特蚱請求の範囲】  半導䜓ボデむの䞀面内に぀くられたスタテむ
    ツクメモリセルであ぀お、(a)各々が゜ヌス領域、
    ドレむン領域、チダンネルおよびゲヌトを有しお
    いお、゜ヌスおよびドレむン領域は前蚘半導䜓ボ
    デむの前蚘䞀面内のフむヌルド熱酞化物局の䞋の
    匷くドヌプされた領域によ぀お぀くられ、ゲヌト
    はチダンネル䞊にあ぀お前蚘フむヌルド熱酞化物
    局よりず぀ず薄いゲヌト酞化物局によ぀お前蚘チ
    ダンネルより分離されおいる䞀察の駆動トランゞ
    スタず、(b)該駆動トランゞスタの各々のドレむン
    領域を他方の駆動トランゞスタのゲヌトに別々に
    接続しおクロス結合双安定回路を䞎える前蚘フむ
    ヌルド熱酞化物局䞊の導電性手段ず、(c)各々が゜
    ヌス・ドレむン路およびゲヌトを有する䞀察のア
    クセストランゞスタず、(d)該アクセストランゞス
    タの゜ヌス・ドレむン路を介しお前蚘䞀察の駆動
    トランゞスタのドレむン領域に別々に結合する手
    段を備えた前蚘半導䜓ボデむの前蚘䞀面䞊の䞀察
    のデヌタ線ず、(e)前蚘䞀察のアクセストランゞス
    タのゲヌトに接続された前蚘半導䜓ボデむの前蚘
    䞀面䞊のアドレス線ず、(f)前蚘半導䜓ボデむ䞊の
    電圧䟛絊線に結合された぀の電極ず、前蚘䞀察
    の駆動トランゞスタのそれぞれのドレむン領域に
    別々に結合された電極の内の䞀方ずをそれぞれが
    有する前蚘半導䜓ボデむの前蚘䞀面偎の䞀察の負
    荷装眮ずを備え、(g)前蚘䞀察の駆動トランゞスタ
    の゜ヌス領域が前蚘半導䜓ボデむの前蚘䞀面に沿
    ぀お延びおいる现長い匷くドヌプされた領域の䞀
    郚であり、前蚘導電性手段が該现長い領域を暪切
    ぀お延びおいるが該现長い領域からは絶瞁されお
    いるスタテむツクメモリセル。  特蚱請求の範囲第項においお、前蚘半導䜓
    ボデむが型シリコンであり、前蚘匷くドヌプさ
    れた領域が型であり、前蚘ゲヌトが倚結晶シリ
    コンであり、厚いフむヌルド酞化物局が前蚘フむ
    ヌルド熱酞化物局を取囲んでおり、前蚘負荷装眮
    が前蚘駆動トランゞスタの䞊にある倚結晶シリコ
    ン内に぀くられおいるスタテむツクメモリセル。  特蚱請求の範囲第項においお、前蚘アドレ
    ス線も前蚘现長い領域を暪切぀お延びおいお該现
    長い領域から絶瞁されおいるスタテむツクメモリ
    セル。  特蚱請求の範囲第項においお、前蚘アクセ
    ストランゞスタの゜ヌス、ドレむン路が該アクセ
    ストランゞスタのゲヌトず自己敎列した前蚘半導
    䜓ボデむの前蚘䞀面内の匷くドヌプされた領域を
    有し、該匷くドヌプされた領域が前蚘フむヌルド
    熱酞化物局によ぀お被芆されおいないスタテむツ
    クメモリセル。  特蚱請求の範囲第項においお、前蚘電圧䟛
    絊線が前蚘现長い領域の䞊にある導電性ストリツ
    プであり、前蚘䞀察のデヌタ線が前蚘半導䜓ボデ
    むの前蚘䞀面䞊の導電性ストリツプであるスタテ
    むツクメモリセル。  特蚱請求の範囲第項においお、前蚘デヌタ
    線が前蚘ドレむン領域および前蚘アクセストラン
    ゞスタの䞊にあるスタテむツクメモリセル。  特蚱請求の範囲第項においお、前蚘䞀察の
    デヌタ線が別々に前蚘負荷装眮察の䞊にあるスタ
    テむツクメモリセル。  特蚱請求の範囲第項においお、前蚘アクセ
    ストランゞスタの前蚘匷くドヌプされた領域が前
    蚘駆動トランゞスタのドレむン領域ず隣接した領
    域を有するスタテむツクメモリセル。
JP17054779A 1979-01-02 1979-12-28 High integrity static memory cell Granted JPS55120160A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/000,623 US4246593A (en) 1979-01-02 1979-01-02 High density static memory cell with polysilicon resistors

Publications (2)

Publication Number Publication Date
JPS55120160A JPS55120160A (en) 1980-09-16
JPS643345B2 true JPS643345B2 (ja) 1989-01-20

Family

ID=21692306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17054779A Granted JPS55120160A (en) 1979-01-02 1979-12-28 High integrity static memory cell

Country Status (2)

Country Link
US (1) US4246593A (ja)
JP (1) JPS55120160A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475964A (en) * 1979-02-20 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
US4367580A (en) * 1980-03-21 1983-01-11 Texas Instruments Incorporated Process for making polysilicon resistors
US4486944A (en) * 1980-06-30 1984-12-11 Inmos Corporation Method of making single poly memory cell
US4471374A (en) * 1980-06-30 1984-09-11 Inmos Corporation Single polycrystalline silicon memory cell
JPS5736844A (en) * 1980-08-15 1982-02-27 Hitachi Ltd Semiconductor device
JPS5745967A (en) * 1980-09-04 1982-03-16 Toshiba Corp Semiconductor device
FR2494041B1 (fr) * 1980-11-07 1987-01-23 Radiotechnique Compelec Element de circuit integre pour memoire bipolaire, son procede de realisation et cellule memoire realisee a l'aide dudit element
JPS57130461A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Semiconductor memory storage
US4358889A (en) * 1981-05-28 1982-11-16 General Motors Corporation Process for making a late programming enhanced contact ROM
JPS602784B2 (ja) * 1982-12-20 1985-01-23 富士通株匏䌚瀟 半導䜓蚘憶装眮
US4649406A (en) * 1982-12-20 1987-03-10 Fujitsu Limited Semiconductor memory device having stacked capacitor-type memory cells
KR940002772B1 (ko) * 1984-08-31 1994-04-02 가부시Ʞ가읎샀 히닀찌섞읎사꟞쇌 반도첎 집적회로 장치 및 ê·ž 제조방법
JPS61198771A (ja) * 1985-02-28 1986-09-03 Mitsubishi Electric Corp 高抵抗負荷圢スタテむツク
US4740479A (en) * 1985-07-05 1988-04-26 Siemens Aktiengesellschaft Method for the manufacture of cross-couplings between n-channel and p-channel CMOS field effect transistors of static write-read memories
GB8700347D0 (en) * 1987-01-08 1987-02-11 Inmos Ltd Memory cell
JPH0764072B2 (ja) * 1988-03-07 1995-07-12 れロックス コヌポレヌション バブル・むンクゞェット印字機構のシリコン集積回路チップ
US5227649A (en) * 1989-02-27 1993-07-13 Texas Instruments Incorporated Circuit layout and method for VLSI circuits having local interconnects
JP2708596B2 (ja) * 1990-01-31 1998-02-04 キダノン株匏䌚瀟 蚘録ヘッドおよびむンクゞェット蚘録装眮
EP0482556A1 (en) * 1990-10-22 1992-04-29 Nec Corporation Polysilicon resistance element and semiconductor device using the same
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2351502A1 (fr) * 1976-05-14 1977-12-09 Ibm Procede de fabrication de transistors a effet de champ a porte en silicium polycristallin auto-alignee avec les regions source et drain ainsi qu'avec les regions d'isolation de champ encastrees
US4110776A (en) * 1976-09-27 1978-08-29 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer

Also Published As

Publication number Publication date
JPS55120160A (en) 1980-09-16
US4246593A (en) 1981-01-20

Similar Documents

Publication Publication Date Title
US4370798A (en) Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
US4240097A (en) Field-effect transistor structure in multilevel polycrystalline silicon
US4208781A (en) Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
US4110776A (en) Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
US4055444A (en) Method of making N-channel MOS integrated circuits
US4408385A (en) Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
US5581093A (en) Contact structure of an interconnection layer for a semiconductor device and a multilayer interconnection SRAM
JPS643345B2 (ja)
USRE31079E (en) Method for manufacturing complementary insulated gate field effect transistors
US4416049A (en) Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor
US4268321A (en) Method of fabricating a semiconductor device having channel stoppers
US4209716A (en) Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer
US4170492A (en) Method of selective oxidation in manufacture of semiconductor devices
EP0002364B1 (en) Integrated semiconductor device and process for producing it
US4247915A (en) Punch-through load devices in high density static memory cell
US4574465A (en) Differing field oxide thicknesses in dynamic memory device
JPH0436468B2 (ja)
US4139786A (en) Static MOS memory cell using inverted N-channel field-effect transistor
US4234889A (en) Metal-to-moat contacts in N-channel silicon gate integrated circuits using discrete second-level polycrystalline silicon
US4291328A (en) Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
US4322824A (en) Static random access memory with merged bit lines
US4187602A (en) Static memory cell using field implanted resistance
JPS5828744B2 (ja) シリコンゲ−ト型集積回路デバむスおよびその補造方法
US5497022A (en) Semiconductor device and a method of manufacturing thereof
US4352997A (en) Static MOS memory cell using inverted N-channel field-effect transistor