JPH05259238A - Testing device for ic package - Google Patents

Testing device for ic package

Info

Publication number
JPH05259238A
JPH05259238A JP5584792A JP5584792A JPH05259238A JP H05259238 A JPH05259238 A JP H05259238A JP 5584792 A JP5584792 A JP 5584792A JP 5584792 A JP5584792 A JP 5584792A JP H05259238 A JPH05259238 A JP H05259238A
Authority
JP
Japan
Prior art keywords
package
short
block
contactor
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5584792A
Other languages
Japanese (ja)
Inventor
Satoshi Ishimoto
聡 石本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP5584792A priority Critical patent/JPH05259238A/en
Publication of JPH05259238A publication Critical patent/JPH05259238A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To inspect the disconnection and short circuit of a wiring pattern in an IC package quickly and simply regarding a testing device inspecting the IC package of a semiconductor. CONSTITUTION:A contactor 1 for electrically connecting the IC leads 3 of an IC package 4, a short-circuiting block 11 for short-circuiting all bonding pads 6 of the IC package 4, and an insulating block 14 for isolating all bonding pads 6 of the IC package 4 are mounted. The title testing device is constituted so as to have a function conducting the two inspection of an open test, in which the IC package 4 is connected to the contactor 1 from the short-circuiting block 11 and the disconnection of internal patterns 5 in the IC package 4 is checked, and a short-circuit test, in which the IC package 4 is connected to the contactor 1 from the insulating block 14 and the short circuit of the internal patterns 5 in the IC package 4 is checked.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は,半導体のICパッケー
ジの検査を行う試験装置に関する。近年の半導体は小
型,多機能と要求が進み,ICパッケージもこれに伴
い,小型,多ピン化が進んでいる。これにより,ICパ
ッケージの製造も困難となり,今まではICパッケージ
の短絡・断線等の配線パターン検査は行われていなかっ
たが,ICの歩留りを上げるために検査を行う必要がで
てきた。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a testing device for inspecting a semiconductor IC package. In recent years, semiconductors have been required to be smaller and have more functions, and IC packages have been made smaller and have more pins. As a result, it becomes difficult to manufacture an IC package, and a wiring pattern inspection such as a short circuit or disconnection of the IC package has not been performed until now, but it is necessary to perform an inspection in order to increase the yield of the IC.

【0002】[0002]

【従来の技術】従来の考え方では,ICパッケージを検
査する考えはなかった。従来はICパッケージを製作す
るとき,配線パターンの断線は,めっきがつくか否かで
判断していた。
2. Description of the Related Art In the conventional way of thinking, there was no idea of inspecting an IC package. Conventionally, when an IC package is manufactured, the disconnection of a wiring pattern is judged by whether or not plating is formed.

【0003】しかし,現状のように多ピンの検査が必要
となる場合には,全てのICリードと,ボンディングパ
ッドとを1ピンづつコンタクトして1パターンづつ全て
検査することが考えられる。
However, if it is necessary to inspect a large number of pins as in the current situation, it is conceivable to contact all IC leads and bonding pads pin by pin and inspect all patterns one by one.

【0004】この方式の場合,実際には,ボンディング
パッドを1ピンづつコンタクトを取ることは困難であ
る。
In this method, it is actually difficult to make contact with the bonding pad pin by pin.

【0005】[0005]

【発明が解決しようとする課題】すなわち,多ピンのI
Cパッケージでは,例えば,ボンディングパッドは30μ
mピッチで幅10μmのパッドへコンタクトを取ることが
必要となるが, 方式としてはICチップのプローブ試験
コンタクトに準じて行うとすると,プローブのボンディ
ングパッドへのコンタクトに関して,高精度の位置決め
が行なえる装置が必要となりコストも高くなる。また,
1ピンづつコンタクトを取って検査することは,パター
ン全ての組み合わせを検査することとなり, 500ピンの
ICパッケージでは 500の三乗回のテスト回数が必要と
なり, テスト時間が非常に長くかかる。これらはICパ
ッケージのピン数の増大によって,より困難な技術とな
る。
That is, a multi-pin I
In the C package, for example, the bonding pad is 30μ
It is necessary to make contact with pads with a width of 10 μm at m pitch, but if the method is to be performed in accordance with the probe test contact of the IC chip, it is possible to perform highly accurate positioning with respect to the contact with the bonding pad of the probe. A device is required and the cost is high. Also,
Inspecting by taking contacts for each pin means inspecting all combinations of patterns, and in a 500-pin IC package, a test count of 500 times cubed is required, which requires a very long test time. These become more difficult technologies due to the increased number of pins in the IC package.

【0006】従って,本発明は,ICパッケージ内の配
線パターンの断線・短絡をいかに速く,そして簡単に検
査する装置を開発することを目的として提供される。
Accordingly, the present invention is provided for the purpose of developing an apparatus for inspecting a wiring pattern in an IC package for disconnection / short circuit in a quick and easy manner.

【0007】[0007]

【課題を解決するための手段】図1は本発明の原理説明
図である。図において,1はコンタクター,2はコンタ
クトブローブ,3はICリード,4はICパッケージ,
5は内部パターン,6はボンディングパッド,7はコン
タクトシート,8は金箔,9はメッシュシート,10は異
方性導電ゴム, 11はショートブロック, 12は配線a,13
は配線b,14は絶縁ブロックである。
FIG. 1 illustrates the principle of the present invention. In the figure, 1 is a contactor, 2 is a contact probe, 3 is an IC lead, 4 is an IC package,
5 is an internal pattern, 6 is a bonding pad, 7 is a contact sheet, 8 is a gold foil, 9 is a mesh sheet, 10 is an anisotropic conductive rubber, 11 is a short block, 12 is a wiring a, 13
The wirings b and 14 are insulating blocks.

【0008】従来技術の問題点を解決するために,本発
明においては,図1(a)に示すように,ICパッケー
ジ4のICリード3を電気的に接続するコンタクター1
と,該ICパッケージ4のボンディングパッド6を全部
ショートさせるショートブロック11と, 図1(b)に示
すように,該ICパッケージ4のボンディングパッド6
を全部オープンさせる絶縁ブロック14とを有し,図1
(c)に詳細に示すように,該ショートブロック11よ
り, 該ICパッケージ4を該コンタクター1へ接続させ
て, 該ICパッケージ4内の内部パターン5の断線をチ
エックするオープンテストと, 図1(b)に示すよう
に,絶縁ブロック14より, 該ICパッケージ4を該コン
タクター1へ接続させて, 該ICパッケージ4内の内部
パターン5の短絡をチエックするショートテストとの二
つの検査を行う機能を有することにより,また, 図1
(c)に示すように,前記オープンテスト機能が, 該I
Cパッケージ4のボンディングパッド6をコンタクトシ
ート7を介して, ショートブロック11により全部ショー
トさせる機能有することにより,さらに, 前記コンタク
トシート7が,後述の図4に示すように,金箔8,メッ
シュシート9,異方性導電ゴム10の三層構造からなり,
前記ボンディングパッド6の段差に対応して該ショート
ブロック11より, 該コンタクター1への導通を全ボンデ
ィングパッド6に対して可能にするような機能を有する
ことにより達成される。
In order to solve the problems of the prior art, in the present invention, as shown in FIG. 1A, the contactor 1 for electrically connecting the IC leads 3 of the IC package 4 is connected.
And a short block 11 for short-circuiting all the bonding pads 6 of the IC package 4, and as shown in FIG. 1B, the bonding pad 6 of the IC package 4.
1 has an insulating block 14 for opening all
As shown in detail in (c), the short block 11 connects the IC package 4 to the contactor 1 and an open test for checking the disconnection of the internal pattern 5 in the IC package 4, and FIG. As shown in b), the insulation block 14 connects the IC package 4 to the contactor 1 and has a function of performing two tests, that is, a short test for checking a short circuit of the internal pattern 5 in the IC package 4. By having also,
As shown in (c), the open test function is
Since the bonding pad 6 of the C package 4 has a function of short-circuiting all by the short block 11 via the contact sheet 7, the contact sheet 7 further has a gold foil 8 and a mesh sheet 9 as shown in FIG. , Consisting of three layers of anisotropic conductive rubber 10,
This is achieved by having a function that enables the short block 11 to conduct to the contactor 1 for all the bonding pads 6 corresponding to the step of the bonding pads 6.

【0009】[0009]

【作用】本発明では,ICパッケージの内部配線の断線
・短絡試験を,ショートテストとオープンテストの2工
程にすることにより,簡単に速く行なえる。
In the present invention, the disconnection / short circuit test of the internal wiring of the IC package can be easily and quickly performed by using the two steps of the short test and the open test.

【0010】また,ショートブロックにコンタクトシー
トを併用することで,ICパッケージの位置決め精度を
従来よりラフにすることができる。
Further, by using the contact sheet together with the short block, the positioning accuracy of the IC package can be made rougher than before.

【0011】[0011]

【実施例】図2は本発明のテスト回路図,図3はリレー
ユニット内部説明図,図4は本発明の一実施例の説明図
である。
FIG. 2 is a test circuit diagram of the present invention, FIG. 3 is an internal view of a relay unit, and FIG. 4 is an explanatory view of an embodiment of the present invention.

【0012】図において,4はICパッケージ,5は内
部パターン,6はボンディングパッド,7はコンタクト
シート,8は金箔,9はメッシュシート,10は異方性導
電ゴム, 11はショートブロック, 14は絶縁ブロック, 15
はリレーユニット, 16は測定部である。図2(a)に示
すように,ショートブロック11にてICパッケージ4の
ボンディングパッド6を全てショートさせるこのショー
トブロック11を測定部16の電源ソースピンとする。
In the figure, 4 is an IC package, 5 is an internal pattern, 6 is a bonding pad, 7 is a contact sheet, 8 is a gold foil, 9 is a mesh sheet, 10 is anisotropic conductive rubber, 11 is a short block, and 14 is Insulation block, 15
Is a relay unit and 16 is a measuring unit. As shown in FIG. 2 (a), the short block 11 which short-circuits all the bonding pads 6 of the IC package 4 is used as the power source pin of the measuring unit 16.

【0013】ICパッケージ4のICリード3とコンタ
クトを取っているコンタクトプローブ2は配線によりリ
レーユニット15に繋がっており,このリレーが測定部16
の電源センスピンとなる。
The contact probe 2 which is in contact with the IC lead 3 of the IC package 4 is connected to the relay unit 15 by wiring, and this relay has a measuring unit 16
Power supply sense pin.

【0014】測定は各ピン1P〜6Pを1ピンづつリレー15
を切り換えて,測定部16にてショートブロック11とIC
リード3の間の抵抗を測定して検査する。次に,図2
(b)では,ICパッケージ4のICリード3のみコン
タクトを取る。
For the measurement, each pin 1P to 6P is relayed one pin at a time.
And the short block 11 and IC in the measuring unit 16
The resistance between the leads 3 is measured and inspected. Next, FIG.
In (b), only the IC lead 3 of the IC package 4 is contacted.

【0015】そこで図の5Pと6Pをそれぞれ測定部へ繋が
るようにリレーユニット15にて切り換えを行う。そし
て,5P 〜6P間の抵抗を測定することによりICパッケー
ジ4内の内部パターン5間の断線の検査が行なえる。
Therefore, switching is performed by the relay unit 15 so that 5P and 6P shown in the figure are connected to the measuring section, respectively. Then, by measuring the resistance between 5P and 6P, the disconnection between the internal patterns 5 in the IC package 4 can be inspected.

【0016】次に,図2(c)に示すように,ICパッ
ケージ4のICリード3のみコンタクトを取る。そこで
図の5P, 6Pを測定部16の電源ソースピンと繋ぎ, 5P, 6P
とそれ以外とのピン間での短絡を検査できる。
Next, as shown in FIG. 2C, only the IC lead 3 of the IC package 4 is contacted. Therefore, connect 5P and 6P in the figure to the power source pin of the measuring unit 16,
It is possible to inspect for short circuits between the pin and other pins.

【0017】上記のように 図2(a),(b)により
で説明したオープンテスト(ショートブロック11による
コンタクト)と,図2(c)に示したショートテスト
(絶縁ブロック14によるコンタクト) の2回の測定で,
ICパッケージ内4の内部パターン5の断線・短絡状態
を全て検査することができる。
2 of the open test (contact by the short block 11) described with reference to FIGS. 2A and 2B and the short test (contact by the insulating block 14) shown in FIG. 2C as described above. In one measurement,
It is possible to inspect all the disconnection / short-circuit states of the internal pattern 5 in the IC package 4.

【0018】実際例においては,多ピンのボンディング
パッド6のめっき厚の高さがばらついており,1〜3μ
m程度の高さのばらつきを生じる。また,実施例では,
500ピンのICパッケージ4を用いたので,ボンディン
グパッドの幅が10μm, ピッチが30μmと非常に微小な
ため, プローブコンタクト2の位置合わせが非常に困難
なため,ショートブロック11とボンディングパッド6の
間に本発明のコンタクトシートを介して,オープンテス
トを行った。
In the actual example, the height of the plating thickness of the multi-pin bonding pad 6 varies, and the thickness is 1 to 3 μm.
A height variation of about m occurs. In addition, in the embodiment,
Since the 500-pin IC package 4 was used, the width of the bonding pad was 10 μm and the pitch was 30 μm, which was very small. Then, an open test was conducted on the contact sheet of the present invention.

【0019】図4に示すように,コンタクトシート7は
第1にボンディングパッド6の間の段差dを解消するた
めに,金箔8と異方性導電ゴム10の間にガーゼ等の繊維
状のメッシュシート9を挟む。これにより,ボンディン
グパッド6の段差dが吸収されて,異方性導電膜ゴム10
に縦列に埋め込まれた微細な金線がメッシュシート9を
貫通して,全ての金箔8にコンタクトする。また, 金箔
8は全てのボンディングパッド6にコンタクトする。
As shown in FIG. 4, first, the contact sheet 7 has a fibrous mesh such as gauze between the gold foil 8 and the anisotropic conductive rubber 10 in order to eliminate the step d between the bonding pads 6. The sheet 9 is sandwiched. As a result, the step d of the bonding pad 6 is absorbed, and the anisotropic conductive film rubber 10
The fine gold wires embedded in columns penetrate the mesh sheet 9 and contact all the gold foils 8. The gold foil 8 contacts all the bonding pads 6.

【0020】また,異方性導電ゴム10の金線は一面に均
等に縦に分布しているおり, 更に,横方向の金線同士は
お互いに絶縁されておるため, 位置合わせすることな
く,金線が全てのボンディングパッド6にコンタクトす
る。
Further, the gold wires of the anisotropic conductive rubber 10 are evenly and vertically distributed on one surface, and since the gold wires in the horizontal direction are insulated from each other, they do not need to be aligned. The gold wire contacts all the bonding pads 6.

【0021】実施例では,このように 500ピンのICパ
ッケージの短絡・断線検査を行ったが,従来例と本発明
の測定切り換え回数を比較する。500 ピンのICパッケ
ージでは,従来の方法では,ICリード3とボンディン
グパッド6で1,000 ピンとなり, これを組み合わせによ
り全部のピンの検査を行うと, 1,000 +1,000 ×999 ÷
2 =500,500 通りとなり, これだけのリレーの切り換え
が必要となる。
In the embodiment, the short-circuit / disconnection test of the 500-pin IC package was carried out in this way, and the number of times of measurement switching between the conventional example and the present invention is compared. In the case of a 500-pin IC package, the number of IC leads 3 and bonding pads 6 is 1,000 with the conventional method, and when all pins are inspected by combining these, 1,000 + 1,000 × 999 ÷
2 = 500,500 ways, which requires switching of this number of relays.

【0022】これに対して, 本発明の方法では, オープ
ンテストで各ピン1回づつで 500回, また, ショートテ
ストだ各ピン1回づつ 500回, 全てで,1,000回のリレー
の切り換えで済み, 従来例の500 分の1のリレーの切り
換えで済むこととなる。
On the other hand, according to the method of the present invention, it is possible to switch the relays 1,000 times, one time for each pin in the open test and 500 times for each pin in the short test. Therefore, switching of relays by 1/500 of the conventional example will suffice.

【0023】本発明はまた,微細ピッチ,微細パッドで
も位置合わせがラフで済み,ICパッケージだけでな
く,微細ピッチ,微細パットを有するプリント配線基板
の多層の内部パターン配線検査も同様のく方式で検査す
ることができる。
The present invention can also perform rough alignment with a fine pitch and a fine pad, and can perform a multilayer internal pattern wiring inspection of a printed wiring board having a fine pitch and a fine pad in a similar manner as well as an IC package. Can be inspected.

【0024】[0024]

【発明の効果】以上説明したように,本発明によれば,
従来よりラフな位置決め機構を用い,簡易的な方法で,
ICパッケージ内の全ての配線パターンの短絡・断線検
査を短時間で行なうことができ,ICパッケージ試験装
置の試験時間の短縮,検査精度の向上に寄与するところ
が大きい。
As described above, according to the present invention,
Using a positioning mechanism that is rougher than before, and using a simple method,
All the wiring patterns in the IC package can be inspected for a short circuit / disconnection in a short time, which greatly contributes to shortening the test time of the IC package tester and improving the inspection accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.

【図2】 本発明のテスト回路図FIG. 2 is a test circuit diagram of the present invention.

【図3】 リレーユニット内部説明図[Figure 3] Internal view of the relay unit

【図4】 本発明の一実施例の説明図FIG. 4 is an explanatory diagram of an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 コンタクター 2 コンタクトブローブ 3 ICリード 4 ICパッケージ 5 内部パターン 6 ボンディングパッド 7 コンタクトシート 8 金箔 9 メッシュシート 10 異方性導電ゴム 11 ショートブロック 12 配線a 13 配線b 14 絶縁ブロック 15 リレーユニット 16 測定部 1 Contactor 2 Contact probe 3 IC lead 4 IC package 5 Internal pattern 6 Bonding pad 7 Contact sheet 8 Gold foil 9 Mesh sheet 10 Anisotropic conductive rubber 11 Short block 12 Wiring a 13 Wiring b 14 Insulation block 15 Relay unit 16 Measuring section

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ICパッケージ(4) のICリード(3) を
電気的に接続するコンタクター(1) と,該ICパッケー
ジ(4) のボンディングパッド(6) を全部ショートさせる
ショートブロック(11)と, 該ICパッケージ(4) のボン
ディングパッド(6) を全部オープンさせる絶縁ブロック
(14)とを有し,該ショートブロック(11)より, 該ICパ
ッケージ(3) を該コンタクター(1) へ接続させて, 該I
Cパッケージ(4) 内の内部パターン(5) の断線をチエッ
クするオープンテストと, 絶縁ブロック(14)より, 該I
Cパッケージ(4) を該コンタクター(1) へ接続させて,
該ICパッケージ(4) 内の内部パターン(5) の短絡をチ
エックするショートテストとの二つの検査を行う機能を
有することを特徴とするICパッケージ試験装置。
1. A contactor (1) for electrically connecting IC leads (3) of an IC package (4), and a short block (11) for short-circuiting all bonding pads (6) of the IC package (4). An insulating block that opens all the bonding pads (6) of the IC package (4)
(14) and connecting the IC package (3) to the contactor (1) from the short block (11),
From the open test to check the disconnection of the internal pattern (5) in the C package (4) and the insulation block (14),
Connect the C package (4) to the contactor (1),
An IC package tester having a function of performing two tests, a short test for checking a short circuit of an internal pattern (5) in the IC package (4).
【請求項2】 前記オープンテスト機能が, 該ICパッ
ケージ(4) のボンディングパッド(6) をコンタクトシー
ト(7) を介して, ショートブロック(11)により全部ショ
ートさせる機能有することを特徴とする請求項1記載の
ICパッケージ試験装置。
2. The open test function has a function of short-circuiting all of the bonding pads (6) of the IC package (4) through a contact sheet (7) by a short block (11). Item 1. The IC package test apparatus according to Item 1.
【請求項3】 前記コンタクトシート(7) が,金箔(8),
メッシュシート(9),異方性導電ゴム(8) の三層構造から
なり, 前記ボンディングパッド(6) の段差に対応して該
ショートブロック(11)より, 該コンタクター(1) への導
通を全ボンディングパッドに対して可能にするような機
能を有することを特徴とする請求項2記載のICパッケ
ージ試験装置。
3. The contact sheet (7) comprises a gold foil (8),
It has a three-layer structure consisting of a mesh sheet (9) and an anisotropic conductive rubber (8), and connects the short block (11) to the contactor (1) in correspondence with the step of the bonding pad (6). 3. The IC package testing apparatus according to claim 2, which has a function that enables all bonding pads.
JP5584792A 1992-03-16 1992-03-16 Testing device for ic package Pending JPH05259238A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5584792A JPH05259238A (en) 1992-03-16 1992-03-16 Testing device for ic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5584792A JPH05259238A (en) 1992-03-16 1992-03-16 Testing device for ic package

Publications (1)

Publication Number Publication Date
JPH05259238A true JPH05259238A (en) 1993-10-08

Family

ID=13010425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5584792A Pending JPH05259238A (en) 1992-03-16 1992-03-16 Testing device for ic package

Country Status (1)

Country Link
JP (1) JPH05259238A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113687262A (en) * 2020-05-18 2021-11-23 天芯互联科技有限公司 Method and device for testing open circuit and short circuit of packaging body

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113687262A (en) * 2020-05-18 2021-11-23 天芯互联科技有限公司 Method and device for testing open circuit and short circuit of packaging body

Similar Documents

Publication Publication Date Title
KR100712561B1 (en) Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card
KR970707708A (en) PROGRAMMABLE HIGH DENSITY ELECTRONIC TESTING DEVICE
CN101231322B (en) Test connection method for integrated circuit open circuit/ short-circuit
JP2002176140A (en) Semiconductor integrated-circuit wafer
KR20200063009A (en) Probe card
JPH05259238A (en) Testing device for ic package
JP2005315775A (en) Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe
KR20090031663A (en) Board inspecting method and board inspecting device
TW201432269A (en) Probe card, inspection apparatus and inspection method
JPH0348171A (en) Leadless probe card of in-circuit tester for hybrid integrated circuit
JP2006165325A (en) Wiring structure of board mounting ic package and method for inspecting defective electric connection
KR102276512B1 (en) Jig for electric inspection and method of manufacturing the same
JP2004361249A (en) Substrate inspection device
JP4131137B2 (en) Interposer substrate continuity inspection method
JP2000171512A (en) Continuity inspection apparatus for printed-wiring board
JP3191205B2 (en) Printed circuit board inspection equipment
JP3076424B2 (en) Circuit board inspection method, inspection board, and circuit board inspection device
JP2007012709A (en) Semiconductor inspection device, and inspection method of semiconductor device
JPH07111282A (en) Semiconductor chip and integrated circuit device using said semiconductor chip
JP2921995B2 (en) Inspection method for multilayer wiring board
JPH10190181A (en) Printed board and its inspecting method
JPH03283599A (en) Inspecting method for continuity of ceramic multilayer board
JPH10104301A (en) Method for inspecting package substrate
JPS6167238A (en) Semiconductor device
JP4018830B2 (en) Inspection method of semiconductor wafer

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991130