KR20200063009A - Probe card - Google Patents

Probe card Download PDF

Info

Publication number
KR20200063009A
KR20200063009A KR1020190013840A KR20190013840A KR20200063009A KR 20200063009 A KR20200063009 A KR 20200063009A KR 1020190013840 A KR1020190013840 A KR 1020190013840A KR 20190013840 A KR20190013840 A KR 20190013840A KR 20200063009 A KR20200063009 A KR 20200063009A
Authority
KR
South Korea
Prior art keywords
probe
semiconductor device
substrate
relay
probe card
Prior art date
Application number
KR1020190013840A
Other languages
Korean (ko)
Other versions
KR102148840B1 (en
Inventor
임창민
김웅겸
Original Assignee
주식회사 에스디에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스디에이 filed Critical 주식회사 에스디에이
Publication of KR20200063009A publication Critical patent/KR20200063009A/en
Application granted granted Critical
Publication of KR102148840B1 publication Critical patent/KR102148840B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/18—Screening arrangements against electric or magnetic fields, e.g. against earth's field
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

An embodiment of the present invention relates to a probe card. More specifically, such a probe card is a probe card having a space converter formed to compensate for a difference between terminals formed on a probe circuit board and a difference between probe pins thereof. Moreover, in such a state, the space converter includes a relay, which interconnects electrodes as a pair for each channel when a semiconductor device is tested, to perform embedded loop-back through the relay. Accordingly, the space converter autonomously tests the semiconductor device through turn-on of the relay when the semiconductor device is tested. Moreover, a main test is performed by a semiconductor device test apparatus through off of the relay. Accordingly, an electrical path of the relay and the semiconductor device is reduced, thereby increasing signal integrity (SI) and power integrity (PI) characteristics and reducing signal interference when a fast signal is measured.

Description

프로브 카드{Probe card}Probe card

본 명세서에 개시된 내용은 반도체 소자의 검사를 하는 프로브 카드에 관한 것이다.The disclosure disclosed herein relates to a probe card for inspecting semiconductor devices.

본 명세서에서 달리 표시되지 않는 한, 이 섹션에 설명되는 내용들은 이 출원의 청구항들에 대한 종래 기술이 아니며, 이 섹션에 포함된다고 하여 종래 기술이라고 인정되는 것은 아니다.
Unless otherwise indicated herein, the content described in this section is not prior art to the claims of this application and is not admitted to be prior art by inclusion in this section.

일반적으로, 프로브 카드는 특정 반도체 제조 공정(Fabrication Facility : FAB)이 완료된 웨이퍼 상에 있는 각각의 반도체 소자들을 검사하기 위한 것이다.Generally, a probe card is for inspecting each semiconductor device on a wafer on which a specific semiconductor fabrication process (FAB) has been completed.

이러한 프로브 카드는 프로브 핀들을 이용하여 각각의 테스트하려는 반도체 소자의 패드에 접촉시킨 후 테스트 시스템의 전기적 신호를 반도체 소자에 전달하여 웨이퍼의 양품과 불량품을 구분하는데 사용되는 핵심 장치이다.Such a probe card is a key device used to distinguish good and bad products of a wafer by contacting a pad of each semiconductor device to be tested using probe pins and transmitting an electrical signal of the test system to the semiconductor device.

반도체 소자의 전기적 특성을 테스트하는 공정, 예컨대 EDS(Electric Die Sorting) 공정은 반도체 소자에 대한 전기적인 특성을 테스트함으로써 불량 여부를 판별하여 수율을 증대시킨다. 그리고, 결함을 가진 반도체 소자의 조기 제거로 인해서 조립 및 패키지 검사에서 소요되는 원가를 절감하도록 한다.In the process of testing the electrical properties of a semiconductor device, for example, an electric die sorting (EDS) process tests the electrical properties of the semiconductor device to determine whether it is defective or not to increase the yield. In addition, due to early removal of defective semiconductor devices, it is possible to reduce the cost required for assembly and package inspection.

이와 같은, 반도체 웨이퍼 상에 형성된 반도체 소자를 검사하는 장비는 테스터와, 프로브 시스템으로 이루어져 있으며, 프로브 시스템에는 반도체 소자의 전극 패드와 기계적으로 접촉되는 프로브 카드가 설치된다.Such a device for inspecting a semiconductor device formed on a semiconductor wafer includes a tester and a probe system, and a probe card in mechanical contact with an electrode pad of the semiconductor device is installed in the probe system.

한편, 반도체 소자가 고집적화됨에 따라 전극 패드들의 간격 및 크기 역시 감소하고 있다. 프로브 카드에 구비된 프로브 핀들은 전극 패드들에 물리적으로 접촉하는 구조라는 점에서, 이러한 패드 구조의 변화는 프로브 핀들의 구조 및 배치와 관련된 기술적 어려움 들을 유발한다. Meanwhile, as semiconductor devices are highly integrated, the spacing and size of electrode pads are also decreasing. Since the probe pins provided on the probe card are structures that physically contact the electrode pads, such a change in the pad structure causes technical difficulties related to the structure and arrangement of the probe pins.

인접하는 프로브 핀들은 전기적 간섭 및 단락을 방지할 수 있도록 최소한의 이격 거리를 확보하면서 배열돼야 한다.Adjacent probe pins should be arranged with minimum separation distance to prevent electrical interference and short circuit.

공간 변환기(space transformer)는 이러한 프로브 핀의 미세 피치를 형성하기 위해 기판과 프로브 핀 사이에 기판 상의 단자 간 간격과 프로브 핀 간의 간격의 차이를 보상해 준다.
The space transformer compensates for the difference between the spacing between the probe pins and the terminals on the substrate between the substrate and probe pins to form a fine pitch of the probe pins.

한국 공개특허 10-2017-0112769호.Korean Patent Publication No. 10-2017-0112769. 그리고, 한편 본 출원인은 이러한 상황을 배경으로 해서, 그러한 반도체 소자의 불량을 검사하기 위한 프로브 카드에서 임피던스 매칭이 가능하도록 새로운 기술 내용을 개발하였었다.On the other hand, on the other hand, the applicant has developed a new technology content to enable impedance matching in a probe card for inspecting defects of such semiconductor devices. 또한, 다른 한편으로 최근에는 시스템화된 대규모 집적회로(System Large Scale Integration : System LSI) 제품의 속도, 다기능 보유 등의 성능 고도화에 따라 테스트의 중요성이 대두되고 있다. 그리고, 이에 더하여 새로운 설계/공정 개발 등으로 칩 사이즈는 점점 작아지고, 이에 대응하여 30um 이하의 파인-피치가 출현하고, 패드 사이즈 역시 작아지는 추세이다.In addition, on the other hand, in recent years, the importance of testing has emerged as the performance of systems such as system large scale integration (System LSI) products and the performance of multi-functions have been improved. In addition, in addition to this, the chip size is gradually getting smaller due to the development of new designs/processes, and correspondingly, a fine-pitch of 30 µm or less appears, and the pad size is also getting smaller. 그래서, 이러한 추세에 맞추어 30um 이하의 파인-피치 등의 반도체 소자 검사에 적용 가능한 프로브 카드를 개발할 필요가 있다.Accordingly, it is necessary to develop a probe card applicable to semiconductor device inspection, such as fine-pitch of 30 μm or less, in accordance with this trend.

개시된 내용은, 릴레이의 전기적 경로를 줄여 전기적 특성을 향상시킬 수 있는 프로브 카드를 제공하고자 한다.Disclosed is to provide a probe card capable of improving electrical characteristics by reducing an electrical path of a relay.

실시예에 따른 프로브 카드는,Probe card according to the embodiment,

그의 공간 변환기가 프로브 기판 상의 단자 간 간격과 그 프로브 핀 간의 간격의 차이를 보상하도록 형성되는 프로브 카드를 전제로 한다.It is assumed that the probe card is formed such that its space transducer is formed to compensate for the difference between the spacing between the terminals on the probe substrate and the spacing between the probe pins.

그래서, 이러한 상태 하에서, 그 공간 변환기는 반도체 소자가 검사될 시, 그의 전극을 채널별로 쌍으로서 상호 간에 연결하도록 각기 설치된 릴레이를 포함해서 그 릴레이를 통해 임베디드 루프-백이 되도록 한다.So, under these conditions, when the semiconductor device is inspected, the semiconductor device is embedded in a loop-back through the relay, including relays respectively installed to connect each other as a pair for each channel.

이에 따라 반도체 소자가 검사될 시, 그 릴레이의 온을 통해 자체적으로 검사가 이루어지고, 그 릴레이의 오프를 통해서 반도체 검사 장비에 의한 메인의 주된 검사가 이루어지는 것을 특징으로 한다.Accordingly, when the semiconductor device is inspected, it is characterized in that the inspection itself is performed through the relay on, and the main inspection by the semiconductor inspection equipment is performed through the relay off.

실시예들에 의하면, 반도체 소자와 릴레이의 전기적 경로를 단축시켜, 신호무결성(SI)과 전력무결성(PI) 특성을 향상시키고, 고속신호를 측정할 때, 신호간섭을 줄일 수 있다.
According to embodiments, the electrical path between the semiconductor device and the relay is shortened to improve signal integrity (SI) and power integrity (PI) characteristics, and signal interference may be reduced when measuring a high-speed signal.

도 1은 일실시예에 적용된 프로브 카드의 저면 사시도
도 2는 일실시예에 적용된 프로브 카드의 저면도
도 3은 일실시예에 적용된 프로브 카드의 측면 단면도
도 4는 도 1의 일부 확대도이다.
도 5는 일실시예에 적용된 종래 프로브 카드를 개략적으로 나타낸 측면 단면도
도 6은 일실시예에 따른 프로브 카드를 개략적으로 나타낸 측면 단면도
도 7은 일실시예에 따른 도 6의 프로브 카드의 동작을 순서대로 도시한 플로우 챠트1 is a bottom perspective view of a probe card applied in one embodiment
Figure 2 is a bottom view of the probe card applied to one embodiment
3 is a cross-sectional side view of a probe card applied in one embodiment
4 is a partially enlarged view of FIG. 1.
Figure 5 is a side cross-sectional view schematically showing a conventional probe card applied to an embodiment
Figure 6 is a side cross-sectional view schematically showing a probe card according to an embodiment
FIG. 7 is a flow chart showing the operation of the probe card of FIG. 6 in order according to an embodiment.

이하, 첨부된 도면을 참조하여 일실시예에 적용된 프로브 카드의 바람직한 실시예에 대하여 설명한다.
Hereinafter, a preferred embodiment of a probe card applied to an embodiment will be described with reference to the accompanying drawings.

도 1 내지 도 3을 참조하면, 일실시예에 적용된 프로브 카드(10)는, 기본적으로 아래의 구성을 구비한다. 구체적으로는, 그 프로브 카드(10)는 프로브 기판(200), 프로브 기판(200)의 하부에 결합되는 공간 변환기(400)을 포함한다. 그리고, 이에 더하여 그 일실시예에 적용된 프로브 카드(10)는 그 공간 변환기(400) 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀(680)이 구비된 프로브 헤드(600)를 포함한다.
1 to 3, the probe card 10 applied to one embodiment basically has the following configuration. Specifically, the probe card 10 includes a probe substrate 200 and a space converter 400 coupled to a lower portion of the probe substrate 200. In addition, the probe card 10 applied to the embodiment includes a probe head 600 coupled to a lower portion of the space converter 400 and provided with a probe pin 680 contacting a semiconductor device.

이러한 일실시예에 적용된 프로브 카드(10)에서 프로브 기판(200)은 상부는 외부의 테스터와 연결되고, 하부는 프로브 헤드(600)가 결합된 공간 변환기(400)가 결합되는 구성이다. 그래서, 이에 따라 그 프로브 기판(200)은 가운데에 개구부(220)가 형성되고, 표면에 다수의 채널이 형성되며, 내부에 내부배선(240)이 형성될 수 있다.
In the probe card 10 applied to this embodiment, the probe substrate 200 is configured such that the upper portion is connected to an external tester, and the lower portion is a space transducer 400 in which the probe head 600 is coupled. Thus, accordingly, the probe substrate 200 may have an opening 220 formed in the center, a plurality of channels formed on the surface, and an internal wiring 240 formed therein.

한편, 이러한 경우 일실시예에 적용된 공간 변환기는 프로브 핀의 미세 피치를 형성하기 위해 프로브 기판과 프로브 핀 사이에 프로브 기판 상의 단자 간 간격과 프로브 핀 간의 간격의 차이를 보상해주는 구성이다, 그래서, 이에 따라 그 공간 변환기는 프로브 기판의 하부에 결합되고 복수의 제1홀이 형성되는 서브 기판; 및 서브 기판에 형성된 제1홀에 결합되는 복수의 전도성 로드;를 포함한다.On the other hand, in this case, the spatial transducer applied in one embodiment is configured to compensate for the difference between the spacing between the probe pins and the terminals on the probe substrate between the probe substrate and the probe pins to form a fine pitch of the probe pins. Accordingly, the space converter includes a sub-substrate coupled to a lower portion of the probe substrate and having a plurality of first holes formed thereon; And a plurality of conductive rods coupled to the first hole formed in the sub-substrate.

전도성 로드의 상부는 프로브 기판에 형성된 채널의 전극 또는 내부배선과 와이어로 연결되고, 전도성 로드의 하부는 프로브 핀의 상부와 연결된다.The upper portion of the conductive rod is connected to the electrode or internal wiring of the channel formed in the probe substrate with a wire, and the lower portion of the conductive rod is connected to the upper portion of the probe pin.

전도성 로드는 종래 서브 기판에 형성된 제1홀을 통과하던 와이어가 단선되거나 단락되는 것을 방지하기 위한 구성으로서, 서브 기판의 제1홀에 에폭시를 주원료로 하는 접착제 등으로 고정될 수 있다.The conductive rod is a structure for preventing wires that have passed through the first hole formed in the conventional sub-substrate from being disconnected or short-circuited, and can be fixed to the first hole of the sub-substrate with an adhesive based on epoxy.

전도성 로드는 상부면과 하부면에 단단하고 내식성이 뛰어난 니켈(Ni) 도금층을 형성할 수 있고, 니켈 도금층 위에 니켈 도금층의 산화방지를 위해 금(Au) 도금층을 추가로 형성할 수 있다.
The conductive rod may form a nickel (Ni) plating layer having high rigidity and excellent corrosion resistance on the upper and lower surfaces, and a gold (Au) plating layer may be additionally formed on the nickel plating layer to prevent oxidation of the nickel plating layer.

도 4를 참조하면, 프로브 헤드(600)는, 공간 변환기의 하부에 결합되고 하부 내측에 제1설치홈이 형성되는 상부 플레이트; 상부 플레이트의 하부에 결합되고 상부 내측에 제2설치홈이 형성되는 하부 플레이트;를 포함한다. 그리고, 이에 더하여 그 프로브 헤드(600)는 제1설치홈과 제2설치홈이 마주보며 형성하는 내부공간에 결합되는 임피던스 매칭부; 및 상부 플레이트와 임피던스 매칭부 및 하부 플레이트를 관통하여 결합되는 복수의 프로브 핀(680);을 포함한다.Referring to Figure 4, the probe head 600, is coupled to the lower portion of the space converter, the upper plate is formed with a first mounting groove inside the lower portion; It includes; a lower plate coupled to the lower portion of the upper plate and a second installation groove formed inside the upper portion. In addition, the probe head 600 further includes an impedance matching unit coupled to an internal space formed by facing the first installation groove and the second installation groove; And a plurality of probe pins 680 coupled through the upper plate and the impedance matching portion and the lower plate.

프로브 헤드(600)는 프로브 카드의 가장 아래에 위치하는 구성으로서, 복수의 프로브 핀(680)이 반도체 소자와 접촉할 수 있다.
The probe head 600 is a configuration located at the bottom of the probe card, and a plurality of probe pins 680 may contact the semiconductor device.

상부 플레이트의 제1설치홈과 하부 플레이트 제2설치홈은 서로 마주보며 내부공간을 형성하게 되고, 여기에 임피던스 매칭부가 설치된다. The first installation groove of the upper plate and the second installation groove of the lower plate face each other to form an internal space, and an impedance matching unit is installed therein.

상부 플레이트와 하부 플레이트에는 복수의 프로브 핀(680)이 통과할 수 있도록 상하로 복수의 홀이 형성된다.
The upper plate and the lower plate are formed with a plurality of holes up and down so that a plurality of probe pins 680 can pass therethrough.

도 5를 참조하면, 그 공간 변환기(400)는 먼저 종래 상용의 공간 변환기의 구조를 적용한 것이다. 이러한 구조는 단지 일실시예에 따른 공간 변환기의 구조를 개념적으로 설명하기 위해 참조할 정도로 보여주는 것이다. 구체적으로는, 이러한 경우, 그 공간 변환기(400)는 상기 프로브 기판(200)의 하부에 결합되고 복수의 홀이 형성되는 서브 기판을 포함한다. 그리고, 이에 더하여 그 공간 변환기(400)는 그 프로브 기판(200)의 신호 송/수신에 대응하여 쌍으로 구비되는 채널의 전극(220)에 대응하여 채널별로 구비되어서, 반도체 소자의 검사를 위한 단자가 되도록 하는 다수의 전극(410)을 포함한다. 이러한 경우, 그 전극(410)은 채널별로 그 서브 기판과 전기적으로 연결되는 내부배선(210)을 포함한다. 또한, 추가적으로 그 공간 변환기(400)는 반도체 소자가 검사될 시, 상기 프로브 기판(200) 상의 단자 간 간격과 상기 프로브 핀 간의 간격의 차이를 보상하도록 프로브 핀의 상부와 연결하는 와이어에 대응하는 내부배선(420)을 포함한다.Referring to FIG. 5, the spatial converter 400 is applied to the structure of a conventional commercial spatial converter. This structure is only shown as a reference for conceptually explaining the structure of the spatial converter according to an embodiment. Specifically, in this case, the space converter 400 includes a sub-substrate coupled to the lower portion of the probe substrate 200 and a plurality of holes is formed. In addition, the space converter 400 is provided for each channel corresponding to the electrode 220 of a channel provided in pairs corresponding to signal transmission/reception of the probe substrate 200, and thus a terminal for inspection of a semiconductor device It includes a plurality of electrodes 410 to be. In this case, the electrode 410 includes internal wiring 210 electrically connected to the sub-substrate for each channel. In addition, the space converter 400 additionally, when the semiconductor device is inspected, the inside corresponding to the wire connecting the upper portion of the probe pin to compensate for the difference between the gap between the terminals on the probe substrate 200 and the probe pin Includes wiring 420.

그래서, 이러한 상태 하에서, 그 공간 변환기(400)는 그 프로브 기판(200)이 채널의 전극을 채널별로 쌍으로서 상호 간에 연결하도록 각기 설치된 릴레이(230)를 포함한다.So, under these conditions, the spatial transducer 400 includes relays 230 each installed so that the probe substrates 200 connect the electrodes of the channels as pairs for each channel.

따라서, 이에 연계해서 공간 변환기(400)가 반도체 소자가 검사될 시, 그 릴레이(230)를 통해 종래 상용의 노멀 루프-백이 된다.Accordingly, in connection with this, when the semiconductor device is inspected by the space converter 400, it becomes a conventional normal loop-back through the relay 230.

이러한 그 노멀 루프-백은 장점으로 구성이 간단하고, 기구물 구성이 쉬우며, 기구물 회피가 쉽다. 또한, 반면에 그 노멀 루프-백은 단점으로 SI(Signal Intergrity), PI(Power Intergrity) 특성이 낮아져서 신호선이 길어진다. 이러한 경우, 그 SI는 신호 무결성이고, 그 PI는 전력 무결성이다.
Such a normal loop-back is advantageous in that the configuration is simple, the structure of the structure is easy, and the structure is easy to avoid. On the other hand, the normal loop-back has disadvantages such as low signal intergrity (SI) and power intergrity (PI) characteristics, resulting in a longer signal line. In this case, the SI is signal integrity, and the PI is power integrity.

도 6을 참조하면, 일실시예에 따른 공간 변환기는 도 5의 일반적인 노멀 루프-백 구조의 공간 변환기와 다르게 일실시예에 의한 임베디드 루프-백 구조를 가진다. 이러한 임베디드 루프-백 구조는 전술한 노멀 루프-백 구조에 비하여 고속(high speed)일수록 고속에 대해서 노이즈 마진 여유로 인하여 파워 마진이 좋으며, 신호간섭이 더 낮다.Referring to FIG. 6, the spatial converter according to an embodiment has an embedded loop-back structure according to an embodiment, unlike the spatial converter of the normal normal loop-back structure of FIG. 5. The embedded loop-back structure has a higher power speed and higher signal margin due to noise margin margin for high speed as compared to the normal loop-back structure described above.

구체적으로는, 일실시예에 따른 임베디드 루프-백 구조는 상기 공간 변환기(400)가 도 5와 같이, 동일하게 그의 서브 기판, 다수의 전극(410) 및, 내부배선(420)을 포함한다.Specifically, the embedded loop-back structure according to an embodiment includes the sub-substrate, a plurality of electrodes 410, and an internal wiring 420, as shown in FIG.

이러한 경우, 그 서브 기판은 상기 프로브 기판(200)의 하부에 결합되고 복수의 홀이 형성된다.In this case, the sub-substrate is coupled to the lower portion of the probe substrate 200 and a plurality of holes are formed.

그리고, 그 전극(410)은 그 프로브 기판(200)의 신호 송/수신에 대응하여 쌍으로 구비되는 채널의 전극(220)에 대응하여 채널별로 구비되어서, 반도체 소자의 검사를 위한 단자가 되도록 한다.In addition, the electrode 410 is provided for each channel corresponding to the electrode 220 of a channel provided in pairs in response to signal transmission/reception of the probe substrate 200, so as to be a terminal for inspection of a semiconductor device. .

또한, 그 내부배선(420)은 그래서, 반도체 소자가 검사될 시, 그 프로브 기판(200) 상의 단자 간 간격과 상기 프로브 핀(200) 간의 간격의 차이를 보상하도록 프로브 핀의 상부와 연결하는 와이어에 대응하는 것이다.In addition, the internal wiring 420 is connected to the upper portion of the probe pin so as to compensate for the difference between the spacing between the terminals on the probe substrate 200 and the probe pin 200 when the semiconductor device is inspected. Will correspond to

그래서, 이러한 상태 하에서, 일실시예에 따른 그 공간 변환기(400)는 상기 전극(410)을 채널별로 쌍으로서 상호 간에 연결하도록 각기 설치된 릴레이(430)를 포함한다.So, under these conditions, the spatial converter 400 according to an embodiment includes relays 430 installed to connect the electrodes 410 to each other as a pair for each channel.

그리고, 이에 연계해서 반도체 소자가 검사될 시, 상기 릴레이(430)를 통해 임베디드 루프-백이 됨으로써, 그 릴레이(430)가 온된 경우, 자체적으로 신호가 정상적으로 흐르고, 작동이 제대로 되는지의 여부를 검사한다. 반면, 그 릴레이(430)가 오프된 경우 반도체 검사 장비에 연결되어서, 그 반도체 검사 장비에 의해 메인의 주된 검사를 수행한다.And, in connection with this, when the semiconductor device is inspected, it becomes an embedded loop-back through the relay 430, and when the relay 430 is turned on, it checks whether the signal flows normally and operates properly. . On the other hand, when the relay 430 is off, it is connected to the semiconductor inspection equipment, and the main inspection is performed by the semiconductor inspection equipment.

그래서, 이에 따라 그 임베디드 루프-백 구조는 장점이 신호선이 짧고, SI, PI 특성이 상대적으로 좋아서 접점의 솔더링 포인트가 줄어든다.Therefore, the embedded loop-back structure has a short signal line and relatively good SI and PI characteristics, thereby reducing the soldering point of the contact.

따라서, 이를 통해 이러한 임베디드 루프-백에 의해서 노멀 루프-백보다 고속일수록 파워 마진이 좋으며, 신호 간섭이 더 낮은 장점을 얻는다.Accordingly, through this embedded loop-back, the faster the normal loop-back, the better the power margin and the lower the signal interference.

반면, 그 임베디드 루프-백 구조는 단점으로 구성이 복잡하고, 기구물 구성의 어려움이 있으며, 기구물 회피를 위하여 한정된 공간 사용이 된다.
On the other hand, the embedded loop-back structure has a complicated configuration due to disadvantages, there is a difficulty in constructing the equipment, and a limited space is used for avoiding the equipment.

도 7을 참조하면, 일실시예의 도 5의 프로브 카드 동작은 먼저 프로브 기판, 그 하부에 결합되는 공간 변환기 및 공간 변환기 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀이 구비된 프로브 헤드를 포함한 프로브 카드인 것이다.Referring to FIG. 7, a probe card operation of the probe card of FIG. 5 in one embodiment is first a probe substrate, a space converter coupled to the lower portion, and a probe card including a probe head coupled to a lower portion of the space converter to contact a semiconductor device It is.

이러한 상태에서, 상기 공간 변환기는 상기 프로브 기판의 하부에 결합되고 복수의 홀이 형성되는 서브 기판을 형성한다(S701).In this state, the space converter forms a sub-substrate coupled to the lower portion of the probe substrate and formed with a plurality of holes (S701).

그리고, 상기 프로브 기판의 신호 송/수신에 대응하여 쌍으로 구비되는 채널의 전극에 대응하여 채널별로 구비되어서, 반도체 소자의 검사를 위한 단자가 되도록 하는 다수의 전극을 형성한다(S702).Then, in response to signal transmission/reception of the probe substrate, a plurality of electrodes are provided for each channel corresponding to electrodes of a channel provided in pairs, so as to be terminals for inspection of semiconductor devices (S702).

또한, 상기 반도체 소자 검사시, 상기 프로브 기판 상의 단자 간 간격과 상기 프로브 핀 간의 간격의 차이를 보상하도록 프로브 핀의 상부와 연결하는 내부배선을 포함한다(S703).In addition, when inspecting the semiconductor device, it includes an internal wiring connected to the upper portion of the probe pin to compensate for the difference between the spacing between the terminals on the probe substrate and the probe pin (S703).

그래서, 상기 공간 변환기는 반도체 소자가 검사될 시, 상기 전극을 채널별로 쌍으로서 상호 간에 연결하도록 각기 설치된 릴레이를 포함해서 상기 릴레이를 통해 임베디드 루프-백이 되도록 한다(S704).So, when the semiconductor element is inspected, the spatial converter includes relays respectively installed to connect the electrodes as a pair for each channel so as to be embedded loop-back through the relay (S704).

따라서, 그 릴레이가 온된 경우, 자체적으로 신호가 정상적으로 흐르고, 작동이 제대로 되는지의 여부를 검사한다.Therefore, when the relay is turned on, it is checked whether the signal flows normally and whether the operation is properly performed.

반면, 그 릴레이가 오프된 경우 반도체 검사 장비에 연결되어서, 그 반도체 검사 장비에 의해 주된 검사를 메인으로서 수행한다.
On the other hand, when the relay is off, it is connected to the semiconductor inspection equipment, and the main inspection is performed by the semiconductor inspection equipment as the main.

이상과 같이, 일실시예는 공간 변환기가 프로브 기판 상의 단자 간 간격과 그 프로브 핀 간의 간격의 차이를 보상하도록 형성되는 프로브 카드를 전제로 한다.As described above, one embodiment presupposes a probe card formed to compensate for a difference between a space between terminals on a probe substrate and a space between probe pins.

그래서, 이러한 상태 하에서, 그 공간 변환기는 반도체 소자가 검사될 시, 그의 전극을 채널별로 쌍으로서 상호 간에 연결하도록 각기 설치된 릴레이를 포함해서 그 릴레이를 통해 임베디드 루프-백이 되도록 한다.So, under these conditions, when the semiconductor device is inspected, the semiconductor device is embedded in a loop-back through the relay, including relays respectively installed to connect each other as a pair for each channel.

이에 따라 반도체 소자가 검사될 시, 그 릴레이의 온을 통해 자체적으로 검사가 이루어지고, 그 릴레이의 오프를 통해서 반도체 검사 장비에 의한 메인의 주된 검사가 이루어진다.Accordingly, when the semiconductor device is inspected, the inspection is performed through the relay on itself, and the main inspection by the semiconductor inspection equipment is performed through the relay off.

따라서, 이를 통해 반도체 소자와 릴레이의 전기적 경로를 단축시켜, 신호무결성(SI)과 전력무결성(PI) 특성을 향상시키고, 고속신호를 측정할 때, 신호간섭을 줄일 수 있다.
Accordingly, through this, the electrical paths of the semiconductor device and the relay can be shortened, thereby improving signal integrity (SI) and power integrity (PI) characteristics and reducing signal interference when measuring high-speed signals.

한편, 일실시예는 이러한 임베디드 루프-백에 의해 반도체 소자가 검사될 시, 프로브 카드에서 많은 채널을 일괄적으로 검사해서 빨리 반도체의 소자가 검사되도록 한다.On the other hand, in one embodiment, when a semiconductor device is inspected by the embedded loop-back, many channels are collectively inspected in the probe card so that the device of the semiconductor is inspected quickly.

이를 위해, 먼저 반도체 소자의 검사가 될 시, 프로브 카드에서 검사할 채널을 반도체소자 검사의 싸이클 단위로 상이하게 구분해서 미리 설정하므로 통합적으로 임베디드 루프-백이 된다.To this end, when the semiconductor device is first inspected, the channel to be inspected by the probe card is divided and set in advance in units of cycles for semiconductor device inspection, and thus is integrated loop-back.

그 채널은 예를 들어, 반도체소자 검사의 싸이클 주기 단위가 미리 설정된 경우, 그 사이클 주기 단위 내에서 감사되는 개수 내로 예를 들어, 1, 2, 3, ... , 10(채널)이 될 경우에 통합적으로 임베디드 루프-백이 된다.The channel is, for example, when the cycle period unit of the semiconductor device inspection is set in advance, in the number of audited within the cycle period unit, for example, 1, 2, 3, ..., 10 (channel) Integrated loop-back.

그리고, 그 싸이클 주기 단위가 경과되는 11, 12, 13, ... , 20(채널)이 통합적으로 임베디드 루프-백이 된다.Then, 11, 12, 13, ..., 20 (channels) in which the cycle period unit elapses become an integrated loop-back.

그래서, 그 릴레이가 반도체 소자의 검사가 될 시, 프로브 카드의 검사 모드에서 이러한 채널을 대응되는 채널군별로 통합적으로 그룹핑해서 연결하므로 이러한 임베디드 루프-백에 의해 많은 채널이 일괄적으로 통합 검사된다.Thus, when the relay is inspected for a semiconductor device, in the inspection mode of the probe card, these channels are collectively grouped and connected for each corresponding channel group, and thus many channels are collectively inspected by the embedded loop-back.

따라서, 이를 통해 빨리 반도체의 소자가 검사된다.Therefore, through this, the device of the semiconductor is quickly inspected.

* 도면의 주요 부분에 대한 부호의 설명 *
10: 프로브 카드
200: 프로브 기판 210: 내부배선
220 : 전극 230: 릴레이
400: 공간 변환기 410: 전극
420 : 내부배선 430: 릴레이
600: 프로브 헤드 620: 상부 플레이트
640: 하부 플레이트* Explanation of reference numerals for main parts of drawings *
10: probe card
200: probe substrate 210: internal wiring
220: electrode 230: relay
400: space transducer 410: electrode
420: internal wiring 430: relay
600: probe head 620: top plate
640: lower plate

Claims (4)

프로브 기판, 프로브 기판의 하부에 결합되는 공간 변환기 및 공간 변환기 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀이 구비된 프로브 헤드를 포함하는 프로브 카드에 있어서,
상기 공간 변환기는,
상기 프로브 기판의 하부에 결합되고 복수의 홀이 형성되는 서브 기판;
상기 프로브 기판의 신호 송/수신에 대응하여 쌍으로 구비되는 채널의 전극에 대응하여 채널별로 구비되어서, 반도체 소자의 검사를 위한 단자가 되도록 하는 다수의 전극; 및
상기 반도체 소자가 검사될 시, 상기 프로브 기판 상의 단자 간 간격과 상기 프로브 핀 간의 간격의 차이를 보상하도록 프로브 핀의 상부와 연결하는 내부배선을 포함하되,

상기 공간 변환기는 상기 반도체 소자가 검사될 시, 상기 전극을 채널별로 쌍으로서 상호 간에 연결하도록 릴레이를 포함해서 상기 릴레이를 통해 임베디드 루프-백이 되도록 하는 것을 특징으로 하는 프로브 카드.In the probe card including a probe head having a probe pin coupled to the lower portion of the probe substrate, a space transducer coupled to the bottom of the probe substrate and a semiconductor device, the probe head is provided,
The space converter,
A sub-substrate coupled to a lower portion of the probe substrate and having a plurality of holes;
A plurality of electrodes provided for each channel corresponding to electrodes of a channel provided in pairs corresponding to signal transmission/reception of the probe substrate, so as to be terminals for inspection of semiconductor devices; And
When the semiconductor device is inspected, including an internal wiring connected to the upper portion of the probe pin to compensate for the difference between the gap between the terminals on the probe substrate and the probe pin,

The space converter includes a relay so that the electrodes are connected to each other as a pair for each channel when the semiconductor device is inspected, so that the probe card is embedded loop-back through the relay. 제1항에 있어서,
상기 릴레이는
반도체 소자가 검사될 시, 반도체소자 검사의 싸이클 단위로 상이하게 구분해서 미리 설정된 채널을 대응되는 채널군별로 통합적으로 그룹핑해서 연결하므로 반도체소자 검사시의 채널단위로 통합적으로 임베디드 루프-백이 되는 것을 특징으로 하는 프로브 카드.According to claim 1,
The relay
When the semiconductor device is inspected, it is divided into different cycle units for semiconductor device inspection, and the preset channels are collectively grouped and connected according to the corresponding channel groups. Probe card. 프로브 기판, 프로브 기판의 하부에 결합되는 공간 변환기 및 공간 변환기 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀이 구비된 프로브 헤드를 포함하는 프로브 카드에 있어서,
상기 공간 변환기는,
프로브 기판의 하부에 결합되고 복수의 제1홀이 형성되는 서브 기판; 및
상기 서브 기판에 형성된 제1홀에 결합되는 복수의 전도성 로드를 포함하고,
상기 전도성 로드는 상부가 프로브 기판에 형성된 채널과 전기적으로 연결되고, 하부는 프로브 핀의 상부와 연결되되,

상기 공간 변환기는 반도체 소자가 검사될 시, 상기 복수의 전도성 로드를 채널별로 쌍으로서 상호 간에 연결하도록 설치된 릴레이를 포함해서 상기 릴레이를 통해 임베디드 루프-백이 되도록 하는 것을 특징으로 하는 프로브 카드. In the probe card including a probe head having a probe pin coupled to the lower portion of the probe substrate, a space transducer coupled to the bottom of the probe substrate and a semiconductor device, the probe head is provided,
The space converter,
A sub-substrate coupled to a lower portion of the probe substrate and having a plurality of first holes formed thereon; And
It includes a plurality of conductive rods coupled to the first hole formed in the sub-substrate,
The conductive rod is electrically connected to the channel formed on the probe substrate, the lower portion is connected to the upper portion of the probe pin,

The space converter includes a relay installed to connect the plurality of conductive rods to each other as a pair for each channel when the semiconductor device is inspected, so that the probe card is embedded loop-back through the relay. 제 3 항에 있어서,
상기 릴레이는
반도체 소자가 검사될 시, 반도체소자 검사의 싸이클 단위로 상이하게 구분해서 미리 설정된 채널을 대응되는 채널군별로 통합적으로 그룹핑해서 연결하므로 반도체소자 검사시의 채널단위로 통합적으로 임베디드 루프-백이 되는 것을 특징으로 하는 프로브 카드.The method of claim 3,
The relay
When the semiconductor device is inspected, it is divided into different cycle units for semiconductor device inspection, and the preset channels are collectively grouped and connected according to the corresponding channel groups. Probe card.
KR1020190013840A 2018-11-27 2019-02-01 Probe card KR102148840B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180148653 2018-11-27
KR1020180148653 2018-11-27

Publications (2)

Publication Number Publication Date
KR20200063009A true KR20200063009A (en) 2020-06-04
KR102148840B1 KR102148840B1 (en) 2020-08-28

Family

ID=71081186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190013840A KR102148840B1 (en) 2018-11-27 2019-02-01 Probe card

Country Status (1)

Country Link
KR (1) KR102148840B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102201929B1 (en) * 2019-10-11 2021-01-12 스테코 주식회사 Probe card
US11437196B2 (en) * 2019-01-31 2022-09-06 Point Engineering Co., Ltd. Multilayer ceramic substrate and probe card including same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201471A (en) * 1998-12-31 2007-08-09 Formfactor Inc Method of testing semiconductor product die, and assembly including test die for its test
KR20090018714A (en) * 2006-06-06 2009-02-20 폼팩터, 인코포레이티드 Method of expanding tester drive and measurement capability
KR20100018181A (en) * 2008-08-06 2010-02-17 윌테크놀러지(주) Probe and probe card having the same
JP2014515095A (en) * 2011-03-16 2014-06-26 フォームファクター， インコーポレイテッド Wireless probe card verification system and method
CN104297536A (en) * 2013-07-15 2015-01-21 旺矽科技股份有限公司 probe module with feedback test function
KR101485994B1 (en) * 2014-01-27 2015-01-27 솔브레인이엔지 주식회사 A Cost-effective Space Transformer For Vertical Probe Cards
JP2017528713A (en) * 2014-08-29 2017-09-28 アール アンド ディー サーキッツ インコーポレイテッドＲ ＆ Ｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃ． Structure and method of implementing embedded serial data test loopback that resides directly under the device under test in a printed circuit board
KR20170112769A (en) 2016-04-01 2017-10-12 주식회사 에스디에이 Probe card

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201471A (en) * 1998-12-31 2007-08-09 Formfactor Inc Method of testing semiconductor product die, and assembly including test die for its test
KR20090018714A (en) * 2006-06-06 2009-02-20 폼팩터, 인코포레이티드 Method of expanding tester drive and measurement capability
KR20100018181A (en) * 2008-08-06 2010-02-17 윌테크놀러지(주) Probe and probe card having the same
JP2014515095A (en) * 2011-03-16 2014-06-26 フォームファクター， インコーポレイテッド Wireless probe card verification system and method
CN104297536A (en) * 2013-07-15 2015-01-21 旺矽科技股份有限公司 probe module with feedback test function
KR101485994B1 (en) * 2014-01-27 2015-01-27 솔브레인이엔지 주식회사 A Cost-effective Space Transformer For Vertical Probe Cards
JP2017528713A (en) * 2014-08-29 2017-09-28 アール アンド ディー サーキッツ インコーポレイテッドＲ ＆ Ｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃ． Structure and method of implementing embedded serial data test loopback that resides directly under the device under test in a printed circuit board
KR20170112769A (en) 2016-04-01 2017-10-12 주식회사 에스디에이 Probe card

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
그래서, 이러한 추세에 맞추어 30um 이하의 파인-피치 등의 반도체 소자 검사에 적용 가능한 프로브 카드를 개발할 필요가 있다.
그리고, 한편 본 출원인은 이러한 상황을 배경으로 해서, 그러한 반도체 소자의 불량을 검사하기 위한 프로브 카드에서 임피던스 매칭이 가능하도록 새로운 기술 내용을 개발하였었다.
또한, 다른 한편으로 최근에는 시스템화된 대규모 집적회로(System Large Scale Integration : System LSI) 제품의 속도, 다기능 보유 등의 성능 고도화에 따라 테스트의 중요성이 대두되고 있다. 그리고, 이에 더하여 새로운 설계/공정 개발 등으로 칩 사이즈는 점점 작아지고, 이에 대응하여 30um 이하의 파인-피치가 출현하고, 패드 사이즈 역시 작아지는 추세이다.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437196B2 (en) * 2019-01-31 2022-09-06 Point Engineering Co., Ltd. Multilayer ceramic substrate and probe card including same
KR102201929B1 (en) * 2019-10-11 2021-01-12 스테코 주식회사 Probe card

Also Published As

Publication number Publication date
KR102148840B1 (en) 2020-08-28

Similar Documents

Publication Publication Date Title
KR100385963B1 (en) Inspection equipment for semiconductor and semiconductor manufacturing method thereof
KR101384714B1 (en) Device for semiconductor test
KR100712561B1 (en) Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card
KR101121644B1 (en) Space tansformer for probe card and repairing method of space tansformer
KR101045671B1 (en) Probe Card with Spatial Transducer
US7782688B2 (en) Semiconductor memory device and test method thereof
KR20040089244A (en) Needle assembly of probe card
KR100683444B1 (en) Substrate of probe card and method for regenerating thereof
KR102148840B1 (en) Probe card
KR101980865B1 (en) Probe Card
KR20070073233A (en) Test socket for bga package
KR20100069300A (en) Probe card, and apparatus and method for testing semiconductor device
KR100643842B1 (en) Probe Device with Micro-Pin Inserted in Interface Board
KR100448528B1 (en) On inspecting apparatus of the semiconductor device and manufacturing method of the same
KR101391794B1 (en) probe unit and probe card
KR20090073745A (en) Probe card
KR101991073B1 (en) Space Transformer for Probe Card and Manufacturing Method Thereof
KR102093419B1 (en) Probe Card
JP2005315775A (en) Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe
KR100589759B1 (en) Test device for semiconductor and electrical network
KR100679167B1 (en) The probe card using coaxial cable for semiconductor wafer
JP2003084040A (en) Manufacturing method for semiconductor inspecting device and semiconductor inspecting device
KR100480665B1 (en) Vertical Type Probe Device
KR200381448Y1 (en) Probe Device with Micro-Pin Inserted in Interface Board
KR102276512B1 (en) Jig for electric inspection and method of manufacturing the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right