JPH0525746U - 静電誘導半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 高温・高湿による耐圧特性の劣化が少ない高
信頼性の静電誘導半導体装置を提供する。 【構成】 半導体基板１一側の表面部分に、ゲート領域
４とカソード領域２をカソード領域２がゲート領域４に
挟まれる形で備えるとともに、この一側表面が前記両領
域形成域の内側では厚みが薄い酸化膜２１で覆われてお
り、前記ゲート領域にはゲート電極９が、カソード領域
にはカソード電極７がそれぞれ酸化膜を通してコンタク
トしていて、これらの電極の上から保護膜２３が積層形
成されている構成において、前記ゲート電極のうちの前
記酸化膜の厚みの厚い部分に近接する電極９ａは、その
一部が前記酸化膜の厚みの薄い部分と厚い部分との段差
部Ｊを乗り越えるようにして形成されている静電誘導半
導体装置。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、静電誘導半導体装置に関する。

【０００２】

【従来の技術】

半導体装置の一つに静電誘導サイリスタがある。図２は、従来の表面ゲート型 の静電誘導サイリスタをあらわす。 従来の静電誘導サイリスタは、半導体基板８１一側の表面部分にｎ⁺ 型のカソ ード領域８２とｐ⁺ 型のゲート領域８４とをカソード領域８２をゲート領域８４ が挟む形で備え、半導体基板８１他側にｐ⁺ 型のアノード領域８３を備え、これ らカソード領域８２とアノード領域８３の間はｎ^- 型のベース領域８５になって いる。

【０００３】 そして、半導体基板８１一側の表面は、カソード領域８２とゲート領域８４の 両領域形成域の内側では厚みが薄い酸化膜９１で覆われており、カソード領域８ ２にはカソード電極８７が、ゲート領域８４にはゲート電極８９がそれぞれ酸化 膜９１の厚みの薄い部分９１ａを通してコンタクトしている。酸化膜９１は通常 は熱酸化膜である。一方、アノード領域８３にはアノード電極９３がコンタクト している。

【０００４】 さらに、半導体基板８１の一側では、電極８７，８９の上から酸化膜９１をも 勿論覆うようにして、酸化シリコンからなる保護膜９３がＣＶＤ法などにより積 層形成されている。 この静電誘導サイリスタは、ゲート電極８９に印加される電圧信号によってオ ン・オフ制御されるものである。

【０００５】 上記の静電誘導サイリスタは、以下のようにして製造されたものである。 まず、図３にみるように、ｎ^- 型層の裏面側にアノード領域用のｐ⁺ 型層のあ る半導体基板８１の表面を酸化（例えば熱酸化）して酸化膜９５で覆う。そして 、酸化膜９５におけるゲート領域形成位置の部分を選択的に除去し不純物拡散用 の窓９７を開け、ｐ型不純物をイオン注入等で導入し熱拡散してゲート領域８４ を形成する。ついで、ゲート領域形成域の外側にある酸化膜９５ｂは残し内側に ある酸化膜９５ａを一旦エッチングで除去しておいて、図４にみるように、改め て酸化（例えば、熱酸化）し半導体基板８１表面を酸化膜９１で覆うようにする 。酸化膜９１では酸化膜９５ｂが残っていた所ではその分だけ内側よりも厚みが 厚くなっている。

【０００６】 ついで、酸化膜９１の厚みの薄い部分９１ａにおけるカソード領域形成位置の 部分を選択的に除去し不純物拡散用の窓を開け、ｎ型不純物をイオン注入等で導 入し熱拡散してカソード領域８２を形成してから、図５にみるように、ゲート電 極およびカソード電極のためのコンタクトホール９９を開ける。そして、定法に 従ってＡｌ−Ｓｉ合金等でカソード電極８７およびゲート電極８９を形成し、保 護膜９３を積層するとともにアノード電極８８を設ければ静電誘導サイリスタの 完成である。

【０００７】 このようにして得られた静電誘導サイリスタは、電流密度が大きく、順方向電 圧降下が小さく、しかも、スイッチング時間が短いというように様々な利点があ る。

【０００８】

【考案が解決しようとする課題】

しかしながら、従来の静電誘導サイリスタは信頼性の面で十分でないという問 題がある。この静電誘導サイリスタは高温・高湿の雰囲気に晒されると耐圧特性 が劣化するからである。 耐圧劣化が起こる原因は、ゲート電極８９のうちの酸化膜９１の厚み厚い部分 ９１ｂに近接する最外に位置する電極８９ａのエッジと酸化膜９１の厚み厚い部 分９１ｂの端の間に出来る凹状部分Ｇでは、間隔が狭くて保護膜９３によるカバ レージが適切になされず、ここから、耐圧劣化要因の水やイオン性物質が容易に 侵入することにある。

【０００９】 実際に静電誘導サイリスタに対しＴＨＢ試験（高温・高湿バイアス試験）を実 施するとゲート電極８９のエッジ部分で電極材料の腐食が起こり、耐圧低下・漏 れ電流の増大など耐圧特性の劣化が起こる。 この考案は、上記事情に鑑み、高温・高湿による耐圧特性の劣化が少ない高信 頼性の静電誘導半導体装置を提供することを課題とする。

【００１０】

【課題を解決するための手段】

前記課題を解決するため、この考案にかかる静電誘導半導体装置は、半導体基 板一側の表面部分に、ゲート領域とカソード領域をカソード領域がゲート領域に 挟まれる形で備えるとともに、この一側表面が前記両領域形成域の内側では厚み が薄い酸化膜で覆われており、前記ゲート領域にはゲート電極が、カソード領域 にはカソード電極がそれぞれ前記酸化膜を通してコンタクトしていて、これらの 電極の上から保護膜が積層形成されている構成において、前記ゲート電極のうち の前記酸化膜の厚みの厚い部分に近接する電極は、その一部が前記酸化膜の厚み の薄い部分と厚い部分との段差部を乗り越えるようにして形成されている形態を とっている。

【００１１】 この考案の静電誘導半導体装置は、サイリスタ構成に限らず、トランジスタ構 成であってもよい。ただ、トランジスタの場合、カソードはソース、アノードは ドレインと称されることが多い。

【００１２】

【作用】

この考案の静電誘導半導体装置では、ゲート電極のうちの酸化膜の厚みの厚い 部分に近接する電極は、その一部が酸化膜の厚みの薄い部分と厚い部分との段差 部を乗り越えるようにして形成されていて、ゲート電極のエッジと酸化膜の厚み の厚い部分の間の凹状部分は無くなって凹凸が緩和されており、そのため、その 上の保護膜が適切なものになる。その結果、耐圧を劣化させる水やイオン性物質 の侵入を容易に許すということがなくなり、高温・高湿による耐圧特性の劣化が 少ない高信頼性装置となる。

【００１３】

【実施例】

以下、この考案の実施例を図面を参照しながら詳しく説明する。 図１は、実施例にかかる静電誘導サイリスタの要部構成をあらわす。 実施例の静電誘導サイリスタは、半導体基板１一側の表面部分に、ｎ⁺ 型のカ ソード領域２とｐ⁺ 型のゲート領域４とをカソード領域２をゲート領域４が挟む 形で備え、一方、半導体基板１他側にはｐ⁺ 型のアノード領域３を備え、これら カソード領域２とアノード領域３の間はｎ^- 型のベース領域５になっている。カ ソード領域２の深さは0.７μｍ程度、ゲート領域４の深さは９μｍ程度である。

【００１４】 半導体基板１一側の表面は酸化膜２１で覆われている。この酸化膜２１には、 前述した通り、厚みの薄い部分２１ａと厚みの厚い部分２１ｂとがある。酸化膜 ２１はカソード領域２とゲート領域４の両領域形成域の内側では厚みが薄く外側 では厚みが厚くなっているのである。厚みの薄い部分２１ａは電極用のコンタク トホールの形成を容易とし、厚みの厚い部分２１ｂはチップ周縁において保護を 確実なものとする。

【００１５】 そして、カソード領域２にはカソード電極７が、ゲート領域４にはゲート電極 ９がそれぞれ酸化膜２１の厚みの薄い部分２１ａを通してコンタクトしている。 アノード領域３にはアノード電極８がコンタクトしている。なお、酸化膜２１は 通常は熱酸化膜である。カソード電極７の幅は９μｍ程度、ゲート電極９の幅は ５μｍ程度であり、厚みは１〜２μｍ程度である。

【００１６】 さらに、半導体基板１の一側では電極７，９の上から酸化膜２１をも勿論覆う ようにして、酸化シリコン保護膜２３がプラズマＣＶＤ法により積層形成されて いる。 この静電誘導サイリスタは、ゲート電極９に印加される電圧信号によってオン ・オフ制御されるものである。

【００１７】 そして、実施例のサイリスタでは、図１にみるように、ゲート電極９のうちの 酸化膜２１の厚みの厚い部分２１ｂに近接する最外に位置する電極９ａは、その 一部が酸化膜２１の厚みの薄い部分２１ａと厚みの厚い部分２１ｂとの段差部Ｊ を乗り越えるようにして形成されている。厚みの厚い部分２１ｂに乗り掛かって いる寸法は２〜１０μｍ程度である。そのため、ゲート電極９ａと酸化膜２１の 厚みの厚い部分２１ｂの間には凹状部分は無くて単純な階段状となり凹凸が緩和 され、保護膜２３は、段差部Ｊにおいても適切なものとなっていることは前述の 通りである。

【００１８】 この考案は前記の実施例に限らない。例えば、図１においてｐとｎが反転して いるものが他の実施例として挙げられる。あるいは、ゲート領域がカソード領域 を囲むように形成されているようであってもよい。

【００１９】

【考案の効果】

以上に述べたように、この考案の静電誘導半導体装置は、酸化膜の段差部にお ける保護膜が適切であって、耐圧劣化要因たる水やイオン性物質の侵入が防がれ るため、高温・高湿による耐圧特性劣化が少なく信頼性が向上している。

【図面の簡単な説明】

【図１】実施例の静電誘導サイリスタの要部構成をあら
わす断面図である。

【図２】従来の静電誘導サイリスタの要部構成をあらわ
す断面図である。

【図３】静電誘導サイリスタのゲート領域形成工程をあ
らわす断面図である。

【図４】静電誘導サイリスタの酸化膜形成工程をあらわ
す断面図である。

【図５】静電誘導サイリスタのコンタクトホール形成工
程をあらわす断面図である。

【符合の説明】

１ 半導体基板 ２ カソード領域 ３ アノード領域 ４ ゲート領域 ５ ベース領域 ７ カソード電極 ９ ゲート電極 ２１ 酸化膜 ２１ａ 厚みの薄い部分 ２１ｂ 厚みの厚い部分 ２３ 保護膜 Ｊ 段差部

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 半導体基板一側の表面部分に、ゲート領
   域とカソード領域をカソード領域がゲート領域に挟まれ
   る形で備えるとともに、この一側表面が前記両領域形成
   域の内側では厚みが薄い酸化膜で覆われており、前記ゲ
   ート領域にはゲート電極が、カソード領域にはカソード
   電極がそれぞれ前記酸化膜を通してコンタクトしてい
   て、これらの電極の上から保護膜が積層形成されている
   静電誘導半導体装置において、前記ゲート電極のうちの
   前記酸化膜の厚みの厚い部分に近接する電極は、その一
   部が前記酸化膜の厚みの薄い部分と厚い部分との段差部
   を乗り越えるようにして形成されていることを特徴とす
   る静電誘導半導体装置。