JPH0525742U - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0525742U
JPH0525742U JP7309391U JP7309391U JPH0525742U JP H0525742 U JPH0525742 U JP H0525742U JP 7309391 U JP7309391 U JP 7309391U JP 7309391 U JP7309391 U JP 7309391U JP H0525742 U JPH0525742 U JP H0525742U
Authority
JP
Japan
Prior art keywords
circuit board
integrated circuit
bypass capacitor
reduced
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7309391U
Other languages
Japanese (ja)
Inventor
浩章 伊藤
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP7309391U priority Critical patent/JPH0525742U/en
Publication of JPH0525742U publication Critical patent/JPH0525742U/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 回路基板の実装部品点数が減少して、実装回
路基板の、より高密度化が可能となり、さらに、実装回
路基板の設計コスト、実装コストを低減し、且つ、製品
信頼性が向上するとともに消費電流を低減する。 【構成】 複数の外部端子14中の外部端子14aが電
源ライン15と接続され、さらに電源ライン15は集積
回路13の電圧印加端と接続されている。また、集積回
路13の接地端が接地ライン16を通じて外部端子14
bと接続されている。電源ライン15と接地ライン16
との間にバイパスコンデンサ11が接続されている。こ
のよう接続されるバイパスコンデンサ11と集積回路1
3とを一つのパッケージ12内に封入して配置する。
(57) [Abstract] [Purpose] The number of parts mounted on the circuit board is reduced, and the density of the mounted circuit board can be increased. Further, the design cost and mounting cost of the mounted circuit board are reduced, and Product reliability is improved and current consumption is reduced. [Structure] An external terminal 14a of a plurality of external terminals 14 is connected to a power supply line 15, and the power supply line 15 is further connected to a voltage application terminal of an integrated circuit 13. In addition, the ground end of the integrated circuit 13 is connected to the external terminal 14 through the ground line 16.
It is connected to b. Power line 15 and ground line 16
The bypass capacitor 11 is connected between the and. Bypass capacitor 11 and integrated circuit 1 connected in this way
3 and 3 are enclosed and arranged in one package 12.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、電子装置の回路基板に表面実装する半導体装置に関する。 The present invention relates to a semiconductor device which is surface-mounted on a circuit board of an electronic device.

【0002】[0002]

【従来の技術】[Prior Art]

図5は、従来の半導体装置を利用した実装回路基板の構成を示している。 FIG. 5 shows a configuration of a mounted circuit board using a conventional semiconductor device.

【0003】 図5において、1は半導体装置としての複数の集積回路、2は複数の集積回路 1を表面実装するための回路基板、3は複数の集積回路1の図示しないそれぞれ の電源ラインに接続された不用信号除去用の複数のバイパスコンデンサである。In FIG. 5, 1 is a plurality of integrated circuits as semiconductor devices, 2 is a circuit board for surface-mounting the plurality of integrated circuits 1, and 3 is connected to respective power supply lines (not shown) of the plurality of integrated circuits 1. And a plurality of bypass capacitors for removing unnecessary signals.

【0004】 次に、この構成における動作について説明する。 バイパスコンデンサ3を、それぞれの集積回路1の周辺に配置して、電源ライ ンに接続することにより、不用信号が除去され、電源電圧の微小な変動が阻止さ れて、集積回路1が安定動作する。Next, the operation of this configuration will be described. By arranging the bypass capacitors 3 around each integrated circuit 1 and connecting them to the power supply line, unnecessary signals are removed, minute fluctuations in the power supply voltage are prevented, and the integrated circuit 1 operates stably. To do.

【0005】[0005]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかしながら、従来例の実装回路基板では、バイパスコンデンサ3が、集積回 路1と別体であり、集積回路1のそれぞれの周辺に配置するために、その面積が 必要となり実装回路基板の高密度化を妨げるものとなる。さらに、バイパスコン デンサ3を配置するための実装回路基板の設計コスト、実装コストが嵩み、部品 点数の増加による製品信頼性も低下する。また、バイパスコンデンサ3と集積回 路1の接続線数の増加により、回路全体の消費電流が増加するという問題がある 。本考案は、このような従来の課題を解決するものであり、実装回路基板の、よ り高密度化が可能となり、さらに、実装回路基板の設計コスト、実装コストが低 減し、且つ、製品信頼性も向上するとともに消費電流が低減できる優れた半導体 装置を提供することを目的とする。 However, in the mounted circuit board of the conventional example, the bypass capacitor 3 is a separate body from the integrated circuit 1, and since the bypass capacitor 3 is arranged in the periphery of each of the integrated circuits 1, its area is required, and the mounting circuit board is made higher in density. Will be a hindrance. Further, the design cost of the mounting circuit board for disposing the bypass capacitor 3 and the mounting cost increase, and the product reliability decreases due to the increase in the number of parts. Further, there is a problem that the current consumption of the entire circuit increases due to the increase in the number of connecting lines between the bypass capacitor 3 and the integrated circuit 1. The present invention solves such conventional problems, enables higher density of the mounting circuit board, reduces the design cost and mounting cost of the mounting circuit board, and reduces the product cost. It is an object of the present invention to provide an excellent semiconductor device with improved reliability and reduced current consumption.

【0006】[0006]

【課題を解決するための手段】[Means for Solving the Problems]

この目的を達成するために、本考案の半導体装置は、集積回路と、この集積回 路に接続されて不要信号を除去するためのバイパスコンデンサと、集積回路とバ イパスコンデンサとを封入する外装体とを備えるものである。 In order to achieve this object, the semiconductor device of the present invention comprises an integrated circuit, a bypass capacitor connected to the integrated circuit for removing unnecessary signals, and an outer package enclosing the integrated circuit and the bypass capacitor. And with.

【0007】[0007]

【作用】[Action]

したがって、本考案の半導体装置によれば、バイパスコンデンサと、集積回路 を同一パッケージ内に封入して配置しているため、回路基板の実装部品点数が減 少して、実装回路基板の、より高密度化が可能となり、さらに、実装回路基板の 設計コスト、実装コストが低減し、且つ、製品信頼性が向上するとともに消費電 流が低減できる。 Therefore, according to the semiconductor device of the present invention, since the bypass capacitor and the integrated circuit are enclosed and arranged in the same package, the number of parts mounted on the circuit board is reduced, and the higher density of the mounted circuit board is achieved. In addition, the design cost and mounting cost of the mounting circuit board can be reduced, the product reliability can be improved, and the current consumption can be reduced.

【0008】[0008]

【実施例】【Example】

以下、本考案の半導体装置の一実施例について図面にもとづいて説明する。 An embodiment of the semiconductor device of the present invention will be described below with reference to the drawings.

【0009】 図1は実施例の構成を示している。図1において、11はバイパスコンデンサ であり、外装体であるパッケージ12内に封入されている。13はバイパスコン デンサ11とともにパッケージ12内に並行に配置して封入される集積回路、1 4は複数の外部端子である。複数の外部端子14中の外部端子14aはパターン 、ボンディングワイヤーで構成される電源ライン15と接続され、さらに電源ラ イン15が集積回路13の電圧印加端と接続されている。また、集積回路13の 接地端がパターン、ボンディングワイヤーで構成される接地ライン16を通じて 外部端子14bと接続されている。電源ライン15と接地ライン16との間にバ イパスコンデンサ11が接続されている。FIG. 1 shows the configuration of the embodiment. In FIG. 1, 11 is a bypass capacitor, which is enclosed in a package 12, which is an outer package. Reference numeral 13 denotes an integrated circuit which is arranged in parallel in the package 12 together with the bypass capacitor 11 and sealed, and 14 denotes a plurality of external terminals. The external terminal 14a of the plurality of external terminals 14 is connected to a power supply line 15 composed of a pattern and a bonding wire, and the power supply line 15 is connected to a voltage application terminal of the integrated circuit 13. Further, the ground end of the integrated circuit 13 is connected to the external terminal 14b through a ground line 16 composed of a pattern and a bonding wire. The bypass capacitor 11 is connected between the power supply line 15 and the ground line 16.

【0010】 次に、この構成における動作について説明する。 電源ライン15と接地ライン16との間に接続されるバイパスコンデンサ11 により不用信号が除去され、電源電圧の微小な変動が阻止されて、集積回路1が 安定動作する。Next, the operation of this configuration will be described. The bypass capacitor 11 connected between the power supply line 15 and the ground line 16 removes an unnecessary signal, prevents minute fluctuations in the power supply voltage, and stabilizes the integrated circuit 1.

【0011】 図2は、他の実施例の構成を示すものである。 図2において、21はバイパスコンデンサであり、パッケージ22内に封入さ れている。23はバイパスコンデンサ21が上に配置されるとともにパッケージ 22内に封入される集積回路、24は複数の外部端子である。複数の外部端子2 4中の外部端子24aはパターン、ボンディングワイヤーで構成される電源ライ ン25と接続され、この電源ライン25が集積回路23の電圧印加端と接続され ている。さらに、集積回路23の接地端がパターン、ボンディングワイヤーで構 成される接地ライン26を通じて外部端子24bと接続されている。さらに電源 ライン25と接地ライン26との間にバイパスコンデンサ21が接続されている 。この、他の実施例の動作は、図1に示す実施例と同様である。FIG. 2 shows the configuration of another embodiment. In FIG. 2, reference numeral 21 is a bypass capacitor, which is enclosed in a package 22. Reference numeral 23 denotes an integrated circuit in which the bypass capacitor 21 is arranged and which is enclosed in the package 22, and 24 denotes a plurality of external terminals. The external terminal 24a of the plurality of external terminals 24 is connected to a power supply line 25 composed of a pattern and a bonding wire, and the power supply line 25 is connected to a voltage application terminal of the integrated circuit 23. Furthermore, the ground end of the integrated circuit 23 is connected to the external terminal 24b through a ground line 26 formed of a pattern and a bonding wire. Further, the bypass capacitor 21 is connected between the power supply line 25 and the ground line 26. The operation of this other embodiment is similar to that of the embodiment shown in FIG.

【0012】 図3は、図2に示す他の実施例の変形例を示し、バイパスコンデンサ21を集 積回路23の下に配置した例であり、その他の構成および動作は図2に示す実施 例と同様である。FIG. 3 shows a modification of the other embodiment shown in FIG. 2, in which the bypass capacitor 21 is arranged below the accumulation circuit 23. Other configurations and operations are the same as those of the embodiment shown in FIG. Is the same as.

【0013】 なお、集積回路23の上あるいは下に配置されるバイパスコンデンサ21は半 導体製造プロセスと同様にして作製することにより、コスト低減を図ることがで きる。The cost can be reduced by manufacturing the bypass capacitor 21 arranged above or below the integrated circuit 23 in the same manner as the semiconductor manufacturing process.

【0014】 図4は、以上の様に構成される半導体装置を回路基板に実装した実装回路基板 の構成を示している。FIG. 4 shows a configuration of a mounting circuit board in which the semiconductor device configured as described above is mounted on a circuit board.

【0015】 図4において、31は半導体装置としての複数の集積回路、32は複数の集積 回路31を表面実装するための回路基板である。In FIG. 4, reference numeral 31 is a plurality of integrated circuits as a semiconductor device, and 32 is a circuit board for surface-mounting the plurality of integrated circuits 31.

【0016】 このように、上記実施例によれば、バイパスコンデンサ11、21をパッケー ジ12、22内に封入して配置しているため、従前のように、特に、回路基板3 2に配置した集積回路31の近傍に別体のバイパスコンデンサを設ける必要がな くなり、実装回路基板の、より高密度化が実現できる。さらに、バイパスコンデ ンサを配置するための実装回路基板の設計コスト、実装コストが低減し、部品点 数の低下による製品信頼性が向上する。また、回路基板に表面実装する部品点数 が減り、その接続線が無くなるため、回路全体の消費電流を低減できることにな る。As described above, according to the above-described embodiment, since the bypass capacitors 11 and 21 are enclosed and arranged in the packages 12 and 22, the bypass capacitors 11 and 21 are arranged on the circuit board 32 as before. Since it is not necessary to provide a separate bypass capacitor in the vicinity of the integrated circuit 31, it is possible to realize higher density of the mounted circuit board. Furthermore, the design cost and mounting cost of the mounting circuit board for arranging the bypass capacitor are reduced, and the product reliability is improved due to the reduction in the number of parts. In addition, the number of parts to be surface-mounted on the circuit board is reduced and the connecting lines are eliminated, so the current consumption of the entire circuit can be reduced.

【0017】[0017]

【考案の効果】[Effect of the device]

以上の説明から明らかなように、本考案の半導体装置は、バイパスコンデンサ と、集積回路を同一パッケージに封入して配置しているため、回路基板の実装部 品点数が減少して、実装回路基板の、より高密度化が可能となり、さらに、実装 回路基板の設計コスト、実装コストを低減し、且つ、製品信頼性も向上するとと もに消費電流が低減できるという効果を有する。 As is clear from the above description, in the semiconductor device of the present invention, the bypass capacitor and the integrated circuit are enclosed and arranged in the same package, so the number of mounting parts of the circuit board is reduced and the mounting circuit board is reduced. In addition, higher density can be achieved, and further, the design cost and mounting cost of the mounted circuit board can be reduced, the product reliability can be improved, and the current consumption can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の半導体装置の実施例の構成を示すブロ
ック図
FIG. 1 is a block diagram showing a configuration of an embodiment of a semiconductor device of the present invention.

【図2】他の実施例の構成を示すブロック図FIG. 2 is a block diagram showing the configuration of another embodiment.

【図3】他の実施例の変形例の構成を示すブロック図FIG. 3 is a block diagram showing a configuration of a modified example of another embodiment.

【図4】本考案の半導体装置を回路基板に実装した実装
回路基板の構成図
FIG. 4 is a configuration diagram of a mounting circuit board in which the semiconductor device of the present invention is mounted on the circuit board.

【図5】従来の半導体装置を回路基板に実装した実装回
路基板の構成図
FIG. 5 is a configuration diagram of a mounting circuit board in which a conventional semiconductor device is mounted on the circuit board.

【符号の説明】[Explanation of symbols]

11 バイパスコンデンサ 12 パッケージ 13 集積回路 11 Bypass Capacitor 12 Package 13 Integrated Circuit

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】集積回路と、この集積回路に接続されて不
要信号を除去するためのバイパスコンデンサと、前記集
積回路とバイパスコンデンサとを封入する外装体とを備
える半導体装置。
1. A semiconductor device comprising an integrated circuit, a bypass capacitor connected to the integrated circuit for removing an unnecessary signal, and an exterior body enclosing the integrated circuit and the bypass capacitor.
JP7309391U 1991-09-11 1991-09-11 Semiconductor device Withdrawn JPH0525742U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7309391U JPH0525742U (en) 1991-09-11 1991-09-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7309391U JPH0525742U (en) 1991-09-11 1991-09-11 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0525742U true JPH0525742U (en) 1993-04-02

Family

ID=13508379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7309391U Withdrawn JPH0525742U (en) 1991-09-11 1991-09-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0525742U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103624A (en) * 2009-11-12 2011-05-26 Seiko Epson Corp Semiconductor integrated circuit, and oscillation circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103624A (en) * 2009-11-12 2011-05-26 Seiko Epson Corp Semiconductor integrated circuit, and oscillation circuit

Similar Documents

Publication Publication Date Title
US4384263A (en) Leadless filter
JPH04212444A (en) Integrated circuit provided with packaged encapsuled electronic device
JP2007184650A (en) Mount for programmable electronic processing device
KR20020082865A (en) A printed circuit board assembly with improved bypass decoupling for bga packages
JPH0525742U (en) Semiconductor device
JP2008028282A (en) Semiconductor device
JPS60225449A (en) Semiconductor ic package
JPS634662A (en) Electronic circuit device
JPH04186667A (en) Semiconductor device
JPH01205457A (en) Systematized semiconductor device
JPH06268012A (en) Semiconductor integrated circuit
JPH0252464A (en) Semiconductor memory device
JPS59143355A (en) Semiconductor integrated circuit device
JPS61128550A (en) Semiconductor device
JPS629654A (en) Mounting package for ic device
JPH04192353A (en) Integrated circuit
JPS62210661A (en) Semiconductor device
JPS63153846A (en) Semiconductor device
JPS60235443A (en) Semiconductor device
JPH04101452A (en) Semiconductor package
JPH0498859A (en) Chip case of semiconductor integrated circuit
JPH05190674A (en) Semiconductor integrated circuit device
JPH0613147U (en) Integrated circuit structure
JPS62128156A (en) Integrated circuit parts
JPS6343390A (en) Hybrid integrated circuit board