JPH0525388B2 - - Google Patents
Info
- Publication number
- JPH0525388B2 JPH0525388B2 JP61095657A JP9565786A JPH0525388B2 JP H0525388 B2 JPH0525388 B2 JP H0525388B2 JP 61095657 A JP61095657 A JP 61095657A JP 9565786 A JP9565786 A JP 9565786A JP H0525388 B2 JPH0525388 B2 JP H0525388B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor substrate
- window
- mask layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 78
- 239000004065 semiconductor Substances 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は半導体基板のエツチング方法に関す
るもので、特に半導体基板にキヤパシタ形成用或
いは素子間分離部形成用の溝(以下、この溝をト
レンチと称することもある)を形成する方法に関
するものである。
るもので、特に半導体基板にキヤパシタ形成用或
いは素子間分離部形成用の溝(以下、この溝をト
レンチと称することもある)を形成する方法に関
するものである。
(従来の技術)
LSIの微細化、高集積化に伴ない例えばダイナ
ミツクランダムアクセスメモリのメモリセルの蓄
積キヤパシタ(容量)、素子間分離部等も高集積
化に対応することが出来る構造にする必要が生じ
ている。このような目的のため、半導体基板に所
望の深さのトレンチを設けこのトレンチ内部に誘
電体を充填してキヤパシタを形成したり、又は、
素子の周囲にこのようなトレンチを設けこのトレ
ンチ内部に絶縁体を充填して素子分離部とするこ
とが行われている。
ミツクランダムアクセスメモリのメモリセルの蓄
積キヤパシタ(容量)、素子間分離部等も高集積
化に対応することが出来る構造にする必要が生じ
ている。このような目的のため、半導体基板に所
望の深さのトレンチを設けこのトレンチ内部に誘
電体を充填してキヤパシタを形成したり、又は、
素子の周囲にこのようなトレンチを設けこのトレ
ンチ内部に絶縁体を充填して素子分離部とするこ
とが行われている。
このようなトレンチを得るため従来から種々の
半導体基板のエツチング方法が提案されていて、
その一例としては例えば文献(昭和59年秋季第45
回応用物理学会学術講演会講演予稿集14P−U−
10P.289)に開示されているものがある。
半導体基板のエツチング方法が提案されていて、
その一例としては例えば文献(昭和59年秋季第45
回応用物理学会学術講演会講演予稿集14P−U−
10P.289)に開示されているものがある。
第2図A〜Eはこの文献に開示されている従来
のトレンチ形成方法を概略的に説明するための製
造工程図であり、工程進度に応じたウエハを断面
図で示したものである。
のトレンチ形成方法を概略的に説明するための製
造工程図であり、工程進度に応じたウエハを断面
図で示したものである。
熱酸化等の好適な方法によつて半導体基板11
としての例えばSi基板上にマスク材13としての
例えばSiO2層を形成する。次に、このマスク材
13上に例えばOFPR(東京応化工業(株)製ポ
ジ型レジスタの商品名)等のレジスタを塗布し、
さらにこのレジスタを乾燥してレジスト膜15を
得る(第2図A)。
としての例えばSi基板上にマスク材13としての
例えばSiO2層を形成する。次に、このマスク材
13上に例えばOFPR(東京応化工業(株)製ポ
ジ型レジスタの商品名)等のレジスタを塗布し、
さらにこのレジスタを乾燥してレジスト膜15を
得る(第2図A)。
次に、フオトマスクを通してこのレジスト膜1
5に対して露光を行いその後現象を行つてマスク
材13の、所定の部分領域を露出するようなレジ
ストパターン17を得る(第2図B)。
5に対して露光を行いその後現象を行つてマスク
材13の、所定の部分領域を露出するようなレジ
ストパターン17を得る(第2図B)。
次に、例えば反応性スパツタエツチング法等を
用いマスク材13の、レジスタ膜15から露出し
た部分領域をエツチングして半導体基板11の所
定領域を露出するための窓19を形成する(第2
図C)。
用いマスク材13の、レジスタ膜15から露出し
た部分領域をエツチングして半導体基板11の所
定領域を露出するための窓19を形成する(第2
図C)。
次に、有機溶剤等によつてマスク材13上のレ
ジスタ膜15を除去することによつて半導体基板
11上にマスク層21が形成される(第2図D)。
ジスタ膜15を除去することによつて半導体基板
11上にマスク層21が形成される(第2図D)。
次に、好適な方法によつて半導体基板11の、
マスク層の窓19により露出されている部分領域
をエツチング除去して所望とする深さのトレンチ
23を形成していた(第2図E)。
マスク層の窓19により露出されている部分領域
をエツチング除去して所望とする深さのトレンチ
23を形成していた(第2図E)。
このようなトレンチ23を形成するためのエツ
チングをSiO2に対する選択比が高く然も半導体
基板11を異方性エツチングすることが出来るよ
うなエツチング方法、例えば方向性の強いイオン
の生ずるエツチング条件で行つていた。
チングをSiO2に対する選択比が高く然も半導体
基板11を異方性エツチングすることが出来るよ
うなエツチング方法、例えば方向性の強いイオン
の生ずるエツチング条件で行つていた。
(発明が解決しようとする問題点)
しかしながら、半導体基板11にトレンチ23
を形成するためのエツチングを行う際にはマスク
材13も徐々に膜減りする。従つて、トレンチ2
3を形成するためのエツチングが進むと共にマス
ク層21の形状が変形するため、トレンチ23内
部の形状が所望とする形状でないものになる場合
が生ずる。第2図D及びEを参照してこのような
マスク層21の変形に起因する従来の半導体基板
のエツチング方法の問題点につき説明する。
を形成するためのエツチングを行う際にはマスク
材13も徐々に膜減りする。従つて、トレンチ2
3を形成するためのエツチングが進むと共にマス
ク層21の形状が変形するため、トレンチ23内
部の形状が所望とする形状でないものになる場合
が生ずる。第2図D及びEを参照してこのような
マスク層21の変形に起因する従来の半導体基板
のエツチング方法の問題点につき説明する。
従来のエツチング方法で用いられているマスク
層21は、マスク層21の窓19の内壁面が基板
面11a(第2図D参照)に対して垂直か、或い
は、基板面と平行な窓の面積がマスク層21表面
から基板面に向かうに従い小さくなるいわゆるテ
ーパー状になつたものであつた。ところで、窓1
9の、基板面とは反対側の開口部のエツチ部分1
9a(第2図D参照)のような部分ではイオンに
よるスパツタリングの収率が増大するため、角が
とれ易い。従つて、上述したような形状のマスク
層21の場合角がとれて傾斜がつき、さらに、こ
の傾斜部が半導体基板表面に達するとこのマスク
材の基板面と平行な方向への膜減りが急速に進ん
でしまうという問題点があつた(第2図E参照)。
従つて、第2図Eに点線で示した形状を有してい
たマスク層21がトレンチ23を形成するための
エツチングと共に第2図Eに実線で示すようなマ
スク層21aに変形する。
層21は、マスク層21の窓19の内壁面が基板
面11a(第2図D参照)に対して垂直か、或い
は、基板面と平行な窓の面積がマスク層21表面
から基板面に向かうに従い小さくなるいわゆるテ
ーパー状になつたものであつた。ところで、窓1
9の、基板面とは反対側の開口部のエツチ部分1
9a(第2図D参照)のような部分ではイオンに
よるスパツタリングの収率が増大するため、角が
とれ易い。従つて、上述したような形状のマスク
層21の場合角がとれて傾斜がつき、さらに、こ
の傾斜部が半導体基板表面に達するとこのマスク
材の基板面と平行な方向への膜減りが急速に進ん
でしまうという問題点があつた(第2図E参照)。
従つて、第2図Eに点線で示した形状を有してい
たマスク層21がトレンチ23を形成するための
エツチングと共に第2図Eに実線で示すようなマ
スク層21aに変形する。
このようにマスク層が変形すると膜減りした部
分下の半導体基板がエツチングされるため、第2
図Eに示すような段差25が生じる。又、エツチ
ング用のイオン27の一部は変形したマスク層2
1aの傾斜部で反射された後トレンチ内部の側壁
面をエツチングするため、側壁面にくぼみ(ボウ
リング)29が生じる。キヤパシタや素子分離部
の形成に当りそれぞれの目的に応じトレンチ23
内に誘電体或いは絶縁体を堆積させるが、このよ
うな段差27やボウリング29を埋込むことは非
常に難しく、これがため、所望の容量値や絶縁抵
抗値が得られない等の弊害が生ずる。
分下の半導体基板がエツチングされるため、第2
図Eに示すような段差25が生じる。又、エツチ
ング用のイオン27の一部は変形したマスク層2
1aの傾斜部で反射された後トレンチ内部の側壁
面をエツチングするため、側壁面にくぼみ(ボウ
リング)29が生じる。キヤパシタや素子分離部
の形成に当りそれぞれの目的に応じトレンチ23
内に誘電体或いは絶縁体を堆積させるが、このよ
うな段差27やボウリング29を埋込むことは非
常に難しく、これがため、所望の容量値や絶縁抵
抗値が得られない等の弊害が生ずる。
この発明の目的は、上述した問題点を解決し、
トレンチ形成のためのエツチングが進むと共にマ
スク材の膜減りが生じても、トレンチ内部に段差
やボウリングが生ずることのないような半導体基
板のエツチング方法を提供することにある。
トレンチ形成のためのエツチングが進むと共にマ
スク材の膜減りが生じても、トレンチ内部に段差
やボウリングが生ずることのないような半導体基
板のエツチング方法を提供することにある。
(問題点を解決するための手段)
この目的の達成を図るため、この発明によれ
ば、方向性の強いイオンを用いたドライエツチン
グにより半導体基板をエツチングするに当たり、 半導体基板の基板面と平行な窓面積がマスク表
面から前述の基板面に向かうに従つて順次に外側
に広がる形状の当該窓を有するマスク層であつ
て、酸化膜、窒化膜及び低融点ガラスの群から選
ばれた一種以上の材料から成るマスク層を用い
て、前述の半導体基板をエツチングすることを特
徴とする。
ば、方向性の強いイオンを用いたドライエツチン
グにより半導体基板をエツチングするに当たり、 半導体基板の基板面と平行な窓面積がマスク表
面から前述の基板面に向かうに従つて順次に外側
に広がる形状の当該窓を有するマスク層であつ
て、酸化膜、窒化膜及び低融点ガラスの群から選
ばれた一種以上の材料から成るマスク層を用い
て、前述の半導体基板をエツチングすることを特
徴とする。
この発明の実施に当り、前述のマスク層の形成
工程は、基板面上に、オーバ−ハング形状の窓を
有するレジスト膜をマスクとして用いて、金属膜
を被着する工程と、このレジスト膜を除去した後
マスク材料を前述の金属膜を含む基板面上に被着
する工程と、このマスク材料表面から金属膜表面
に至るまでエツチングを行なつて平坦なエツチン
グ面を形成する工程と、前述の金属膜を除去する
工程とを含むのが好適である。
工程は、基板面上に、オーバ−ハング形状の窓を
有するレジスト膜をマスクとして用いて、金属膜
を被着する工程と、このレジスト膜を除去した後
マスク材料を前述の金属膜を含む基板面上に被着
する工程と、このマスク材料表面から金属膜表面
に至るまでエツチングを行なつて平坦なエツチン
グ面を形成する工程と、前述の金属膜を除去する
工程とを含むのが好適である。
(作用)
この発明の半導体基板のエツチング方法によれ
ば、マスク層を酸化膜、窒化膜及び低融点ガラス
の群から選ばれた一種以上の材料で構成し、か
つ、このマスク層の窓の内壁面が基板面からマス
ク層表面に向うに従い競り出すような逆テーパー
構造の窓を有するマスク層を用いてトレンチのエ
ツチングを行つている。このマスク層は耐ドライ
エツチング性が高いと云えどもトレンチ形成のた
めのエツチングの際には従来と同様に膜減りが生
ずる。しかしながら、窓のエツジ部分が他の部分
よりエツチングされ易いことによつて傾斜部が生
じても、このマスク層の窓は逆テーパ構造の窓で
ありその内壁面が庇状に半導体基板を覆う。従つ
て、エツチングされたエツジ部の側面と、窓の内
壁面とが交わつて構成する輪郭が窓の外周となり
半導体基板の、この外周を有した窓によつて露出
された部分領域がエツチングされることになる。
これがため、エツチングイオンをトレンチ内壁面
に反射させるような傾斜部が形成されることはな
く、当然、基板面と平行な方向へのマスク層の急
激な膜減りも起こらない。
ば、マスク層を酸化膜、窒化膜及び低融点ガラス
の群から選ばれた一種以上の材料で構成し、か
つ、このマスク層の窓の内壁面が基板面からマス
ク層表面に向うに従い競り出すような逆テーパー
構造の窓を有するマスク層を用いてトレンチのエ
ツチングを行つている。このマスク層は耐ドライ
エツチング性が高いと云えどもトレンチ形成のた
めのエツチングの際には従来と同様に膜減りが生
ずる。しかしながら、窓のエツジ部分が他の部分
よりエツチングされ易いことによつて傾斜部が生
じても、このマスク層の窓は逆テーパ構造の窓で
ありその内壁面が庇状に半導体基板を覆う。従つ
て、エツチングされたエツジ部の側面と、窓の内
壁面とが交わつて構成する輪郭が窓の外周となり
半導体基板の、この外周を有した窓によつて露出
された部分領域がエツチングされることになる。
これがため、エツチングイオンをトレンチ内壁面
に反射させるような傾斜部が形成されることはな
く、当然、基板面と平行な方向へのマスク層の急
激な膜減りも起こらない。
(実施例)
以下、図面を参照してこの発明の半導体基板の
エツチング方法の実施例につき説明する。尚、以
下の実施例の説明に用いる各図はこの発明が理解
できる程度に概略的に示してあるにすぎず、各構
成成分の寸法、形状及び配置関係は図示例に限定
されるものではない。又、これらの図において同
一の構成成分については同一の符号を示してあ
る。
エツチング方法の実施例につき説明する。尚、以
下の実施例の説明に用いる各図はこの発明が理解
できる程度に概略的に示してあるにすぎず、各構
成成分の寸法、形状及び配置関係は図示例に限定
されるものではない。又、これらの図において同
一の構成成分については同一の符号を示してあ
る。
この発明は半導体基板の基板面と平行な窓面積
がマスク表面からこの基板面に向うに従つて順次
に外側に広がる形状の窓つまりこの窓の内壁面が
逆テーパ状の窓を有し、かつ、酸化膜、窒化膜及
び低融点ガラスの群から選ばれた一種以上の材料
から成るマスク層を用い半導体基板の、この窓か
ら露出した領域に対して方向性の強いイオンを用
いエツチングを行つて、例えばメモリセルの蓄積
容量等に用いて好適なキヤパシタ用トレンチ等を
形成するものである。
がマスク表面からこの基板面に向うに従つて順次
に外側に広がる形状の窓つまりこの窓の内壁面が
逆テーパ状の窓を有し、かつ、酸化膜、窒化膜及
び低融点ガラスの群から選ばれた一種以上の材料
から成るマスク層を用い半導体基板の、この窓か
ら露出した領域に対して方向性の強いイオンを用
いエツチングを行つて、例えばメモリセルの蓄積
容量等に用いて好適なキヤパシタ用トレンチ等を
形成するものである。
第1図A〜Iはこの発明の半導体基板のエツチ
ング方法の一実施例を示す製造工程図である。こ
れら図は工程進度に応じ主要工程でのウエハを断
面図で示したものである。
ング方法の一実施例を示す製造工程図である。こ
れら図は工程進度に応じ主要工程でのウエハを断
面図で示したものである。
先ず、半導体基板31としての例えばSi基板上
にレジストを塗布し、さらにこのレジストを乾燥
してレジスト膜33を得る(第1図A)。次にこ
のレジスト膜33に対して露光を行いその後現像
を行つて半導体基板31の基板面の、所定の部分
領域を露出するような窓33aを有するレジスト
膜33を得る(第1図B)。尚、この窓33aを
その内壁面が基板面からレジスト表面に向うに従
い競りだすようなオーバーハング状のものとする
(第1図B)。
にレジストを塗布し、さらにこのレジストを乾燥
してレジスト膜33を得る(第1図A)。次にこ
のレジスト膜33に対して露光を行いその後現像
を行つて半導体基板31の基板面の、所定の部分
領域を露出するような窓33aを有するレジスト
膜33を得る(第1図B)。尚、この窓33aを
その内壁面が基板面からレジスト表面に向うに従
い競りだすようなオーバーハング状のものとする
(第1図B)。
次に、例えば電子ビーム蒸着法あるいはスパツ
タ法等の好適な方法を用いこのレジスト膜33を
含む半導体基板31上に例えばTi(チタン)等の
金属膜35を被着する(第1図C)。次に、有機
溶剤その他好適な薬品を用いこのレジスト膜33
を除去することによつてこのレジスト膜上の金属
膜を除去し、基板面の、窓33aに対応する領域
上のみに金属35aを残存させる。このようにし
て残存させた金属膜35aは金属膜35が堆積す
るに従い内壁面がレジスト表面から窓の内側にせ
り出すような形状となるために開口窓がせまくな
り台形形状となる(第1図D)。
タ法等の好適な方法を用いこのレジスト膜33を
含む半導体基板31上に例えばTi(チタン)等の
金属膜35を被着する(第1図C)。次に、有機
溶剤その他好適な薬品を用いこのレジスト膜33
を除去することによつてこのレジスト膜上の金属
膜を除去し、基板面の、窓33aに対応する領域
上のみに金属35aを残存させる。このようにし
て残存させた金属膜35aは金属膜35が堆積す
るに従い内壁面がレジスト表面から窓の内側にせ
り出すような形状となるために開口窓がせまくな
り台形形状となる(第1図D)。
次に、CDV法あるいはスパツタ法等の好適な
方法を用いこの台形形状の金属膜35aを含む半
導体基板31上に耐ドライエツチング性の高いマ
スク材37として例えばSi酸化膜を形成する(第
1図E)。次にエツチバツク等の好適な方法を用
いてこのマスク材37表面を平坦化すると共に、
金属膜35aの表面を露出させる(第1図F)。
尚、このマスク材を低融点ガラス例えばPSG(リ
ンシリケートガラス)、BPSG(ボロン・リンシリ
ケートガラスを以つて構成した場合であれば、こ
のガラスの平坦化をフローテイングによつて容易
に行うことが出来る。
方法を用いこの台形形状の金属膜35aを含む半
導体基板31上に耐ドライエツチング性の高いマ
スク材37として例えばSi酸化膜を形成する(第
1図E)。次にエツチバツク等の好適な方法を用
いてこのマスク材37表面を平坦化すると共に、
金属膜35aの表面を露出させる(第1図F)。
尚、このマスク材を低融点ガラス例えばPSG(リ
ンシリケートガラス)、BPSG(ボロン・リンシリ
ケートガラスを以つて構成した場合であれば、こ
のガラスの平坦化をフローテイングによつて容易
に行うことが出来る。
次に、金属膜35を除去する。この金属膜35
の除去をこの場合半導体基板31及びマスク材3
7を溶かすことのない酸例えば硫酸を用いて行
う。この金属膜35を除去した跡が窓39とな
り、従つて、マスク材の所定の位置に窓39の形
成されたマスク層41を得ることが出来る(第1
図G)。尚、この窓は、半導体基板の基板面と平
行な窓面積がマスク表面からこの基板面に向うに
従つて順次に外側に広がる形状の窓つまりこの窓
の内壁面が逆テーパ状のものとなる。
の除去をこの場合半導体基板31及びマスク材3
7を溶かすことのない酸例えば硫酸を用いて行
う。この金属膜35を除去した跡が窓39とな
り、従つて、マスク材の所定の位置に窓39の形
成されたマスク層41を得ることが出来る(第1
図G)。尚、この窓は、半導体基板の基板面と平
行な窓面積がマスク表面からこの基板面に向うに
従つて順次に外側に広がる形状の窓つまりこの窓
の内壁面が逆テーパ状のものとなる。
このような窓39を有するマスクパターン41
上から半導体基板に対して方向性の強いエツチン
グ条件でドライエツチングを行う。このエツチン
グについて第1図Hを参照して詳細に説明する。
トレンチ形成のためのエツチングに際しマスク層
41もエツチングされ第1図Hに点線で示す形状
から実線で示す形状にマスク層41が変形した場
合でも窓39の、マスク層41表面側のエツチ部
分39a(第1図G参照)が庇状に半導体基板の
露出面を常に覆うから、マスク層41の窓39の
内壁面は逆テーパー形状のままとなる。従つて、
エツチングイオン43をトレンチ内壁面に反射さ
せるような傾斜部が形成されることはない。さら
に、窓39の内壁面にエツチングイオンが直接接
触することが少なくなるから、基板面と平行な方
向へのマスク層41の急激な膜減りが生ずること
がなく、よつて、従来のようにマスク層が無くな
つた部分に段差が生ずるというようなことはな
い。
上から半導体基板に対して方向性の強いエツチン
グ条件でドライエツチングを行う。このエツチン
グについて第1図Hを参照して詳細に説明する。
トレンチ形成のためのエツチングに際しマスク層
41もエツチングされ第1図Hに点線で示す形状
から実線で示す形状にマスク層41が変形した場
合でも窓39の、マスク層41表面側のエツチ部
分39a(第1図G参照)が庇状に半導体基板の
露出面を常に覆うから、マスク層41の窓39の
内壁面は逆テーパー形状のままとなる。従つて、
エツチングイオン43をトレンチ内壁面に反射さ
せるような傾斜部が形成されることはない。さら
に、窓39の内壁面にエツチングイオンが直接接
触することが少なくなるから、基板面と平行な方
向へのマスク層41の急激な膜減りが生ずること
がなく、よつて、従来のようにマスク層が無くな
つた部分に段差が生ずるというようなことはな
い。
このようなマスク層をマスクとして用いトレン
チエツチングを行うと、トレンチのエツチングが
進むに従つて窓39の、基板面と平行な開口面積
が広がつてゆきこれに伴ないエツチングされる半
導体基板領域も徐々に広がる。従つて、トレンチ
内壁面にボウリング等の荒れが生ずることなくな
だらかに傾斜する内壁面を有する第1図Iに示す
ようなテーパ形状のトレンチ45を得ることが出
来る。
チエツチングを行うと、トレンチのエツチングが
進むに従つて窓39の、基板面と平行な開口面積
が広がつてゆきこれに伴ないエツチングされる半
導体基板領域も徐々に広がる。従つて、トレンチ
内壁面にボウリング等の荒れが生ずることなくな
だらかに傾斜する内壁面を有する第1図Iに示す
ようなテーパ形状のトレンチ45を得ることが出
来る。
尚、この発明は上述した実施例に限定されるも
のではない。
のではない。
例えば、上述した実施例のマスク層の窓の内壁
面がなだらかな曲率を有した逆テーパ形状であつ
ても、実施例と同様な効果を期待することが出来
る。
面がなだらかな曲率を有した逆テーパ形状であつ
ても、実施例と同様な効果を期待することが出来
る。
又、マスク材として用いる材料を窒化膜、低融
点ガラス等の酸化膜以外の好適な材料を以つて構
成することも出来る。
点ガラス等の酸化膜以外の好適な材料を以つて構
成することも出来る。
さらに、トレンチの、半導体基板面上から見た
平面形状に関してはトレンチの目的に応じた形状
とすることが出来る。
平面形状に関してはトレンチの目的に応じた形状
とすることが出来る。
(発明の効果)
上述した説明からも明らかなように、この発明
の半導体基板のエツチング方法によれば、半導体
基板の基板面と平行な窓面積がマスク表面から基
板面に向かうに従い外側に広くなるような形状
(逆テーパー形状)の窓を有するマスク層であつ
て、酸化膜、窒化膜及び低融点ガラスの群から選
ばれた一種以上の材料から成るマスク層を用いて
半導体基板をエツチングする。このため、半導体
基板のエツチングが進むに従つてマスク層も徐々
に膜減りするのでマスク層の窓の、基板面と平行
な開口面積が徐々に広がつてゆきこれに伴いエツ
チングされる半導体基板領域も徐々に広がる。従
つて、トレンチ内壁面にボウリング等の荒れが生
じることなくなだらかに傾斜する内壁面を有する
テーパー形状のトレンチを得ることが可能にな
る。さらに、基板面と平行な方向へのマスク層4
1の急激な膜減りが生ずることがないから、従来
のようにマスク層が無くなつた部分に段差が生ず
るというようなことが起こらない。
の半導体基板のエツチング方法によれば、半導体
基板の基板面と平行な窓面積がマスク表面から基
板面に向かうに従い外側に広くなるような形状
(逆テーパー形状)の窓を有するマスク層であつ
て、酸化膜、窒化膜及び低融点ガラスの群から選
ばれた一種以上の材料から成るマスク層を用いて
半導体基板をエツチングする。このため、半導体
基板のエツチングが進むに従つてマスク層も徐々
に膜減りするのでマスク層の窓の、基板面と平行
な開口面積が徐々に広がつてゆきこれに伴いエツ
チングされる半導体基板領域も徐々に広がる。従
つて、トレンチ内壁面にボウリング等の荒れが生
じることなくなだらかに傾斜する内壁面を有する
テーパー形状のトレンチを得ることが可能にな
る。さらに、基板面と平行な方向へのマスク層4
1の急激な膜減りが生ずることがないから、従来
のようにマスク層が無くなつた部分に段差が生ず
るというようなことが起こらない。
又、この発明の半導体基板のエツチング方法に
よつてトレンチを形成した場合、トレンチ内壁面
は荒れの少ないなだらかなテーパー形状となるた
め、このトレンチ内部にキヤパシタ形成用の誘電
体或いは素子分離部形成用の絶縁体を堆積するこ
とを容易に行うことが出来る。
よつてトレンチを形成した場合、トレンチ内壁面
は荒れの少ないなだらかなテーパー形状となるた
め、このトレンチ内部にキヤパシタ形成用の誘電
体或いは素子分離部形成用の絶縁体を堆積するこ
とを容易に行うことが出来る。
第1図A〜Iはこの発明の半導体基板のエツチ
ング方法の説明に供する製造工程図、第2図A〜
Eは従来の半導体基板のエツチング方法の説明に
供する製造工程図である。 31……半導体基板、33……レジスト膜、3
3a……レジスト膜の窓、35……金属膜、35
a……台形形状の金属膜、37……マスク材、3
9……窓、39a……窓のエツジ部分、41……
マスク層、43……エツチングイオン、45……
トレンチ。
ング方法の説明に供する製造工程図、第2図A〜
Eは従来の半導体基板のエツチング方法の説明に
供する製造工程図である。 31……半導体基板、33……レジスト膜、3
3a……レジスト膜の窓、35……金属膜、35
a……台形形状の金属膜、37……マスク材、3
9……窓、39a……窓のエツジ部分、41……
マスク層、43……エツチングイオン、45……
トレンチ。
Claims (1)
- 【特許請求の範囲】 1 方向性の強いイオンを用いたドライエツチン
グにより半導体基板をエツチングするに当たり、 半導体基板の基板面と平行な窓面積がマスク表
面から前記基板面に向かうに従つて順次に外側に
広がる形状の当該窓を有するマスク層であつて、
酸化膜、窒化膜及び低融点ガラスの群から選ばれ
た一種以上の材料から成るマスク層を用いて、前
記半導体基板をエツチングすることを特徴とする
半導体基板のエツチング方法。 2 前記マスク層の形成は、 基板面上に、オーバ−ハング形状の窓を有する
レジスト膜をマスクとして用いて、金属膜を被着
する工程と、 レジスト膜を除去した後マスク材料を前記金属
膜を含む基板面上に被着する工程と、 マスク材料表面から金属膜表面に至るまでエツ
チングを行なつて平坦なエツチング面を形成する
工程と、 前記金属膜を除去する工程と を含むことを特徴とする特許請求の範囲第1項記
載の半導体基板のエツチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9565786A JPS62252139A (ja) | 1986-04-24 | 1986-04-24 | 半導体基板のエツチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9565786A JPS62252139A (ja) | 1986-04-24 | 1986-04-24 | 半導体基板のエツチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62252139A JPS62252139A (ja) | 1987-11-02 |
JPH0525388B2 true JPH0525388B2 (ja) | 1993-04-12 |
Family
ID=14143566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9565786A Granted JPS62252139A (ja) | 1986-04-24 | 1986-04-24 | 半導体基板のエツチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62252139A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3650022B2 (ja) * | 2000-11-13 | 2005-05-18 | 三洋電機株式会社 | 半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814577A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
JPS6083377A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 電界効果トランジスタの製造方法 |
-
1986
- 1986-04-24 JP JP9565786A patent/JPS62252139A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814577A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
JPS6083377A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 電界効果トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS62252139A (ja) | 1987-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5888881A (en) | Method of trench isolation during the formation of a semiconductor device | |
US5478770A (en) | Methods for manufacturing a storage electrode of DRAM cells | |
KR19980064673A (ko) | 반응성 이온 에칭을 사용하여 teos 마스크를 제거하기 위해폴리실리콘 에치 정지물을 가진 패드 스택 | |
US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
US6207573B1 (en) | Differential trench open process | |
KR100207462B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
KR0156646B1 (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
US5346846A (en) | Method of manufacturing a highly integrated semiconductor device | |
JPH0799195A (ja) | 半導体装置の製造方法 | |
KR950005459B1 (ko) | 반도체 장치 제조 방법 | |
JPH0525388B2 (ja) | ||
CN112786536B (zh) | 存储器的制备方法 | |
US6136661A (en) | Method to fabricate capacitor structures with very narrow features using silyated photoresist | |
JP2757919B2 (ja) | 半導体装置の製造方法 | |
JPH05275644A (ja) | 半導体メモリ素子及びその製造方法 | |
KR100477900B1 (ko) | 반도체소자의전하저장전극형성방법 | |
US6190956B1 (en) | Forming a capacitor structure of a semiconductor | |
KR940009620B1 (ko) | 반도체 셀의 캐패시터 제조방법 | |
KR100825019B1 (ko) | 커패시터 제조방법 | |
KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
KR100325457B1 (ko) | 디램캐패시터형성방법 | |
JP3245942B2 (ja) | 2層配線構造のマスクromのプログラム方法 | |
KR100199353B1 (ko) | 캐패시터의 전하저장전극 제조방법 | |
JPS6161545B2 (ja) | ||
KR940003219B1 (ko) | 반도체 메모리장치의 소자분리방법 |