JPH0525310B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、レーダ装置や無線通信装置等に用
いられて、そのアンテナに入力される不要信号を
自動的に抑圧するアダプテイブアンテナ装置に関
する。

（従来の技術） こうしたアダプテイブアンテナの代表的なアル
ゴリズムとして、MSN（Maximum Signal−to
−Noise ratio：最大Ｓ／Ｎ）法があり、またこ
れを実現する回路として、第６図に示す態様で構
成されるハウエルズ−アツプルバウム（Howells
−Applebaum）のアダプテイブループがある
（例えば、WILLIAM F.GABRIEL著“Adaptive
Arrays−An Introduction”PROCEEDING OF
THE IEEE、VOL、64、No.２、FEBRUARY
1976、若しくはオーム社「アンテナ工学ハンドブ
ツク」電子通信学会編228頁、参照）。

これは、同第６図に示されるように、アレイア
ンテナを構成するアンテナ素子１１〜１ｎの各々
に対応して、その素子信号とビーム出力のフイー
ドバツク信号との乗算を行なう乗算器２１ａ〜２
na、この乗算結果から高周波成分を除去する
LPF（ローパスフイルタ）３１〜３ｎ、このフイ
ルタ出力とステアリング信号S₁〜Snとをそれぞ
れ加算する加算器４１〜４ｎ、利得ｇをもつてこ
の加算信号を増幅する増幅器５１〜５ｎ、これら
各要素を通じて決定される複素ウエイトW₁〜Wn
と各該当するアンテナ素子信号とを乗算する乗算
器２１ｂ〜２nb、そしてこれら各素子毎の乗算
結果を加算合成してアダプテイブビーム出力を得
る加算器６０、をそれぞれ具えて構成される。

こうしたアダプテイブループにあつては、基本
的に、上記乗算器２１ａ〜２naによる各アンテ
ナ素子信号とビーム出力のフイードバツク信号と
の乗算結果を、上記LPF３１〜３ｎを通じてフ
イルタリングすることによつて、各々複素ウエイ
トW₁〜Wnを漸次決めていくよう動作する。この
とき、上記増幅器５１〜５ｎの利得ｇによつて
各々のループ利得を決定することができる。ま
た、ビームを走査するために、上記加算器４１〜
４ｎを通じて、各ループ内にステアリング信号S₁
〜Snが注入される。

こうして最終的に決定される複素ウエイトW₁
〜Wnと各アンテナ素子信号とが上記乗算器２１
ｂ〜２nbを通じて乗算され、さらにこれら乗算
結果が上記加算器６０を通じて加算合成して得ら
れるアダプテイブビーム出力は、主ビームのサイ
ドローブ領域に含まれる不要波成分が良好に抑圧
されたビーム形態となる。

（発明が解決しようとする課題） 上記のアダプテイブループによれば、たとえア
ンテナ素子列１１〜１ｎに妨害波が受信されるよ
うな場合でも、これを良好に抑圧して、所望とす
る電波の抽出を難無く行なうことはできるもの
の、同アダプテイブループをDBF、すなわちア
ンテナ素子信号をＡ／Ｄ（アナログ／デイジタル）
変換器を通じてデイジタル信号に変換した後デイ
ジタル領域にてビーム形成を行なうデイジタルビ
ームフオーミング、によつて実現しようとする場
合には、以下に示すようないくつかの問題が生ず
る。

上記加算器６０は多入力加算器となつている
ため、デイジタル回路化が難しい。そこで通常
は、２入力ずつ順次加算する形態をもつて、こ
のデイジタル回路化を実現することとなるが、
これでは処理時間が長くなり、例えばレーダ装
置への応用において、レンジセル毎の高速度な
連続したデータ処理が必要とされるような場合
には、その追従も難しいものとなる。

上記の構成によれば、必然的にビーム出力か
らのフイードバツクループをもつようになるこ
とから、特にデイジタル回路でのハードウエア
構成とする場合、回路構成が複雑となる。また
このため、VLSI（Very Large Scale
Integration：超LSI）化による小型化も難し
く、回路の拡張性にも乏しい。

なお、上記のDBF（デイジタルビームフオーミ
ング）が、アンテナ素子信号の伝送や分配等にか
かる電力損失を解消する上で有効なビーム形成手
法であることは周知の通りである。

また、上記のアダプテイブループを変型して、
主ビームを形成するための回路部分とアダプテイ
ブビームを形成するための回路部分とを分離し、
ステアリング信号（S₁〜Sn）に基づき形成され
る主ビーム信号から、これとは別途に形成される
キヤンセルビーム信号を減算して、上記のアダプ
テイブビーム出力を得る方法などもあるが、
DBFを採用するにあたつての上記あるいは
として示した問題は、この場合においても解消さ
れない。

この発明は、アダプテイブループにおけるこう
した実情に鑑みてなされたものであり、これに
DBFを採用する場合であつても、同ループとし
ての処理速度、並びに不要波抑制機能に支障を来
すことなく、容易に回路構成することができ、し
かも回路の拡張性にも富むアダプテイブアンテナ
装置を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） この発明では、アンテナ素子信号をＡ／Ｄ変換
器によつてデイジタル信号に変換した後ビーム形
成を行なうDBFを前提として、このデイジタル
信号に変換された各アンテナ素子信号への複素ウ
エイトによるそれぞれ所定の重み付け、およびこ
れら重み付けされた信号の加算合成を行なう第１
の演算セルアレイのパイプライン処理に基づき主
ビーム信号を形成する主ビーム形成手段と、同じ
くデイジタル信号に変換されたアンテナ素子信号
の一部若しくは全部と各自らのセル出力とを参照
信号として、前記形成された主ビーム信号に含ま
れる不要波成分を各該当する参照信号に応じて各
別に相関除去する第２の演算セルアレイのパイプ
ライン処理に基づきアダプテイブビーム信号を得
るアダプテイブビーム形成手段と、をそれぞれ具
えるようにする。

（作用） これにより、上記第１の演算セルアレイの各々
のセル構成は、例えば１個の乗算器と１個の加算
器とが単位とされるような極めて簡単なものとな
り、また主ビーム形成手段としての主ビーム信号
形成に際しての処理速度も、こうした演算セルア
レイの上記パイプライン処理により、初期時にお
けるアレイ１ライン分の演算処理の後は、この簡
単な演算セル１個分の演算速度に応じて決定され
る非常に高速なものとなる。

また、上記第２の演算セルアレイは、例えば１
個の減算器と、この減算器出力をセル内でフイー
ドバツクして各該当する参照信号に基づく相関演
算を実行する相関演算器と、を具えた構成とな
る。すなわち、１個の演算セル毎に、その内部
で、各該当する段階でのビーム信号のフイードバ
ツク、並びにこのフイードバツク信号に基づくビ
ーム信号不要波成分の相関除去、が達成される。
このため、こうした演算セルをアレイ状に有する
上記アダプテイブビーム形成手段は、いわばオー
ブンループ回路として構成されることとなる。こ
のことは、アンテナ素子数の増減やこれに基づく
回路規模の変更等に対しても、第２の演算セルア
レイ（第１の演算セルアレイについても同様）を
構成するこれら演算セルのセル数の増減によつ
て、容易に対応できるようになることを意味す
る。

また、このアダプテイブビーム形成手段におい
ても、こうした第２の演算セルアレイの上記パイ
プライン処理により、初期時におけるアレイ１ラ
イン分の演算処理の後は、上記第２の演算セル１
個分の演算速度に応じて決定される非常に速い処
理速度をもつて、アダプテイブビーム信号の形成
が行なわれることとなる。

（実施例） 第１図〜第３図に、この発明にかかるアダプテ
イブアンテナ装置の一実施例を示す。

この実施例アンテナ装置は、第１図に示される
ように、アレイアンテナを構成するアンテナ素子
１１〜１ｎの素子信号に基づき主ビーム信号を形
成するための主ビーム形成回路１００と、この主
ビーム信号に含まれる不要波成分を相関除去して
アダプテイブビーム信号を得るためのアダプテイ
ブビーム形成回路２００と、の大きくは２つの回
路部分を有して構成される。以下に、これら各回
路部分毎に、その具体構成について詳述する。

まず、主ビーム形成回路１００について説明す
る。

主ビーム形成回路１００は、上記アレイアンテ
ナの各素子１１〜１ｎに受信される高周波信号
（RF信号）を各別に中間周波信号（IF信号）に復
調する周知の回路からなる受信機１１０（１１１
〜１１ｎ）、これら中間周波信号に変換された受
信信号を所定のサンプリング周期をもつて適宜ビ
ツト数からなるデイジタル信号に変換するこれも
周知の回路からなるＡ／Ｄ変換器１２０（１２１
〜１２ｎ）、これらＡ／Ｄ変換器出力を、段階的
に設定された各異なる遅延時間をもつて各別に遅
延する遅延回路１３０、そして各々第２図に示さ
れる構成を有していわゆるシストリツクアレイ状
に従属接続され、これら遅延入力されるＡ／Ｄ変
換器出力への各対応するステアリング信号（S₁〜
Sn）の乗算、すなわち複素ウエイトによるそれ
ぞれ所定の重み付け、並びにこれら乗算された
（重み付けされた）信号の加算合成、を順次パイ
プライン処理によつて行なう演算セルアレイ（以
下これをＡセルアレイという）１４０（Ａセル１
４１〜１４ｎ）、をそえぞれ具えて構成される。

ここで、図示の便宜上省略したが、上記受信機
１４０は、中間周波信号への復調の際に、これを
直交成分Ｉ，Ｑに分離する処理をも併せ行なうも
のであり、上記Ａ／Ｄ変換器１２０にあつても、
実際はこれら直交成分Ｉ，Ｑの各々に対して各別
に上記のＡ／Ｄ変換処理を施している。すなわ
ち、図示上は、１本の信号線にてこれら直交成分
Ｉ，Ｑの２つの信号を併せ示すものとする。

また、上記Ａ／Ｄ変換器１２０のサンプリング
周期、並びに上記遅延回路１３０の遅延時間は、
上記Ａセルアレイ１４０の演算速度に応じて設定
されており、特に遅延回路１３０にあつては、そ
の各遅延時間が、Ａ／Ｄ変換器１２１の出力に対
応するものからＡ／Ｄ変換器１２ｎの出力に対応
するものまで順に、Ａセル１個分の演算時間に相
当する時間ずつ増加された時間として設定され
る。

さて、上記Ａセルアレイ１４０を構成する各演
算セル（Ａセル）は、第２図に示されるように、
乗算器Ａ１および加算器Ａ２を通じて、 Yout(k)＝Yin(k)＋Ｓ・Xin(k) ……(1) Ｓ：ステアリング信号 Ｋ：サンプリング時間 といつた複素演算を行なうものである。こうした
演算がＡセルアレイ１４０を通じて順次パイプラ
イン的に実行されることにより、該Ａセルアレイ
１４０の最終段セルであるＡセル１４ｎの出力端
（セル端子４）からは、上記遅延回路１３０を介
した対応Ａ／Ｄ変換器出力（Ａ／Ｄ変換器１２ｎ
の出力）の入力に伴つて、各重み付け信号（ステ
アリング信号Ｓの乗算信号）の加算合成信号であ
る主ビーム信号が得られることとなる。この得ら
れた主ビーム信号は、アダプテイブビーム形成回
路２００に加えられる。

次に、アダプテイブビーム形成回路２００につ
いて説明する。

アダプテイブビーム形成回路２００は、前記
Ａ／Ｄ変換器１２０の出力の一部または全部を抽
出して（Ａ／Ｄ変換器１２０の全出力数ｎに対し
この抽出数をｍとする：ｍ≦ｎ）、前記遅延回路
１３０と同様に後段の演算セルアレイの良好なパ
イプライン動作を保証すべく、これら抽出信号
を、段階的に設定された各異なる遅延時間をもつ
て各別に遅延する遅延回路２１０、および各々第
３図に示される構成を有して、前記主ビーム形成
回路１００のＡセルアレイ最終段１４ｎ出力端か
らシストリツクアレイ状に従属接続され、上記遅
延回路２１０を介して加えられる抽出信号に基づ
き、前記主ビーム信号に含まれる不要波成分を順
次各別に相関除去する演算セルアレイ（以下これ
をＢセルアレイという）２２０（Ｂセル２２１〜
２２ｍ）、をそれぞれ具えて構成される。

ここで、上記Ｂセルアレイ２２０を構成する各
演算セル（Ｂセル）は、第３図に示されるよう
に、減算器Ｂ１、乗算器Ｂ２およびＢ４、前記直
交成分Ｉ，Ｑのうち虚数部Ｑに対しこの符号を負
（「−」）とする複数共役回路Ｂ３、加算器Ｂ５、
Z^-1遅延（第Ｋ番目のデータに対し１つ前の（ｋ
−１）番目のデータを出力する）回路Ｂ６、利得
ａの増幅器Ｂ７、そして利得ｇの増幅器Ｂ８を通
じて、 Ｗ(k)＝ｇ｛ａ／ｇＷ（Ｋ−１） ＋Xout（ｋ−１）・Yin^*（ｋ−１）｝ ＝ａ・Ｗ（ｋ−１） ＋ｇ・Xout（ｋ−１）・Yin^*（ｋ−１） ……(2) Xout（ｋ−１）−Xin（ｋ−１） −Yin（ｋ−１）・Ｗ（ｋ−１） ……(3) ａ、ｇ：定数 ｋ：サンプリング時間 ＊：複数共役 といつた演算を行なうものである。因みに、上記
(2)および(3)式によるＢセルの処理は、そのセル端
子１に入力されるXinの成分のうち、セル端子２
に入力されるYinと相関をもつ信号成分を取り除
く働きをする。この際、上記セル端子２に入力さ
れるYinと当該セル出力（減算器Ｂ１の出力
Xout）のフイードバツク信号とが、該相関演算
のための参照信号となる。

したがつて、こうした演算セルを上記Ｂセルア
レイ２２０として有する該アダプテイブビーム形
成回路２００によれば、遅延回路２１０による遅
延態様に応じたその順次のパイプライン処理によ
り、主ビーム信号に含まれる不要波成分が、Ｂセ
ルの各段において順に各別に取り除かれていき、
最終的にその終段Ｂセル２２ｍからは、原理的に
ほとんどの不要波成分が取り除かれたアダプテイ
ブビーム信号が得られるようになる。

このように、この実施例アンテナ装置によれ
ば、 主ビーム形成回路１００に関しては、第２図
に示した構成を単位構成とするＡセルアレイ１
４０のパイプライン処理に基づいて主ビームの
形成がなされるようにしたことから、そのハー
ドウエア構成は、簡単な回路の周期構造によつ
て実現されるデイジタル回路化並びにVLSI化
に好適な構成となり、更にはその処理速度も、
初期時におけるＡセルアレイ１４０のアレイ１
ライン分の演算処理の後は、単位構成であるＡ
セル１個分の演算速度に応じて決定される非常
に高速なものとなる。

アダプテイブビーム形成回路２００に関して
も、第３図に示した構成を単位構成とするＢセ
ルアレイ２２０のパイプライン処理に基づいて
アダプテイブビームの形成がなされるようにし
たことから、そのハードウエア構成は、ビーム
最終出力からのフイードバツクループが削除さ
れた、これも簡単な回路の周期構造によつて実
現される。したがつて、このアダプテイブビー
ム形成回路２００も、デイジタル回路化並びに
VLSI化に好適な構成となり、その処理速度も、
初期時におけるＢセルアレイ２２０のアレイ１
ライン分の演算処理の後は、単位構成であるＢ
セル１個分の演算速度に応じて決定される非常
に高速なものとなる。このことはまた、同アン
テナ装置の例えばレーダシステムへの応用にお
いて、上記ＡセルやＢセルが、各レンジセルの
時間内に処理可能な演算セルでありさえすれ
ば、レンジ毎のアダプテイブビーム出力データ
が、リアルタイムにて、次々に連続して得られ
るようになることを意味する。

等々の多くの優れた効果を得ることができる。

なお、上記の実施例においては、アダプテイブ
ビーム形成回路２００に配されるＢセルアレイ２
２０として、第３図に示すセル構造を有して構成
されるＢセルを用いるとしたが、他に例えば、同
Ｂセルとして、第４図に示されるように、入力さ
れる抽出信号（Yin）の振幅値に対してこれを所
定値（例えば「１」）に規格化する規格化回路
（例えばROMテーブル等によつて構成される）
Ｂ９や、同セル内で形成されるアダプテイブウエ
イト値Ｗの上限値を制限するリミツタＢ１０等が
付加された構造を有するセルを用いることもでき
る。

因みに、上記規格化回路Ｂ９を有したＢセルに
よれば、不要波成分の入力電力の大きさにより、
アダプテイブ演算の収束速度が変化する、などと
いつた不都合を回避することができる。すなわち
これにより、不要波成分の入力電力に依存するこ
となく、処理速度および不要波抑圧度が一定化さ
れるようになる。

また、上記リミツタＢ１０を有したＢセルによ
れば、所望波成分が比較的大きい環境にある場合
に、上記形成されるアダプテイブウエイト値Ｗが
大きく変化して、この所望波成分も除去されてし
まう、といつた不都合を回避することができる。
すなわちこれにより、所望波成分は有効に保護さ
れるようになる。

また、同実施例では、説明上の便宜から、単ビ
ームを得るためのアンテナ装置構成を例にとつて
述べたが、この発明が、他に例えば、主ビーム形
成回路１００におけるＡセルアレイ１４０、およ
びアダプテイブビーム形成回路２００におけるＢ
セルアレイ２２０について、これを第５図に示す
態様で複数列並列接続した、マルチビームを形成
するアンテナ装置についても同様に適用できるこ
とは勿論である。

更にまた、アンテナ素子のアレイ形状も任意で
あり、直線、平面、円形等の各形状を問うことな
く、全てのアレイアンテナについてこの発明にか
かるアダプテイブアンテナ装置を適用することが
できる。

〔発明の効果〕

以上説明したように、この発明によれば、
DBFの採用が容易でかつVLSI化にも好適な構成
をもつて、アダプテイブアンテナ装置を実現する
ことができる。

【図面の簡単な説明】

第１図はこの発明にかかるアダプテイブアンテ
ナ装置の一実施例についてその全体の構成概要を
示すブロツク図、第２図はこの第１図に示した実
施例におけるＡセルについてその構成例を示すブ
ロツク図、第３図は同実施例におけるＢセルにつ
いてその構成例を示すブロツク図、第４図は同実
施例におけるＣセルについてその構成例を示すブ
ロツク図、第５図はこの発明にかかるアダプテイ
ブアンテナ装置の他の実施例についてその構成の
概要を示すブロツク図、第６図は従来の一般的な
アダプテイブループ構成を示すブロツク図であ
る。 １１〜１ｎ……アンテナ素子、１００……主ビ
ーム形成回路、１１０，１１１〜１１ｎ……受信
機、１２０，１２１〜１２ｎ……Ａ／Ｄ変換器、
１３０，２１０……遅延回路、１４０，１４１〜
１４ｎ……Ａセルアレイ、２００……アダプテイ
ブビーム形成回路、２２０，２２１〜２２ｍ……
Ｂセルアレイ、Ａ１，Ｂ２，Ｂ４……乗算器、Ａ
２，Ｂ５……加算器、Ｂ１……減算器、Ｂ３……
複素共役回路、Ｂ６……Z^-1遅延回路、Ｂ７，Ｂ
８……増幅器、Ｂ９……規格化回路、Ｂ１０……
リミツタ。

Claims (1)

1. 【特許請求の範囲】 １ アレイアンテナの各素子に受信された信号を
   各別にデイジタル信号に変換するＡ／Ｄ変換器ア
   レイと、 該Ａ／Ｄ変換器アレイの各変換出力に基づき主
   ビーム信号を形成する主ビーム形成手段と、 この主ビーム信号から不要波成分を相関除去し
   てアダプテイブビーム信号を得るアダプテイブビ
   ーム形成手段と、を具え、 前記主ビーム形成手段は、前記Ａ／Ｄ変換器ア
   レイの各変換出力を段階的に設定された各異なる
   遅延時間をもつて各別に遅延する第１の遅延手段
   と、これら段階的に遅延される各Ａ／Ｄ変換出力
   への複素ウエイトによるそれぞれ所定の重み付け
   及び各重み付けされた信号のパイプライン処理に
   よる順次の加算合成を行うよう従属接続された第
   １の演算セルアレイとを有し、該第１の演算セル
   アレイの最終段セル出力を前記主ビーム信号とし
   て前記アダプテイブビーム形成手段に出力するも
   のであり、 前記アダプテイブビーム形成手段は、前記Ａ／
   Ｄ変換器アレイの各変換出力の一部若しくは全部
   を抽出して、これを段階的に設定された各異なる
   遅延時間をもつて各別に遅延する第２の遅延手段
   と、これら段階的に遅延される抽出信号を各別に
   入力するとともに前記主ビーム形成手段の出力に
   対して直列に従属接続された演算セルアレイであ
   つて、各セルは、各セル自身の出力のフイードバ
   ツク信号と前記対応する抽出信号とを参照しつ
   つ、各セルに入力される信号の成分のうち、該対
   応する抽出信号との相関をもつ信号成分を除去す
   る第２の演算セルアレイとを有し、該第２の演算
   セルアレイを通じて前記主ビーム信号に含まれる
   不要波成分のうちの大きな振幅値を持つものから
   順にこれをパイプライン処理にて段階的に相関除
   去してアダプテイブビーム信号を形成出力するも
   のである ことを特徴とするアダプテイブアンテナ装置。 ２ 前記第２の演算セルアレイを構成するセルの
   各々は、前記対応する抽出信号の振幅値を一定に
   規格化するための規格化手段を更に具える 請求項１記載のアダプテイブアンテナ装置。 ３ 前記第２の演算セルアレイを構成するセルの
   各々は、前記対応する抽出信号との相関をもつ信
   号成分の上限レベルを規定するためのリミツタ手
   段を更に具える 請求項１または２記載のアダプテイブアンテナ装
   置。 ４ 前記主ビーム形成手段は、前記第１の演算セ
   ルアレイを並列に複数段具え、 前記アダプテイブビーム形成手段は、この第１
   の演算セルアレイの各段に対応して、前記第２の
   演算セルアレイを並列に複数段具える 請求項１または２または３記載のアダプテイブア
   ンテナ装置。