JPH0239704A - アダプティブアンテナ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、レーダ装置や無線通信装置等に用いられて
、そのアンテナに入力される不要信号を自動的に抑圧す
るアダプティブアンテナ装置に関する。

（従来の技術） こうしたアダプティブアンテナの代表的なアルゴリズム
として、Ｍ　Ｓ　Ｎ　（ＭａｘｉｌＩｌｕｍ　Ｓｉｇｎ
ａｌ−ｔｏ−）Ｊｏｉｓａ　ｒａｔｉｏ　：最大Ｓ　／
Ｎ）法があり、またこれを実現する回路として、第６図
に示す態様で構成されるハウエルズーアップルバウム（
Ｈｏｖｅ　Ｉ　ｌ　５−ＡｐｐｌｅｂａｕｒＡ）のアダ
プティブループがある（例えば、ＷＩＬＬＩＡＭ　Ｆ、
ＧＡＢＲＩＥＬ著”Ａｄａｐｔｉｖｅ　Ａｒｒａｙｓ−
ＡｎＩｎｔｒｏｄｕｃｔｉｏｎ″ＰＩ？０ＣＥＥＤＩＮ
Ｇ　ＯＦ　ＴＩＩＥＩＥＥＥ、ＶＯＬ、８４、ＮＯ，２
，ＦＥＢＲＵＡＲＹ　１９７Ｂ、若しくはオーム社「ア
ンテナ工学ハンドブック」電子通信学会編２２８頁、参
照）。

これは、同第６図に示されるように、アレイアンテナを
構成するアンテナ素子１１〜１ｎの各々に対応して、そ
の素子信号とビーム出力のフィードバック信号との乗算
を行なう乗算器２１ａ〜２ｎａ、この乗算結果から高周
波成分を除去するＬＰＦ（ローパスフィルタ）３１〜３
ｎ、このフィルタ出力とステアリング信号８１〜Ｓｎと
をそれぞれ加算する加算器４１〜４ｎ、利得ｇをもって
この加算信号を増幅する増幅器５１〜５　ｎ−、これら
各要素を通じて決定される複素ウェイトｗ１〜Ｗｎと各
該当するアンテナ素子信号とを乗算する乗算Ｗ２１ｂ〜
２ｎｂ、そしてこれら各素子毎の乗算結果を加算合成し
てアダプティブビーム出力を得る加算器６０、をそれぞ
れ具えて構成される。

こうしたアダプティブループにあっては、基本的に、上
記乗算器２１ａ〜２ｎａによる各アンテナ素子信号とビ
ーム出力のフィードバック信号との乗算結果を、上記Ｌ
ＰＦ３１〜３ｎを通じてフィルタリングすることによっ
て、各々複素ウェイトＷ１〜Ｗｎを漸次決めていくよう
動作する。このとき、上記増幅器５１〜５ｎの利得ｇに
よって各々のループ利得を決定することができる。また
、ビームを走査するために、上記加算器４１〜４ｎを通
じて、各ループ内にステアリング信号Ｓ１〜Ｓｎが注入
される。

こうして最終的に決定される複素ウェイトＷ１〜Ｗｎと
各アンテナ素子信号とが上記乗算器２１ｂ〜２ｎｂを通
じて乗算され、さらにこれら乗算結果が上記加算器６０
を通じて加算合成して得られるアダプティブビーム出力
は、主ビームのサイドローブ領域に含まれる不要波成分
が良好に抑圧されたビーム形態となる。

（発明が解決しようとする課題） 上記のアダプティブループによれば、たとえアンテナ素
子列１１〜１ｎに妨害波が受信されるような場合でも、
これを良好に抑圧して、所望とする電波の抽出を難無く
行なうことはできるものの、同アダプティブループをＤ
ＢＦ、すなわちアンテナ素子信号をＡ／Ｄ　（アナログ
／ディジタル）鹿換器を通じてディジタル信号に変換し
た後ディジタル領域にてビーム形成を行なうディジタル
ビームフォーミング、によって実現しようとする場合に
は、以下に示すようないくつかの問題が生ずる。

■上記加算器６０は多入力加算器となっているため、デ
ィジタル回路化が難しい。そこで通常は、２入力ずつ順
次加算する形態をもって、このディジタル回路化を実現
することとなるが、これでは処理時間が長くなり、例え
ばレーダ装置への応用において、レンジセル毎の高速度
な連続したデータ処理が必要とされるような場合には、
その追従も難しいものとなる。

■上記の構成によれば、必然的にビーム出力からのフィ
ードバックループをもつようになることから、特にディ
ジタル回路でのハードウェア構成とする場合、回路構成
が複雑となる。

またこのため、Ｖ　Ｌ　Ｓ　Ｉ　　（Ｖｅｒｙ　Ｌａｒ
ｇｅ　ＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ　：超ＬＳ　
Ｉ）化による小型化も難しく、回路の拡張性にも乏しい
。

なお、上記のＤＢＦ　（ディジタルビームフォーミング
）が、アンテナ素子信号の伝送や分配等にかかる電力損
失を解消する上で有効なビーム形成手法であることは周
知の通りである。

また、上記のアダプティブループを変型して、主ビーム
を形成するための回路部分とアダプティブビームを形成
するための回路部分とを分離し、ステアリング信号（Ｓ
＋〜Ｓｎ）に基づき形成される主ビーム信号から、これ
とは別途に形成されるキャンセルビーム信号を減算して
、上記のアダプティブビーム出力を得る方法などもある
が、ＤＢＦを採用するにあたっての上記■あるいは■と
して示した問題は、この場合においても解消されない。

この発明は、アダプティブループにおけるこうした実情
に鑑みてなされたものであり、これにＤＢＦを採用する
場合であっても、同ループとしての処理速度、並びに不
要波抑圧機能に支障を来すことなく、容易に回路構成す
ることができ、しかも回路の拡張性にも富むアダプティ
ブアンテナ装置を提供することを目的とする。

〔発明の構成〕 （課題を解決するための手段） この発明では、アンテナ素子信号をＡ／Ｄ変換器によっ
てディジタル信号に変換した後ビーム形成を行なうＤＢ
Ｆを前提として、このディジタル信号に変換された各ア
ンテナ素子信号への複素ウェイトによるそれぞれ所定の
重み付け、およびこれら重み付けされた信号の加算合成
を行なう第１の演算セルアレイのパイプライン処理に基
づき主ビーム信号を形成する主ビーム形成手段と、同じ
くディジタル信号に変換されたアンテナ素子信号の一部
若しくは全部と各自らのセル出力とを芯照信号として、
前記形成された主ビーム信号に含まれる不要波成分を各
該当する参照信号に応じて各別に相関除去する第２の演
算セルアレイのパイプライン処理に基づきアダプティブ
ビーム信号を得るアダプティブビーム形成手段と、をそ
れぞれ具えるようにする。

（作用） これにより、上記第１の演算セルアレイの各々のセル構
成は、例えば１個の乗算器と１個の加算器とが単位とさ
れるような極めて簡単なものとなり、また主ビーム形成
手段としての主ビーム信号形成に際しての処理速度も、
こうした演算セルアレイの上記パイプライン処理により
、初期時におけるアレイ１ライン分の演算処理の後は、
この簡単な演算セル１個分の演算速度に応じて決定され
る非常に高速なものとなる。

また、上記第２の演算セルアレイは、例えば１個の減算
器と、この減算器出力をセル内でフイードパツクして各
該当する参照信号に基づき相関演算を実行する相関演算
器と、を具えた構成となる。

すなわち、１個の演算セル毎に、その内部で、各該当す
る段階でのビーム信号のフィードバック、！１トびにこ
のフィードバンク信号に基づくビーム信号不要波成分の
相関除去、が達成される。このため、こうした演算セル
をアレイ状に有する上記アダプティブビーム形成手段は
、いわばオープンループ回路として構成されることとな
る。このことは、アンテナ素子数の増減やこれに基づく
回路規模の変更等に対しても、第２の演算セルアレイ（
第１の演算セルアレイについても同様）を構成するこれ
ら演算セルのセル数の増減によって、容易に対応できる
ようになることを意味する。

また、このアダプティブビーム形成手段においても、こ
うした第２の演算セルアレイの上記パイプライン処理に
より、初期時におけるアレイ１ライン分の演算処理の・
後は、上記第２の演算セル１個分の演算速度に応じて決
定される非常に速い処理速度をもって、アダプティブビ
ーム信号の形成が行なわれることとなる。

（実施例） 第１図〜第３図に、この発明にかかるアダプティブアン
テナ装置の一実施例を示す。

この実施例アンテナ装置は、第１図に示されるように、
アレイアンテナを構成するアンテナ素子１１〜１ｎの素
子信号に基づき主ビーム信号を形成するための主ビーム
形成回路１００と、この主ビーム信号に含まれる不要波
成分を相関除去してアダプティブビーム信号を得るため
のアダプティブビーム形成回路２００と、の大きくは２
つの回路部分を有して構成される。以下に、これら各回
路部分毎に、その具体構成について詳述する。

まず、主ビーム形成回路１００について説明する。

主ビーム形成回路１００は、上記アレイアンテナの各素
子１１〜１ｎに受信される高周波信号（ＲＦ倍信号を各
別に中間周波信号（ＩＦ倍信号に復調する周知の回路か
らなる受信機１１０（１１１〜１ｌｎ）、これら中間周
波信号に変換された受信信号を所定のサンプリング周期
をもって適宜ビット数からなるディジタル信号に変換す
るこれも周知の回路からなるＡ／Ｄ変換器１２０　（１
２１〜１２ｎ）、これらＡ／Ｄ変換器出力を、段階的に
設定された容具なる遅延時間をもって各別に遅延する遅
延回路１３０、そして各々第２図に示される構成を有し
ていわゆるシストリックアレイ状に従属接続され、これ
ら遅延入力されるＡ／Ｄ変換器出力への各対応するステ
アリング信号（Ｓ＋〜Ｓｎ）の乗算、すなわち複素ウェ
イトによるそれぞれ所定の重み付け、並びにこれら乗算
された（重み付けされた）信号の加算合成、を順次パイ
プライン処理によって行なう演算セルアレイ（以下これ
をＡセルアレイという＞　　１４０　（Ａセル１４１〜
１４ｎ）、をそれぞれ具えて構成される。

ここで、図示の便宜上省略したが、上記受信機１４０は
、中間周波信号への復調の際に、これを直交成分（Ｉ、
Ｑ）に分離する処理をも併せ行なうものであり、上記Ａ
パＤ変換器１２０にあっても、実際はこれら直交成分（
１，Ｑ）の各々に対して各別に−Ｆ記のＡ／Ｄ変換処理
を施している。

すなわち、図示上は、１本の信号線にてこれら直交成分
（Ｉ、Ｑ）の２つの信号を併せ示すものとする。

また、上記Ａ／Ｄ変換器１２０のサンプリング周期、並
びに上記遅延回路１３０の遅延時間は、上記Ａセルアレ
イ１４０の演算速度に応じて設定されており、特に遅延
回路１３０にあっては、その各遅延時間が、Ａ／Ｄ変換
器１２１の出力に対応するものからＡ／Ｄ変換器１２ｎ
の出力に対応するものまで順に、Ａセル１個分の演算時
間に相当する時間ずつ増加された時間として設定される
。

さて、上記Ａセルアレイ１４０を構成する各演算セル（
Ａセル）は、第２図に示されるように、乗算器Ａ１およ
び加算器Ａ２を通じて、Ｙｏｕｔ　　　（ｋ）　　−Ｙ
ｉｎ（ｋ）　　＋Ｓ　　Ｉ　Ｘ１ｎ（ｋ）・・・（１） Ｓニステアリング信号 に：サンプリング時間 といった？、ｌｆｉ　素演算を行なうものである。こう
した演算がＡセルアレイ１４０を通じて順次パイプライ
ン的に実行されることにより、該Ａセルアレイ１４０の
最終段セルであるＡセル１４ｎの出力端（セル端子４）
からは、上記遅延回路１３０を介した対応Ａ／Ｄ変換器
出力（Ａ／Ｄ変換器１２ｎの出力）の入力に伴って、各
重み付は信号（ステアリング信号Ｓの乗算信号）の加算
合成信号である主ビーム信号が得られることとなる。こ
の得られた主ビーム信号は、アダプティブビーム形成回
路２００に加えられる。

次に、アダプティブビーム形成回路２００について説明
する。

アダプティブビーム形成回路２００は、前記Ａ／Ｄ変換
器１２０の出力の一部または全部を抽出して（Ａ／Ｄ変
換器１２０の全出力数ｎに対しこの抽出数をｍとする：
ｍ≦ｎ）、前記遅延回路１３０と同様に後段の演算セル
アレイの良好なパイプライン動作を保証すべく、これら
抽出信号を、段階的に設定された各界なる遅延時間をも
って各別に遅延する遅延回路２１０、および各々第３図
に示される構成を有して、前記主ビーム形成回路１００
のＡセルアレイ最終段１４ｎ出力端からシストリックア
レイ状に従属接続され、上記遅延回路２１０を介して加
えられる抽出信号に基づき、前記主ビーム信号に含まれ
る不要波成分を順次各別に相関除去する演算セルアレイ
（以下これをＢセルアレイという）２２０　（Ｂセル２
２１〜２２ｒｒｔ）、をそれぞれ具えて構成される。

ここで、上記Ｂセルアレイ２２０を構成する各演算セル
（Ｂセル）は、第３図に示されるように、減算器Ｂ１、
乗算器Ｂ２およびＢ４、前記直交成分１．Ｑのうち虚数
部Ｑに対してこの符号を負（ｒ−Ｊ　）とする複素共役
回路Ｂ３、加算器Ｂ５゜Ｚ−１遅延（第に番目のデータ
に対し１つ前の（ｋ−１）番目のデータを出力する）回
路Ｂ６、利得ａの増幅器Ｂ７、そして利得ｇの増幅器Ｂ
８を通じて、　　　　　　　　　　　　　　　　　７Ｗ
　　（ｋ）　　−ｇ　　（−Ｗ　　（ｋ　−１）＋Ｘｏ
ｕｔ　　（ｋ−１）　　・Ｙｉｎ＊（ｋ−１）　１−ａ
　　−Ｗ（ｋ−１） ＋ｇ　　−Ｘｏｕｔ　　　（ｋ−１）　　　・　Ｙｉｎ
”　　　（ｋ−１）Ｘｏｕｔ　　（ｋ−１）　　−Ｘｉ
ｎ（ｋ−１）−Ｙｉｎ（ｋ−１）　　・Ｗ　　（ｋ−１
）・・・　（３） ａ、ｇ：定数 に：サンプリング時間 ＊：複素共役 といった演算を行なうものである。因みに、上記（２）
および（３）式によるＢセルの処理は、そのセル端子１
に入力されるＸｉｎの成分のうち、セル端子２に入力さ
れるＹｉｎと相関をもつ信号成分を取り除く働きをする
。この際、上記セル端子２に入力されるＹｉｎと当該セ
ル出力（減算器Ｂ１の出力Ｘｏｕｔ）のフィードバック
信号とが、該相関演算のための参照信号となる。

したかって、こうしたａ算セルを上記Ｂセルアレイ２２
０として有する該アダプティブビーム形成回路２００に
よれば、遅延回路２１０による遅延態様に応じたその順
次のパイプライン処理により、主ビーム信号に含まれる
不要波成分が、Ｂセルの各段において順に各別に取り除
かれていき、最終的にその終段Ｂセル２２ｍからは、原
理的にほとんどの不要波成分か取り除かれたアダプティ
ブビーム信号が得られるようになる。

このように、この実施例アンテナ装置によれば、■主ビ
ーム形成回路１００に関しては、第２図に示した構成を
単位構成とするＡセルアレイ１４０のパイプライン処理
に基づいて主ビームの形成がなされるようにしたことか
ら、そのハードウェア構成は、簡単な回路の周期構造に
よって実現されるディジタル回路化並びにＶＬＳＩ化に
好適な構成となり、更にはその処理速度も、初期時にお
けるＡセルアレイ１４０のアレイ１ライン分の演算処理
の後は、単位構成であるＡセル１個分の演算速度に応じ
て決定される非常に高速なものとなる。

■アダプティブビーム形成回路２００に関しても、第３
図に示した構成を単位構成とするＢセルアレイ２２０の
パイプライン処理に基づいてアダプティブビームの形成
がなされるようにしたことから、そのハードウェア構成
は、ビーム最終出力からのフィードバックループが削除
された、これも簡単な回路の周期構造によって実現され
る。したがって、このアダプティブビーム形成回路２０
０も、ディジタル回路化並びにＶＬＳＩ化に好適な構成
となり、その処理速度も、初期時におけるＢセルアレイ
２２０のアレイ１ライン分の演算処理の後は、単位構成
である日セル１個分の演算速度に応じて決定される非常
に高速なものとなる。このことはまた、同アンテナ装置
の例えばレーダシステムへの応用において、上記Ａセル
やＢセルが、各レンジセルの時間内に処理可能な演算セ
ルでありさえすれば、レンジ毎のアダプティブビーム出
力データが、リアルタイムにて、次々に連続して得られ
るようになることを意味する。

等々の多くの優れた効果°を得ることができる。

なお、上記の実施例においては、アダプティブビーム形
成回路２００に配されるＢセルアレイ２２０として、第
３図に示すセル構造を有して構成されるＢセルを用いる
としたが、他に例えば、同Ｂセルとして、第４図に示さ
れるように、入力される抽出信号（Ｙ　ｉｎ）の振幅値
に対してこれを所定値（例えば「１」）に規格化する規
格化回路（例えばＲＯＭテーブル等によって構成される
）Ｂつや、同セル内で形成されるアダプティブウェイト
値Ｗの上限値を制限するリミッタＢＩＯ等が付加された
構造を有するセルを用いることもできる。

因みに、上記規格化回路Ｂ９を有したＢセルによれば、
不要波成分の入力電力の大きさにより、アダプティブ演
算の収束速度が変化する、などといった不都合を回避す
ることができる。すなわちこれにより、不要波成分の入
力電力に依存することなく、処理速度および不要波抑圧
度が一定化されるようになる。

また、上記リミッタＢＩＯを何したＢセルによれば、所
望波成分が比較的大きい環境にある場合に、上記形成さ
れるアダプティブウェイト値Ｗが大きく変化して、この
所望波成分も除去されてしまう、といった不都合を回避
することができる。

すなわちこれにより、所望波成分は有効に保護されるよ
うになる。

また、同実施例では、説明上の便宜から、単ビームを得
るためのアンテナ装置構成を例にとって述べたが、この
発明が、他に例えば、主ビーム形成回路１００における
Ａセルアレイ１４ｏ１およびアダプティブビーム形成回
路２００におけるＢセルアレイ２２０について、これを
第５図に示す態様で複数列並列接続した、マルチビーム
を形成するアンテナ装置についても同様に適用できるこ
とは勿論である。

更にまた、アンテナ素子のアレイ形状も任意であり、直
線、平面、円形等の各形状を問うことなく、全てのアレ
イアンテナについてこの発明にかかるアダプティブアン
テナ装置を適用することができる。

〔発明の効果〕

以上説明したように、この発明によれば、ＤＢＦの採用
が容易でかっＶＬＳ　ｒ化にも好適な構成をもって、ア
ダプティブアンテナ装置を実現することができる。

【図面の簡単な説明】

第１図はこの発明にかかるアダプティブアンテナ装置の
一実施例についてその全体の構成概要を示すブロック図
、第２図はこの第１図に示した実施例におけるＡセルに
ついてその構成例を示すブロック図、第３図は同実施例
におけるＢセルについてその構成例を示すブロック図、
第４図は同実施例におけるＣセルについてその構成例を
示すブロック図、第５図はこの発明にかかるアダプティ
ブアンテナ装置の他の実施例についてその構成の概要を
示すブロック図、第６図は従来の一般的なアダプティブ
ループ構成を示すブロック図である。 １１〜１ｎ・・・アンテナ素子、 １００・・・主ビーム昨成回路、 １１０（１１１〜１１ｎ）・・・受信機、１２０　（１
２１〜１２　ｎ　）　−Ａ　／　Ｄ変換器、１３０．２
１０・・・遅延回路、 １４０　（１４１〜１４ｎ）　・Ａセルアレイ、２００
・・・アダプティブビーム形成回路、２２０　（２２１
〜２２　ｍ　）−Ｂセルアレイ、Ａｌ、Ｂ２．Ｂ４・・
・乗算器、Ａ２．Ｂ５・・・加算器、Ｂ１・・・減算器
、Ｂ３・・・複素共役回路、Ｂ６・・・Ｚ−１遅延回路
、Ｂ７．Ｂ８・・・増幅器、Ｂ９・・・規格化回路、Ｂ
ＩＯ・・・リミッタ。 第２図 第３図 ｏｕｔ 第 図 ｏｕｔ

Claims (5)

【特許請求の範囲】
1. （１）アレイアンテナの各素子に受信された信号を各別
   にディジタル信号に変換するＡ／Ｄ変換器アレイと、 該Ａ／Ｄ変換器アレイの各出力への複素ウェイトによる
   それぞれ所定の重み付け、およびこれら重み付けされた
   信号の加算合成、を行なう第１の演算セルアレイのパイ
   プライン処理に基づき主ビーム信号を形成する主ビーム
   形成手段と、 同Ａ／Ｄ変換器アレイ出力の一部若しくは全部と各自ら
   のセル出力とを参照信号として、前記形成された主ビー
   ム信号に含まれる不要波成分を各該当する参照信号に応
   じて各別に相関除去する第２の演算セルアレイのパイプ
   ライン処理に基づきアダプティブビーム信号を得るアダ
   プティブビーム形成手段と、 を具えたことを特徴とするアダプティブアンテナ装置。
2. （２）前記第１の演算セルアレイは、前記Ａ／Ｄ変換器
   アレイ出力の対応する１つに前記重み付けを行なうため
   の乗算器と、この乗算結果を加算するための加算器と、
   を単位として構成される第１の演算セルが、前記各加算
   器を介してアレイ状に従属接続されてなり、 前記主ビーム形成手段は、前記Ａ／Ｄ変換器アレイとこ
   の第１の演算セルアレイとの間に介在される第１の遅延
   手段による、前記Ａ／Ｄ変換器アレイ出力各々の、前記
   第１の演算セルの演算速度に応じた段階的な順次遅延に
   基づき、前記パイプライン処理を実行し、 前記第２の演算セルアレイは、 前記不要波成分を除去するための減算器と、この減算器
   出力のフィードバック値および対応するＡ／Ｄ変換器出
   力を参照しつつ前記減算器に入力される主ビーム信号の
   中から当該参照信号と相関のある信号を形成してこれを
   同減算器の減算入力とする相関演算器と、を単位として
   構成される第２の演算セルが、前記第１の演算セルアレ
   イの終段出力端から前記各減算器を介して、前記参照信
   号となるＡ／Ｄ変換器出力の数だけアレイ状に従属接続
   されてなり、 前記アダプティブビーム形成手段は、前記Ａ／Ｄ変換器
   アレイとこの第２の演算セルアレイとの間に介在される
   第２の遅延手段による、前記参照信号となるＡ／Ｄ変換
   器出力各々の、前記第２の演算セルの演算速度に応じた
   段階的な順次遅延に基づき、前記パイプライン処理を実
   行する 請求項（１）記載のアダプティブアンテナ装置。
3. （３）前記第２の演算セルは、前記参照信号の振幅値を
   一定に規格化するための規格化手段を更に具える 請求項（２）記載のアダプティブアンテナ装置。
4. （４）前記第２の演算セルは、前記形成される相関信号
   のレベルの上限値を規定するためのリミッタ手段を更に
   具える 請求項（２）または（３）記載のアダプティブアンテナ
   装置。
5. （５）前記主ビーム形成手段は、前記第１の演算セルア
   レイを並列に複数段具え、 前記アダプティブビーム形成手段は、この第１の演算セ
   ルアレイの各段に対応して、前記第２の演算セルアレイ
   を並列に複数段具える 請求項（１）または（２）または（３）または（４）記
   載のアダプティブアンテナ装置。