JPH05252781A - モータ速度の制御装置 - Google Patents
モータ速度の制御装置Info
- Publication number
- JPH05252781A JPH05252781A JP4299606A JP29960692A JPH05252781A JP H05252781 A JPH05252781 A JP H05252781A JP 4299606 A JP4299606 A JP 4299606A JP 29960692 A JP29960692 A JP 29960692A JP H05252781 A JPH05252781 A JP H05252781A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- motor
- delay
- periodic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
- G11B15/473—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【目的】 改善された繰返し学習制御方式を用いてモー
タの回転速度を制御する装置を提供する。 【構成】 周期偏差信号を合計する合計器回路３３と、
この合計器回路３３の出力を平均化する平均化回路３７
と、この平均化回路３７の平均化された周期偏差信号と
速度エラー信号を加算してモータ速度制御信号として出
力する加算器回路３１とを含んでいる。また、周期偏差
信号および平均化された周期偏差信号の特性を各々調節
するための特性調節回路２５および３５をさらに含んで
いる。これにより、周期偏差信号が繰返して補償され、
モータの回転速度をより精密に制御することができる。
タの回転速度を制御する装置を提供する。 【構成】 周期偏差信号を合計する合計器回路３３と、
この合計器回路３３の出力を平均化する平均化回路３７
と、この平均化回路３７の平均化された周期偏差信号と
速度エラー信号を加算してモータ速度制御信号として出
力する加算器回路３１とを含んでいる。また、周期偏差
信号および平均化された周期偏差信号の特性を各々調節
するための特性調節回路２５および３５をさらに含んで
いる。これにより、周期偏差信号が繰返して補償され、
モータの回転速度をより精密に制御することができる。
Description
【０００１】
【産業上の利用分野】本発明は、デジタルサーボシステ
ムに関するもので、特に、ビデオカセットテープレコー
ダ（以下ＶＣＲと略称する）で用いられるドラムモータ
および、キャプスタンモータのようなモータ速度の制御
のための装置に関するものである。
ムに関するもので、特に、ビデオカセットテープレコー
ダ（以下ＶＣＲと略称する）で用いられるドラムモータ
および、キャプスタンモータのようなモータ速度の制御
のための装置に関するものである。
【０００２】
【従来の技術及びその問題点】一般に、ＶＣＲは、ロー
タリヘッドドラムを駆動するドラムモータと、ビデオテ
ープの進行のためのキャプスタンモータと、これらのモ
ータの回転速度を制御するためのサーボ回路とを備えて
いる。
タリヘッドドラムを駆動するドラムモータと、ビデオテ
ープの進行のためのキャプスタンモータと、これらのモ
ータの回転速度を制御するためのサーボ回路とを備えて
いる。
【０００３】図１に示したような典型的な先行技術のサ
ーボシステムにおいて、周波数発生器４はモータ２が予
め設定された角度（例として、３０゜）回転するごと
に、モータの回転速度に対応する周波数信号（ＦＧ）を
周期的に発生するように構成されている。周波数発生器
４から周期的に発生した周波数信号は速度エラー検出回
路１２へ伝達される。速度エラー検出回路１２は、予め
設定された基準周波数または速度信号と周波数発生器４
の周波数信号とを減算することにより速度エラー信号を
出力する。速度エラー検出回路１２からの速度エラー信
号は、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｉｎｔｅｇ
ｒａｔｉｏｎ Ｄｉｆｆｅｒｅｎｔｉａｌ）制御器１６
へ伝達された後、増幅器１８を通して増幅されて速度の
制御信号としてモータ２へ印加されることにより、モー
タ速度エラーが制御されている。
ーボシステムにおいて、周波数発生器４はモータ２が予
め設定された角度（例として、３０゜）回転するごと
に、モータの回転速度に対応する周波数信号（ＦＧ）を
周期的に発生するように構成されている。周波数発生器
４から周期的に発生した周波数信号は速度エラー検出回
路１２へ伝達される。速度エラー検出回路１２は、予め
設定された基準周波数または速度信号と周波数発生器４
の周波数信号とを減算することにより速度エラー信号を
出力する。速度エラー検出回路１２からの速度エラー信
号は、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｉｎｔｅｇ
ｒａｔｉｏｎ Ｄｉｆｆｅｒｅｎｔｉａｌ）制御器１６
へ伝達された後、増幅器１８を通して増幅されて速度の
制御信号としてモータ２へ印加されることにより、モー
タ速度エラーが制御されている。
【０００４】しかしながら、大部分の周波数発生器は製
造公差を有しているので、周波数発生器によって発生さ
れた周期的な周波数信号と基準信号との間の周期偏差の
ため、モータの回転速度が一定することにもかかわらず
速度エラー信号を発生させることもある。結果的に、モ
ータの精密な速度の制御が困難であるという問題があっ
た。
造公差を有しているので、周波数発生器によって発生さ
れた周期的な周波数信号と基準信号との間の周期偏差の
ため、モータの回転速度が一定することにもかかわらず
速度エラー信号を発生させることもある。結果的に、モ
ータの精密な速度の制御が困難であるという問題があっ
た。
【０００５】最近では、モータの回転速度の制御のため
の繰り返し学習制御システムが提案されている。このよ
うなシステムの一例が、マコト・ゴトウ（Ｍａｋｏｔｏ
Ｇｏｔｏｕ）により、１９９１年１１月３日〜５日、
アイ・イー・イー・イー／アール・エス・ジェイ イン
ターナショナル ワークショップ オン インテリジェ
ント ロボッツ アンド システムズ アイ・アール・
オウ・エス ’９１オオサカ ジャパン アイ・イー・
イー・イー キャト．ナンバ９１／ティ・エィチ・オウ
３７５−６（ＩＥＥＥ／ＲＳＪ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｉｎｔｅｌｌｉｇｅ
ｎｔ Ｒｏｂｏｔｓ ａｎｄ Ｓｙｓｔｅｍｓ ＩＲＯ
Ｓ ’９１、Ｏｓａｋａ、Ｊａｐａｎ、ＩＥＥＥ Ｃａ
ｔ．Ｎｏ．９１／ＴＨＯ３７５−６）において、デベロ
ップメント オブ マルチレイト サンプリング リピ
ィティティブ ラーニング サーボシステム アンドイ
ッツ アプリケイション ツウ ア コンパクト カム
コーダ（Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ Ｍｕｌｔｉｒ
ａｔｅ Ｓａｍｐｌｉｎｇ Ｒｅｐｅｔｉｔｉｖｅ Ｌ
ｅａｒｎｉｎｇ Ｓｅｒｖｏ Ｓｙｓｔｅｍ ａｎｄ
ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ ａ Ｃｏｍｐ
ａｃｔ Ｃａｍｃｏｒｄｅｒ）と題する論文に記載され
ている。
の繰り返し学習制御システムが提案されている。このよ
うなシステムの一例が、マコト・ゴトウ（Ｍａｋｏｔｏ
Ｇｏｔｏｕ）により、１９９１年１１月３日〜５日、
アイ・イー・イー・イー／アール・エス・ジェイ イン
ターナショナル ワークショップ オン インテリジェ
ント ロボッツ アンド システムズ アイ・アール・
オウ・エス ’９１オオサカ ジャパン アイ・イー・
イー・イー キャト．ナンバ９１／ティ・エィチ・オウ
３７５−６（ＩＥＥＥ／ＲＳＪ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｉｎｔｅｌｌｉｇｅ
ｎｔ Ｒｏｂｏｔｓ ａｎｄ Ｓｙｓｔｅｍｓ ＩＲＯ
Ｓ ’９１、Ｏｓａｋａ、Ｊａｐａｎ、ＩＥＥＥ Ｃａ
ｔ．Ｎｏ．９１／ＴＨＯ３７５−６）において、デベロ
ップメント オブ マルチレイト サンプリング リピ
ィティティブ ラーニング サーボシステム アンドイ
ッツ アプリケイション ツウ ア コンパクト カム
コーダ（Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ Ｍｕｌｔｉｒ
ａｔｅ Ｓａｍｐｌｉｎｇ Ｒｅｐｅｔｉｔｉｖｅ Ｌ
ｅａｒｎｉｎｇ Ｓｅｒｖｏ Ｓｙｓｔｅｍ ａｎｄ
ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ ａ Ｃｏｍｐ
ａｃｔ Ｃａｍｃｏｒｄｅｒ）と題する論文に記載され
ている。
【０００６】このような繰り返し学習サーボシステム
は、周期的な周波数信号の周期偏差を繰り返し補償して
所定周期の経過後、かかる周期偏差をゼロとする。この
ように補償された信号は、図１に示した典型的なシステ
ムで用いられる速度制御信号に比べることのできる速度
制御信号として用いられる。
は、周期的な周波数信号の周期偏差を繰り返し補償して
所定周期の経過後、かかる周期偏差をゼロとする。この
ように補償された信号は、図１に示した典型的なシステ
ムで用いられる速度制御信号に比べることのできる速度
制御信号として用いられる。
【０００７】しかしながら、前記先行技術の繰り返し学
習制御システムは、場合によっては図１に示したような
典型的なモータ制御システムよりも低い結果が得られる
ことがある。たとえば、モータが何らかの外的要因によ
り速度が変化し、長時間その変化した速度に維持される
場合には、その変化された速度での平均周期偏差がゼロ
となるため、繰り返し学習制御サーボシステムはモータ
の回転速度を確実に制御することは不可能である。
習制御システムは、場合によっては図１に示したような
典型的なモータ制御システムよりも低い結果が得られる
ことがある。たとえば、モータが何らかの外的要因によ
り速度が変化し、長時間その変化した速度に維持される
場合には、その変化された速度での平均周期偏差がゼロ
となるため、繰り返し学習制御サーボシステムはモータ
の回転速度を確実に制御することは不可能である。
【０００８】したがって、本発明の目的は、モータの周
期的な周波数信号の周期偏差を確実に補償することので
きる改善された繰り返し学習制御システムを提供するも
のである。本発明の他の目的は、改善された繰り返し学
習制御システムを用いてモータの速度を制御する装置を
提供することである。
期的な周波数信号の周期偏差を確実に補償することので
きる改善された繰り返し学習制御システムを提供するも
のである。本発明の他の目的は、改善された繰り返し学
習制御システムを用いてモータの速度を制御する装置を
提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、モータの予め設定された角度の回転に応
じて、周波数発生器によって周期的に発生される周波数
信号に応じて速度エラーを周期的に検出し、前記周波数
信号と予め設定された基準周波数信号間の周期偏差を繰
り返し補償してモータの速度制御信号を発生する装置に
おいて、第１の入力端子へ供給された前記速度エラー信
号を第２の入力端子へ供給された周期偏差信号から減算
して一次補償された速度エラー信号を発生する手段と、
第１の入力端子へ供給された前記一次補償された速度エ
ラー信号と、第２の入力端子へ供給された前記周期偏差
信号とを加算し、該加算された周期偏差信号を発生する
第１手段と、前記第１加算手段からの出力信号を遅延す
る手段と、前記遅延手段は第１ないし第Ｎの遅延セルを
含んでおり、前記遅延セルの各々の角度は、前記第１遅
延セルへ入力される前記第１加算手段からの出力信号を
ラッチし、前記第１加算手段の出力が前記遅延手段へ供
給される時ごとに前記遅延セルの各々にラッチされてい
る信号を一回一信号ずつ前記第Ｎ遅延セルに向かって直
列にシフトしており、前記遅延手段からの出力は前記減
算手段の前記第２の入力端子および前記第１加算手段の
前記第２の入力端子へ供給され、前記各々の遅延セルか
らシフトされる前記信号などを全部合計して合計された
周期偏差信号を生成する手段と、前記合計手段から前記
合計された周期偏差信号を平均し、該平均化された周期
偏差信号を生成する手段と、前記減算手段から前記一次
補償された周期偏差信号と前記平均化手段から前記平均
化された周期偏差信号を加算してモータ速度制御信号を
発生する第２手段とを含むことを特徴とするものであ
る。
め、本発明は、モータの予め設定された角度の回転に応
じて、周波数発生器によって周期的に発生される周波数
信号に応じて速度エラーを周期的に検出し、前記周波数
信号と予め設定された基準周波数信号間の周期偏差を繰
り返し補償してモータの速度制御信号を発生する装置に
おいて、第１の入力端子へ供給された前記速度エラー信
号を第２の入力端子へ供給された周期偏差信号から減算
して一次補償された速度エラー信号を発生する手段と、
第１の入力端子へ供給された前記一次補償された速度エ
ラー信号と、第２の入力端子へ供給された前記周期偏差
信号とを加算し、該加算された周期偏差信号を発生する
第１手段と、前記第１加算手段からの出力信号を遅延す
る手段と、前記遅延手段は第１ないし第Ｎの遅延セルを
含んでおり、前記遅延セルの各々の角度は、前記第１遅
延セルへ入力される前記第１加算手段からの出力信号を
ラッチし、前記第１加算手段の出力が前記遅延手段へ供
給される時ごとに前記遅延セルの各々にラッチされてい
る信号を一回一信号ずつ前記第Ｎ遅延セルに向かって直
列にシフトしており、前記遅延手段からの出力は前記減
算手段の前記第２の入力端子および前記第１加算手段の
前記第２の入力端子へ供給され、前記各々の遅延セルか
らシフトされる前記信号などを全部合計して合計された
周期偏差信号を生成する手段と、前記合計手段から前記
合計された周期偏差信号を平均し、該平均化された周期
偏差信号を生成する手段と、前記減算手段から前記一次
補償された周期偏差信号と前記平均化手段から前記平均
化された周期偏差信号を加算してモータ速度制御信号を
発生する第２手段とを含むことを特徴とするものであ
る。
【００１０】
【発明の効果】本発明にかかる改善された繰り返し学習
制御システムを用いたモータ速度の制御装置によれば、
モータの速度エラーとともに周期的に発生される周波数
信号の周期偏差も補償されるので、モータの精密な速度
制御が可能になる。
制御システムを用いたモータ速度の制御装置によれば、
モータの速度エラーとともに周期的に発生される周波数
信号の周期偏差も補償されるので、モータの精密な速度
制御が可能になる。
【００１１】
【実施例】以下に、添付の図面を参照して本発明の実施
例を説明する。なお、以下の説明において、同一の参照
番号は同一の要素を示すものとして用いられている。
例を説明する。なお、以下の説明において、同一の参照
番号は同一の要素を示すものとして用いられている。
【００１２】図２を参照すると、本発明にかかるモータ
の回転速度を制御するためのデジタルサーボシステムが
示されている。このシステムはモータ２、周波数発生器
４、デジタルサーボ回路５０及び増幅器１８を含んでい
る。
の回転速度を制御するためのデジタルサーボシステムが
示されている。このシステムはモータ２、周波数発生器
４、デジタルサーボ回路５０及び増幅器１８を含んでい
る。
【００１３】デジタルサーボ回路５０は、モータ２の予
め設定された角度の回転に応じて周波数発生器４により
周波数信号が発生されるごとに図３に示したＦＧインタ
ラプトルーチンを実行する。該デジタルサーボ回路５０
は、たとえば日本国のＮＥＣ社製のワンチップマイクロ
コンピュータ（μ−ＰＤ７８１３４）を用いて構成する
ことができる。
め設定された角度の回転に応じて周波数発生器４により
周波数信号が発生されるごとに図３に示したＦＧインタ
ラプトルーチンを実行する。該デジタルサーボ回路５０
は、たとえば日本国のＮＥＣ社製のワンチップマイクロ
コンピュータ（μ−ＰＤ７８１３４）を用いて構成する
ことができる。
【００１４】デジタルサーボ回路５０は、速度エラー検
出回路１２、判断回路１３、繰り返し学習制御回路３４
及びＰＩＤ制御器１６を含んでいる。これらは、たとえ
ば全てマイクロコンピュータ５０内でソフトウェアとし
て／または別のハードウェア回路として構成することも
できる。
出回路１２、判断回路１３、繰り返し学習制御回路３４
及びＰＩＤ制御器１６を含んでいる。これらは、たとえ
ば全てマイクロコンピュータ５０内でソフトウェアとし
て／または別のハードウェア回路として構成することも
できる。
【００１５】速度エラー検出回路１２は、周波数信号Ｆ
Ｇに基づいてモータの回転速度を検出して速度エラー信
号を発生する。速度エラー信号は本発明による繰り返し
学習回路３４へ印加する前に判断回路１３へ供給する。
Ｇに基づいてモータの回転速度を検出して速度エラー信
号を発生する。速度エラー信号は本発明による繰り返し
学習回路３４へ印加する前に判断回路１３へ供給する。
【００１６】判断回路１３は、予め設定された基準速度
（または周波数）信号に対する速度エラー信号の変動範
囲が予め設定された範囲内にあるか否かを判断する。
（または周波数）信号に対する速度エラー信号の変動範
囲が予め設定された範囲内にあるか否かを判断する。
【００１７】詳しくは、モータが初期の作動信号に応じ
て回転し始める時から、そのモータが安定状態に至るま
で速度の変動量は非常に大きい。又、ＶＣＲにおいて、
作動モードの変更の際、モータの速度の変動を大きくす
ることができ、その以外にも動きまたは振動による外乱
によっても速度の変更を大きくすることもできる。
て回転し始める時から、そのモータが安定状態に至るま
で速度の変動量は非常に大きい。又、ＶＣＲにおいて、
作動モードの変更の際、モータの速度の変動を大きくす
ることができ、その以外にも動きまたは振動による外乱
によっても速度の変更を大きくすることもできる。
【００１８】もし、変動範囲が予め設定された範囲、た
とえば、５％より大きい場合、速度エラー信号はそのま
までＰＩＤ制御器１６へ供給される。しかしながら、変
動範囲が予め設定された範囲内であれば、速度エラー信
号は選択的に本発明による繰り返し学習制御回路３４で
前処理された後、ＰＩＤ制御部１６へ印加される。
とえば、５％より大きい場合、速度エラー信号はそのま
までＰＩＤ制御器１６へ供給される。しかしながら、変
動範囲が予め設定された範囲内であれば、速度エラー信
号は選択的に本発明による繰り返し学習制御回路３４で
前処理された後、ＰＩＤ制御部１６へ印加される。
【００１９】図４及び図５を参照すれば、本発明による
繰り返し学習回路３４の詳しいブロック図と、この回路
の作動を例示するフローチャートが示される。
繰り返し学習回路３４の詳しいブロック図と、この回路
の作動を例示するフローチャートが示される。
【００２０】速度検出回路１２からの速度エラー信号
は、減算器回路２１の第１の入力端子（＋）へ供給され
る。以後遅延回路２７とともに詳しく説明される特性調
節回路２５は遅延回路２７からの周期偏差信号に応じて
調節された周期偏差信号を発生する。調節された周期偏
差信号は減算器回路２１の第２の入力端子（−）へ印加
される。
は、減算器回路２１の第１の入力端子（＋）へ供給され
る。以後遅延回路２７とともに詳しく説明される特性調
節回路２５は遅延回路２７からの周期偏差信号に応じて
調節された周期偏差信号を発生する。調節された周期偏
差信号は減算器回路２１の第２の入力端子（−）へ印加
される。
【００２１】減算器の回路２１は速度エラー信号を特性
調節回路２５の出力値から減算して一次補償されたエラ
ー信号を発生する。減算器回路２１から二つの信号を繰
り返して減算した出力が一定時間の経過した後０となる
際、周期的な周波数の信号と予め設定された基準信号と
間の周期偏差は補償されたものである。減算器回路２１
から一次補償された信号は第１及び第２加算器回路２３
及び３１の第１の入力端子へ印加される。
調節回路２５の出力値から減算して一次補償されたエラ
ー信号を発生する。減算器回路２１から二つの信号を繰
り返して減算した出力が一定時間の経過した後０となる
際、周期的な周波数の信号と予め設定された基準信号と
間の周期偏差は補償されたものである。減算器回路２１
から一次補償された信号は第１及び第２加算器回路２３
及び３１の第１の入力端子へ印加される。
【００２２】一方、第１加算器回路２３の第２の入力端
子へは遅延回路２７の出力が供給される。第１加算器回
路２３は第１及び第２の入力端子へ供給された上記二つ
の入力を加算して加算された出力を再び遅延回路２７の
入力として提供する。
子へは遅延回路２７の出力が供給される。第１加算器回
路２３は第１及び第２の入力端子へ供給された上記二つ
の入力を加算して加算された出力を再び遅延回路２７の
入力として提供する。
【００２３】遅延回路２７は第１ないし第Ｎの遅延セル
（ｃｅｌｌ）を含んでいる。それぞれの遅延セルは遅延
回路２７へ右側端を通じて入力された第１加算器回路２
３からの出力をラッチし、それぞれの遅延セル内にラッ
チされた信号は加算器回路２３からの出力が遅延回路２
７へ供給に応じて一つずつ直列にシフトされる。その結
果として、かかる遅延回路２７はモータの毎回転に応じ
て一つのサイクルの周期偏差信号を有するようになる。
遅延回路２７の出力は前記記述の特性調節回路２５を経
て周期偏差信号として減算器２１へ供給される。結果的
に、遅延回路２７は減算器回路２１の第２の入力端子へ
供給された信号がその第１の入力端子へ供給された信号
と周期的に対応させる作用を行う。詳しくは、周波数発
生器４は、モータ２の一回転当りＮ個の周波数信号を発
生する。遅延回路２７はＮ個のそれぞれの周波数信号が
速度検出回路１２および減算器回路２１を通じて処理さ
れることに応じて加算器回路２３から供給された信号を
一回一信号ずつシフトさせる。したがって、減算器回路
２１の第２の入力端子へ印加される遅延回路２の出力
は、減算器回路２１の第１の入力端子へ供給されたエラ
ー信号と周期的に対応する関係を有するようになる。し
たがって、遅延セルの数と周波数信号の数とは同じ数で
なければならない。
（ｃｅｌｌ）を含んでいる。それぞれの遅延セルは遅延
回路２７へ右側端を通じて入力された第１加算器回路２
３からの出力をラッチし、それぞれの遅延セル内にラッ
チされた信号は加算器回路２３からの出力が遅延回路２
７へ供給に応じて一つずつ直列にシフトされる。その結
果として、かかる遅延回路２７はモータの毎回転に応じ
て一つのサイクルの周期偏差信号を有するようになる。
遅延回路２７の出力は前記記述の特性調節回路２５を経
て周期偏差信号として減算器２１へ供給される。結果的
に、遅延回路２７は減算器回路２１の第２の入力端子へ
供給された信号がその第１の入力端子へ供給された信号
と周期的に対応させる作用を行う。詳しくは、周波数発
生器４は、モータ２の一回転当りＮ個の周波数信号を発
生する。遅延回路２７はＮ個のそれぞれの周波数信号が
速度検出回路１２および減算器回路２１を通じて処理さ
れることに応じて加算器回路２３から供給された信号を
一回一信号ずつシフトさせる。したがって、減算器回路
２１の第２の入力端子へ印加される遅延回路２の出力
は、減算器回路２１の第１の入力端子へ供給されたエラ
ー信号と周期的に対応する関係を有するようになる。し
たがって、遅延セルの数と周波数信号の数とは同じ数で
なければならない。
【００２４】遅延回路２７の遅延された出力は、また特
性調節回路２５へ供給される。特性調節回路２５は遅延
された出力を予め設定された値１／Ｋで掛けて調節され
た周期偏差信号を発生する。ここでＫは予め設定された
定数である。
性調節回路２５へ供給される。特性調節回路２５は遅延
された出力を予め設定された値１／Ｋで掛けて調節され
た周期偏差信号を発生する。ここでＫは予め設定された
定数である。
【００２５】周期偏差の急な補償はモータ速度の制御が
不安定なものとし、周期偏差の緩やかな補償はモータ速
度の制御を不的確なものとする。即ち、定数Ｋが１以下
または大略１であれば減算器回路２１で処理される補償
量は増えており、モータ速度制御信号の出力時間は速い
こととなるが、全体的な補償特性は悪くなる。逆に、定
数Ｋが１より大きくなると、減算器回路２１で処理され
る補償量は減ることとなり、周期偏差を補償するのに時
間がかかるものではあるが、全体的な補償特性を改善す
ることができる。本発明による繰り返し学習制御システ
ムにおいて、特性調節回路２５の定数Ｋは４ないし１０
が望ましく、さらに望ましくは８である。
不安定なものとし、周期偏差の緩やかな補償はモータ速
度の制御を不的確なものとする。即ち、定数Ｋが１以下
または大略１であれば減算器回路２１で処理される補償
量は増えており、モータ速度制御信号の出力時間は速い
こととなるが、全体的な補償特性は悪くなる。逆に、定
数Ｋが１より大きくなると、減算器回路２１で処理され
る補償量は減ることとなり、周期偏差を補償するのに時
間がかかるものではあるが、全体的な補償特性を改善す
ることができる。本発明による繰り返し学習制御システ
ムにおいて、特性調節回路２５の定数Ｋは４ないし１０
が望ましく、さらに望ましくは８である。
【００２６】前記のように、特性調節回路２５の出力信
号は減算器回路２１の第２の入力端子へ供給される。し
たがって減算器回路２１は周期的な周波数信号などの周
期偏差を繰り返して補償することができるようになる。
号は減算器回路２１の第２の入力端子へ供給される。し
たがって減算器回路２１は周期的な周波数信号などの周
期偏差を繰り返して補償することができるようになる。
【００２７】各々の周波数信号が発生されることに応じ
て、遅延回路２７内の第１ないし第Ｎのそれぞれの遅延
セルからシフトされる、ラッチされた内容は全部合計回
路３３へ提供される。合計回路３３はこれらの内容を全
部合計する。合計回路３３で合計された信号は前記特性
調節回路２５と同一な機能を行う特性調節回路３５にて
定数１／Ｋが掛けられる。該定数Ｋは第１特性調節回路
２５と同じ値を有する。特性調節回路３５からの出力は
平均化回路３７でＮに分けられる。Ｎは遅延回路２７内
の遅延セルの数と同一である。平均化回路３７において
平均化された信号は、前記記述された加算回路３１の第
２の入力端子へ提供される。加算回路３１は減算器回路
２１の出力と平均化回路３７の平均化された出力とを合
計して、合計された出力を速度制御信号としてＰＩＤ制
御器１６へ出力する。学習制御ブロック３４の出力値は
ＰＩＤ制御器１６で適当な利得値が掛けられた後、Ｄ／
Ａ変換器（図示せず）を通じてモータの駆動に必要な出
力、例として、ＰＷＭ出力に変換されて増幅器１８へ供
給される。
て、遅延回路２７内の第１ないし第Ｎのそれぞれの遅延
セルからシフトされる、ラッチされた内容は全部合計回
路３３へ提供される。合計回路３３はこれらの内容を全
部合計する。合計回路３３で合計された信号は前記特性
調節回路２５と同一な機能を行う特性調節回路３５にて
定数１／Ｋが掛けられる。該定数Ｋは第１特性調節回路
２５と同じ値を有する。特性調節回路３５からの出力は
平均化回路３７でＮに分けられる。Ｎは遅延回路２７内
の遅延セルの数と同一である。平均化回路３７において
平均化された信号は、前記記述された加算回路３１の第
２の入力端子へ提供される。加算回路３１は減算器回路
２１の出力と平均化回路３７の平均化された出力とを合
計して、合計された出力を速度制御信号としてＰＩＤ制
御器１６へ出力する。学習制御ブロック３４の出力値は
ＰＩＤ制御器１６で適当な利得値が掛けられた後、Ｄ／
Ａ変換器（図示せず）を通じてモータの駆動に必要な出
力、例として、ＰＷＭ出力に変換されて増幅器１８へ供
給される。
【００２８】繰り返し学習回路３４の作動を図６および
図７を参照して説明すれば次のようである。
図７を参照して説明すれば次のようである。
【００２９】図６は、例として、モータの一回転当り五
つの周波数信号が発生される場合、モータが一定速度で
回転するとき、それぞれの周期偏差が基準周波数１００
に対し、＋１、０、−３、＋４、−２で発生される場合
を例示する図面である。このような周期偏差などは回転
周期に基づいた偏差であるだけ、これらの周期偏差の全
体の平均はモータの一回転周期内においては一定であ
る。
つの周波数信号が発生される場合、モータが一定速度で
回転するとき、それぞれの周期偏差が基準周波数１００
に対し、＋１、０、−３、＋４、−２で発生される場合
を例示する図面である。このような周期偏差などは回転
周期に基づいた偏差であるだけ、これらの周期偏差の全
体の平均はモータの一回転周期内においては一定であ
る。
【００３０】初期に速度検出器１２から第１の周期偏差
＋１が周期的に減算器回路２１の第１の入力端子へ印加
される。減算器回路２１の第２の入力端子へは遅延回路
２７の出力が特性調節回路２５を通じて印加される。減
算器回路２１の出力は加算器回路３１の第１の入力端子
へ供給され、また加算器回路２３によって特性調節回路
２５の出力へ加算される。加算器回路２３の出力は遅延
回路２７へフィードバックされる。さらに、遅延セルの
内容は合計回路３３によって合計されており、合計回路
の出力は特性調節回路３５および平均化回路３７を通じ
て加算器回路３１の第２の入力端子へ供給される。この
ような過程は所定周期の間繰り返される。結果的に減算
器回路２１の出力は０になる。したがって、加算器回路
３１は加算された出力信号として０を発生する。
＋１が周期的に減算器回路２１の第１の入力端子へ印加
される。減算器回路２１の第２の入力端子へは遅延回路
２７の出力が特性調節回路２５を通じて印加される。減
算器回路２１の出力は加算器回路３１の第１の入力端子
へ供給され、また加算器回路２３によって特性調節回路
２５の出力へ加算される。加算器回路２３の出力は遅延
回路２７へフィードバックされる。さらに、遅延セルの
内容は合計回路３３によって合計されており、合計回路
の出力は特性調節回路３５および平均化回路３７を通じ
て加算器回路３１の第２の入力端子へ供給される。この
ような過程は所定周期の間繰り返される。結果的に減算
器回路２１の出力は０になる。したがって、加算器回路
３１は加算された出力信号として０を発生する。
【００３１】したがって、繰り返し学習制御の結果とし
て、繰り返し学習回路３４が最終的に補償する周期偏差
信号として０を発生するため、周期偏差、即ち、＋１は
補償することができる。同様に他の第２ないし第Ｎのそ
れぞれの周期的な偏差、０、−３、＋４、−２に対して
も前記のような繰り返し学習制御が適用されており、第
１の周期偏差＋１に対する結果と同一なる結果が得られ
る。
て、繰り返し学習回路３４が最終的に補償する周期偏差
信号として０を発生するため、周期偏差、即ち、＋１は
補償することができる。同様に他の第２ないし第Ｎのそ
れぞれの周期的な偏差、０、−３、＋４、−２に対して
も前記のような繰り返し学習制御が適用されており、第
１の周期偏差＋１に対する結果と同一なる結果が得られ
る。
【００３２】図７は、モータの一回転当り五つの周波数
信号が発生される場合、予め設定された基準周波数に対
してモータが何かの要因によって低下された周波数、例
として、８０で各々の周期偏差＋１９、＋２０、＋２
３、＋１６、＋２２を有することを例示するグラフであ
る。初期に第１の周期偏差＋１９が周期的に減算器回路
２１の第１の入力端子へ印加される。減算器回路２１の
第２の入力端子へは遅延回路２７の出力が供給される。
その後、図６に記述されているような同一な作動が所定
周期の間繰り返される。結果的に、減算器回路２１およ
び平均化回路３７の出力が加算器回路３１へ供給される
際、本発明による繰り返し補償によって基準周波数から
低下された周波数を補償するために一定期間経過後、加
算器回路３１の第１及び第２の入力端子へ各々０及び＋
２０という入力が印加されるものである。したがって、
加算器回路３１は第１の入力端子と第２の入力端子とが
印加された入力を加算する。その結果として、加算器回
路３１は加算された信号＋２０を最終的に補償された周
期偏差信号として出力することができる。同様に、繰り
返し学習制御は周期偏差＋２０、＋２３、＋１６、＋２
２に対しても適用されるものであり、その結果は周期偏
差＋１９と同一な出力になる。したがって、先行技術の
繰り返し学習制御システムにおいてなされなかった何か
の要因によって変化された速度を補償することができ
る。
信号が発生される場合、予め設定された基準周波数に対
してモータが何かの要因によって低下された周波数、例
として、８０で各々の周期偏差＋１９、＋２０、＋２
３、＋１６、＋２２を有することを例示するグラフであ
る。初期に第１の周期偏差＋１９が周期的に減算器回路
２１の第１の入力端子へ印加される。減算器回路２１の
第２の入力端子へは遅延回路２７の出力が供給される。
その後、図６に記述されているような同一な作動が所定
周期の間繰り返される。結果的に、減算器回路２１およ
び平均化回路３７の出力が加算器回路３１へ供給される
際、本発明による繰り返し補償によって基準周波数から
低下された周波数を補償するために一定期間経過後、加
算器回路３１の第１及び第２の入力端子へ各々０及び＋
２０という入力が印加されるものである。したがって、
加算器回路３１は第１の入力端子と第２の入力端子とが
印加された入力を加算する。その結果として、加算器回
路３１は加算された信号＋２０を最終的に補償された周
期偏差信号として出力することができる。同様に、繰り
返し学習制御は周期偏差＋２０、＋２３、＋１６、＋２
２に対しても適用されるものであり、その結果は周期偏
差＋１９と同一な出力になる。したがって、先行技術の
繰り返し学習制御システムにおいてなされなかった何か
の要因によって変化された速度を補償することができ
る。
【００３３】図８は、先行技術の繰り返し学習回路によ
る周期的な周波数信号の特性曲線を示しており、図９
は、本発明の改善された繰り返し学習回路による周期的
な周波数信号の特性曲線を示している。図９から明らか
なように、０Ｈzの近傍から一定に発生される外乱が補
償されることがわかる。かかる結果は合算回路（３３）
および平均化回路（３７）によって平均化された周期偏
差信号が反映されたものである。二つの図において、実
線は本発明による定数Ｋ値、８を適用した場合の補償特
性曲線であり、点線は４のＫ値を適用した場合の補償特
性曲線を示している。
る周期的な周波数信号の特性曲線を示しており、図９
は、本発明の改善された繰り返し学習回路による周期的
な周波数信号の特性曲線を示している。図９から明らか
なように、０Ｈzの近傍から一定に発生される外乱が補
償されることがわかる。かかる結果は合算回路（３３）
および平均化回路（３７）によって平均化された周期偏
差信号が反映されたものである。二つの図において、実
線は本発明による定数Ｋ値、８を適用した場合の補償特
性曲線であり、点線は４のＫ値を適用した場合の補償特
性曲線を示している。
【図１】 典型的なサーボシステムを示すブロック図で
ある。
ある。
【図２】 本発明にかかるモータの回転速度を制御する
ためのサーボシステムの概略的なブロック図である。
ためのサーボシステムの概略的なブロック図である。
【図３】 本発明におけるＦＧインタラプト処理の概要
を示すフローチャートである。
を示すフローチャートである。
【図４】 サーボシステムに含まれている繰り返し学習
制御回路を詳しく示すダイヤグラムである。
制御回路を詳しく示すダイヤグラムである。
【図５】 図４に示した繰り返し学習回路の作動を示す
フローチャートである。
フローチャートである。
【図６】 モータで発生された周期的な周波数信号の周
期偏差を各々示す図面である。
期偏差を各々示す図面である。
【図７】 モータで発生された周期的な周波数信号の周
期偏差を各々示す図面である。
期偏差を各々示す図面である。
【図８】 各先行技術及び本発明の繰り返し学習制御回
路によって処理された周期的周波数信号の特性曲線を各
々例示するグラフである。
路によって処理された周期的周波数信号の特性曲線を各
々例示するグラフである。
【図９】 各先行技術及び本発明の繰り返し学習制御回
路によって処理された周期的周波数信号の特性曲線を各
々例示するグラフである。
路によって処理された周期的周波数信号の特性曲線を各
々例示するグラフである。
２１ 減算器 ２３ 第１の加算器 ２５ 特性調節回路 ２７ 遅延回路 ３１ 第２の加算器 ３３ 合計器 ３４ 繰返し学習制御回路 ３５ 特性調節回路 ５０ マイクロコンピュータ
Claims (5)
- 【請求項１】 モータの予め設定された角度の回転に応
じて、周波数発生器によって周期的に発生される周波数
信号に応じて速度エラーを周期的に検出し、前記周波数
信号と予め設定された基準周波数信号間の周期偏差を繰
り返し補償してモータの速度制御信号を発生する装置に
おいて：第１の入力端子へ供給された前記速度エラー信
号を第２の入力端子へ供給された周期偏差信号から減算
して一次補償された速度エラー信号を発生する手段と；
第１の入力端子へ供給された前記一次補償された速度エ
ラー信号と、第２の入力端子へ供給された前記周期偏差
信号とを加算し、該加算された周期偏差信号を発生する
第１手段と；前記第１加算手段からの出力信号を遅延す
る手段と、前記遅延手段は第１ないし第Ｎの遅延セルを
含んでおり、前記遅延セルの各々は、前記第１遅延セル
へ入力される前記第１加算手段からの出力信号をラッチ
し、前記第１加算手段の出力が前記遅延手段へ供給され
る時ごとに前記遅延セルの各々にラッチされている信号
を一回一信号ずつ前記第Ｎ遅延セルに向かって直列にシ
フトしており、前記遅延手段からの出力は前記減算手段
の前記第２の入力端子および前記第１加算手段の前記第
２の入力端子へ供給され；前記各々の遅延セルからシフ
トされる前記信号などを全部合計して合計された周期偏
差信号を生成する手段と；前記合計手段から前記合計さ
れた周期偏差信号を平均し、該平均化された周期偏差信
号を生成する手段と；前記減算手段から前記一次補償さ
れた周期偏差信号と前記平均化手段から前記平均化され
た周期偏差信号を加算してモータ速度制御信号を発生す
る第２手段とを含むことを特徴とするモータ速度の制御
装置。 - 【請求項２】 前記遅延手段からの前記周期偏差信号に
１／Ｋを掛けることによって前記周期偏差信号の特性を
調節するための第１特性調節手段と、前記合計手段から
前記合計された周期偏差信号に１／Ｋを掛けることによ
って前記合計された周期偏差信号の特性を調節するため
の第２特性調節手段をさらに含んでおり、ここで前記Ｋ
第１および第２特性調節手段において同一な定数である
ことを特徴とする請求項１記載のモータ速度の制御装
置。 - 【請求項３】 前記平均化手段は前記合計された周期偏
差信号を前記遅延セルなどの数により分けられ、前記遅
延セルの前記数は前記モータの一回転当り前記周波数発
生器から発生された周波数信号の数と同一であることを
特徴とする請求項１記載のモータ速度の制御装置。 - 【請求項４】 前記速度エラー信号に応じて前記速度エ
ラー信号の前記予め設定された基準周波数信号に対する
変動範囲が予め設定された範囲内にあるかどうかを判断
して前記速度エラー信号を前記減算手段へ選択的に供給
する判断手段をさらに含むことを特徴とする請求項１記
載のモータ速度の制御装置。 - 【請求項５】 前記モータはビデオカセットテープレコ
ーダ内のドラムモータおよびキャプスタンモータを含む
ことを特徴とする請求項１記載のモータ速度の制御装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR910019985 | 1991-11-11 | ||
| KR1991-19985 | 1991-11-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252781A true JPH05252781A (ja) | 1993-09-28 |
| JP2880359B2 JP2880359B2 (ja) | 1999-04-05 |
Family
ID=19322605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299606A Expired - Fee Related JP2880359B2 (ja) | 1991-11-11 | 1992-11-10 | モータ速度の制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5301131A (ja) |
| JP (1) | JP2880359B2 (ja) |
| GB (1) | GB2261304B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9426341D0 (en) * | 1994-12-29 | 1995-03-01 | At & T Global Inf Solution | A transaction terminal |
| US6630192B2 (en) | 1995-04-07 | 2003-10-07 | Brandeis University | Increasing the HDL level and the HDL/LDL ratio in human serum by balancing saturated and polyunsaturated dietary fatty acids |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235601A (ja) * | 1986-04-04 | 1987-10-15 | Mitsubishi Heavy Ind Ltd | 繰返し制御器 |
| JPS62293983A (ja) * | 1986-06-10 | 1987-12-21 | Sony Corp | 回転制御装置 |
| JPH01117675A (ja) * | 1987-10-30 | 1989-05-10 | Sony Corp | 回転制御装置 |
| JPH0471378A (ja) * | 1990-07-09 | 1992-03-05 | Toshiba Corp | 帰還型ディジタルくし形フィルタ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7711634A (nl) * | 1977-10-24 | 1979-04-26 | Philips Nv | Tachometerstelsel. |
| US4506312A (en) * | 1982-03-09 | 1985-03-19 | Ford Aerospace & Communications Corporation | Apparatus for controlling the speed of a rotating body |
| US4648104A (en) * | 1983-09-27 | 1987-03-03 | Nippon Seiki Corporation | Pulse counting and pulse rate indicating device responsive to abrupt pulse rate change to accurately indicate current rate |
| GB2166891B (en) * | 1984-11-09 | 1988-07-13 | Ferranti Plc | Velocity control system |
| US4878165A (en) * | 1986-03-31 | 1989-10-31 | Matsushita Electric Industrial Co., Ltd. | Control system with improved robustness to disturbances |
| JP2716437B2 (ja) * | 1987-04-20 | 1998-02-18 | 信雄 山本 | 制御系の汎用性時間差比較補償方法及び装置 |
| US4980617A (en) * | 1988-02-24 | 1990-12-25 | Hitachi, Ltd. | Speed control apparatus of movable equipment |
-
1992
- 1992-11-05 GB GB9223165A patent/GB2261304B/en not_active Expired - Fee Related
- 1992-11-10 JP JP4299606A patent/JP2880359B2/ja not_active Expired - Fee Related
- 1992-11-12 US US07/975,476 patent/US5301131A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235601A (ja) * | 1986-04-04 | 1987-10-15 | Mitsubishi Heavy Ind Ltd | 繰返し制御器 |
| JPS62293983A (ja) * | 1986-06-10 | 1987-12-21 | Sony Corp | 回転制御装置 |
| JPH01117675A (ja) * | 1987-10-30 | 1989-05-10 | Sony Corp | 回転制御装置 |
| JPH0471378A (ja) * | 1990-07-09 | 1992-03-05 | Toshiba Corp | 帰還型ディジタルくし形フィルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2880359B2 (ja) | 1999-04-05 |
| GB9223165D0 (en) | 1992-12-16 |
| GB2261304A (en) | 1993-05-12 |
| GB2261304B (en) | 1994-11-16 |
| US5301131A (en) | 1994-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63274385A (ja) | サ−ボモ−タの速度制御装置 | |
| US4639652A (en) | Control system for robot manipulator | |
| US5737483A (en) | Motor speed control apparatus for motors | |
| US4567409A (en) | Control circuit for motor | |
| JPH05252781A (ja) | モータ速度の制御装置 | |
| KR0131584B1 (ko) | 개선된 반복 학습 제어 방식을 이용한 모터 속도 제어 장치 및 방법 | |
| KR980012819A (ko) | 회전모터의 절대각위치 산출장치 및 이를 적용한 속도제어장치 | |
| JP3173031B2 (ja) | ロボットアームのサーボ制御装置 | |
| JPH06165550A (ja) | 電動機制御方法および電動機制御装置 | |
| JP2003084839A (ja) | オーバーシュート抑制機能を備えたモータ制御装置 | |
| JPH07322664A (ja) | 電動機の制御装置 | |
| JPH11155294A (ja) | モータ駆動装置 | |
| JPS63110988A (ja) | 回転速度制御装置 | |
| JP3252427B2 (ja) | サーボモータの制御装置 | |
| JPH03212183A (ja) | 自動制御装置 | |
| JP3555351B2 (ja) | 速度制御装置 | |
| JPH10174472A (ja) | モータの速度制御装置 | |
| JPH06165549A (ja) | 電動機制御方法および電動機制御装置 | |
| JPS60164805A (ja) | プロセス制御装置 | |
| JPS63283490A (ja) | サ−ボモ−タの速度制御装置 | |
| JP2607608B2 (ja) | テープ速度制御装置 | |
| KR970000149B1 (ko) | Dfg 타입의 dpg 제어방법 | |
| JPS63181685A (ja) | 電動機の速度制御装置 | |
| JPH03285586A (ja) | サーボモータの制御装置 | |
| JPH01308349A (ja) | 連続処理設備の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |