JPH05251703A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH05251703A JPH05251703A JP4647792A JP4647792A JPH05251703A JP H05251703 A JPH05251703 A JP H05251703A JP 4647792 A JP4647792 A JP 4647792A JP 4647792 A JP4647792 A JP 4647792A JP H05251703 A JPH05251703 A JP H05251703A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- silicon
- silicon thin
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】多結晶シリコン薄膜を用いた薄膜トランジスタ
による回路動作電圧マージンを拡大し、オフ時の消費電
力を低減する。 【構成】多結晶シリコン薄膜４による薄膜半導体活性層
にＰ型不純物をドープすることにより、しきい値を制御
してゲート電圧０Ｖに対する動作特性をシフトして、Ｐ
型とＮ型薄膜トランジスタの特性曲線をゲート電圧０Ｖ
に対して対称的にする。
による回路動作電圧マージンを拡大し、オフ時の消費電
力を低減する。 【構成】多結晶シリコン薄膜４による薄膜半導体活性層
にＰ型不純物をドープすることにより、しきい値を制御
してゲート電圧０Ｖに対する動作特性をシフトして、Ｐ
型とＮ型薄膜トランジスタの特性曲線をゲート電圧０Ｖ
に対して対称的にする。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ（ＴＦ
Ｔ）に関し、特に多結晶シリコン薄膜を用いた薄膜トラ
ンジスタに関する。
Ｔ）に関し、特に多結晶シリコン薄膜を用いた薄膜トラ
ンジスタに関する。
【０００２】
【従来の技術】近年、ガラス基板上に薄膜能動デバイス
をつくりこむ技術は、大面積透過型液晶ディスプレイや
密着型イメージセンサ等を初めとする各分野に応用がめ
ざされ、研究が活発化している。そのなかでも多結晶シ
リコン薄膜トランジスタは、周辺駆動回路も一体化した
全薄膜化デバイスを作成できる最も有望なデバイスとし
て注目を集めている。なかでも、エキシマレーザアニー
ル法を用いた薄膜トランジスタは、低温で高移動度なト
ランジスタを実現する手段として注目を集めている。
をつくりこむ技術は、大面積透過型液晶ディスプレイや
密着型イメージセンサ等を初めとする各分野に応用がめ
ざされ、研究が活発化している。そのなかでも多結晶シ
リコン薄膜トランジスタは、周辺駆動回路も一体化した
全薄膜化デバイスを作成できる最も有望なデバイスとし
て注目を集めている。なかでも、エキシマレーザアニー
ル法を用いた薄膜トランジスタは、低温で高移動度なト
ランジスタを実現する手段として注目を集めている。
【０００３】図５は従来の薄膜トランジスタの一例を示
す断面図である。
す断面図である。
【０００４】図５に示すように、ガラス基板１の上に選
択的に設けたノンドープの多結晶シリコン薄膜１４と、
多結晶シ−コン薄膜１４を含む表面に設けてゲート絶縁
膜とする酸化シリコン膜５と、酸化シリコン膜５の上に
設けたゲート電極６と、ゲート電極６に整合して多結晶
シリコン薄膜１４内に不純物をドープして設けたソース
・ドレイン領域８と、ゲート電極６を含む表面に設けた
層間絶縁膜９と、層間絶縁膜９及び酸化シリコン膜５を
開口して設けたコンタクトホールのソース・ドレイン領
域８に接続して設けた電極配線１０とを備えて構成され
る。
択的に設けたノンドープの多結晶シリコン薄膜１４と、
多結晶シ−コン薄膜１４を含む表面に設けてゲート絶縁
膜とする酸化シリコン膜５と、酸化シリコン膜５の上に
設けたゲート電極６と、ゲート電極６に整合して多結晶
シリコン薄膜１４内に不純物をドープして設けたソース
・ドレイン領域８と、ゲート電極６を含む表面に設けた
層間絶縁膜９と、層間絶縁膜９及び酸化シリコン膜５を
開口して設けたコンタクトホールのソース・ドレイン領
域８に接続して設けた電極配線１０とを備えて構成され
る。
【０００５】図６は従来の薄膜トランジスタ特性を示す
図である。
図である。
【０００６】図６に示すように、トランジスタ特性がゲ
ート電圧０Ｖに対して全体的に負の方向へシフトしてい
る。
ート電圧０Ｖに対して全体的に負の方向へシフトしてい
る。
【０００７】
【発明が解決しようとする課題】この従来の薄膜トラン
ジスタは、図６に示すように、特性がシフトしているた
め、ゲート電圧が０Ｖのときすでに電流が流れ始め、そ
の結果、回路動作電圧マージンが小さいとか、オフ時に
電流が流れるため消費電力が増幅する等の問題点があっ
た。
ジスタは、図６に示すように、特性がシフトしているた
め、ゲート電圧が０Ｖのときすでに電流が流れ始め、そ
の結果、回路動作電圧マージンが小さいとか、オフ時に
電流が流れるため消費電力が増幅する等の問題点があっ
た。
【０００８】
【課題を解決するための手段】本発明の薄膜トランジス
タは、絶縁性基板上に設けた多結晶シリコン薄膜半導体
活性層と、前記薄膜半導体活性層を被覆して設けたゲー
ト絶縁膜と、前記ゲート絶縁膜上に設けたゲート電極
と、前記ゲート電極に整合して前記薄膜半導体活性層に
設けたソース・ドレイン領域とを含んで設けた薄膜トラ
ンジスタにおいて、前記薄膜半導体活性層がＰ型不純物
原子を含有して構成される。
タは、絶縁性基板上に設けた多結晶シリコン薄膜半導体
活性層と、前記薄膜半導体活性層を被覆して設けたゲー
ト絶縁膜と、前記ゲート絶縁膜上に設けたゲート電極
と、前記ゲート電極に整合して前記薄膜半導体活性層に
設けたソース・ドレイン領域とを含んで設けた薄膜トラ
ンジスタにおいて、前記薄膜半導体活性層がＰ型不純物
原子を含有して構成される。
【０００９】本発明の薄膜トランジスタの第１の製造方
法は、絶縁性基板上にＰ型不純物ドーピングガスを含有
する混合シラン原料ガスを用いたＣＶＤ法によりＰ型不
純物を含むシリコン薄膜を形成する工程と、前記シリコ
ン薄膜をレーザアニール法により多結晶化してパターニ
ングし薄膜半導体活性層を形成する工程とを含んで構成
される。
法は、絶縁性基板上にＰ型不純物ドーピングガスを含有
する混合シラン原料ガスを用いたＣＶＤ法によりＰ型不
純物を含むシリコン薄膜を形成する工程と、前記シリコ
ン薄膜をレーザアニール法により多結晶化してパターニ
ングし薄膜半導体活性層を形成する工程とを含んで構成
される。
【００１０】本発明の薄膜トランジスタの第２の製造方
法な、絶縁性基板上にスパッタ法を用いてＰ型不純物を
含むシリコン薄膜を形成する工程と、前記シリコン薄膜
をレーザアニールにより多結晶化してパターニングし薄
膜半導体活性層を形成する工程とを含んで構成される。
法な、絶縁性基板上にスパッタ法を用いてＰ型不純物を
含むシリコン薄膜を形成する工程と、前記シリコン薄膜
をレーザアニールにより多結晶化してパターニングし薄
膜半導体活性層を形成する工程とを含んで構成される。
【００１１】本発明の薄膜トランジスタの第３の製造方
法は、絶縁性基板上にノンドープのシリコン薄膜を形成
し前記シリコン薄膜の上にＰ型不純物原子を含有する酸
化シリコン膜を堆積する工程と、前記酸化シリコン膜の
上方よりレーザを照射して前記シリコン薄膜を多結晶化
すると同時に前記酸化シリコン膜よりシリコン薄膜中に
Ｐ型不純物原子を拡散させＰ型不純物を含む多結晶シリ
コン膜を形成する工程と、前記酸化シリコン膜を除去し
た後前記多結晶シリコン膜をパターニングし薄膜半導体
活性層を形成する工程とを含んで構成される。
法は、絶縁性基板上にノンドープのシリコン薄膜を形成
し前記シリコン薄膜の上にＰ型不純物原子を含有する酸
化シリコン膜を堆積する工程と、前記酸化シリコン膜の
上方よりレーザを照射して前記シリコン薄膜を多結晶化
すると同時に前記酸化シリコン膜よりシリコン薄膜中に
Ｐ型不純物原子を拡散させＰ型不純物を含む多結晶シリ
コン膜を形成する工程と、前記酸化シリコン膜を除去し
た後前記多結晶シリコン膜をパターニングし薄膜半導体
活性層を形成する工程とを含んで構成される。
【００１２】
【作用】薄膜トランジスタのしきい値は半導体／酸化膜
の界面で決定される。界面準位がないと仮定すると、ノ
ンドープのシリンコ膜の場合フェルミレベルはほぼバン
ドギャップの中央にある。この場合はＮ型、Ｐ型トラン
ジスタの特性は０Ｖを中心としてほぼ正負対称の特性が
得られ、しきい値の絶対値はほぼ同じ値となる。
の界面で決定される。界面準位がないと仮定すると、ノ
ンドープのシリンコ膜の場合フェルミレベルはほぼバン
ドギャップの中央にある。この場合はＮ型、Ｐ型トラン
ジスタの特性は０Ｖを中心としてほぼ正負対称の特性が
得られ、しきい値の絶対値はほぼ同じ値となる。
【００１３】しかしながら、エキシマレーザアニール法
で形成した多結晶シリコン薄膜トラジスタの特性は、図
６にも示すように全体的に負側にシフトする事が知られ
ている。この傾向はすべての多結晶シリコン薄膜トラン
ジスタで観測されるが、特にエキシマレーザアニール法
を用いたトランジスタに顕著に観測される。この理由は
完全には明確にされていないが、界面準位あるいは粒界
準位の影響でエキシマレーザアニールによって形成され
る多結晶シリコン薄膜が低濃度のＮ型の性質を有するた
めと考えられる。これを改善するためには、予めＮ型に
シフトした濃度と同濃度のＰ型にドープした半導体層を
用いる事によって解決できる。膜の形成条件に依存する
が３〜２０ｐｐｍドープすればほぼ真性半導体の特性と
なる。
で形成した多結晶シリコン薄膜トラジスタの特性は、図
６にも示すように全体的に負側にシフトする事が知られ
ている。この傾向はすべての多結晶シリコン薄膜トラン
ジスタで観測されるが、特にエキシマレーザアニール法
を用いたトランジスタに顕著に観測される。この理由は
完全には明確にされていないが、界面準位あるいは粒界
準位の影響でエキシマレーザアニールによって形成され
る多結晶シリコン薄膜が低濃度のＮ型の性質を有するた
めと考えられる。これを改善するためには、予めＮ型に
シフトした濃度と同濃度のＰ型にドープした半導体層を
用いる事によって解決できる。膜の形成条件に依存する
が３〜２０ｐｐｍドープすればほぼ真性半導体の特性と
なる。
【００１４】この低濃度のドーピングは高精度にドーピ
ング濃度を制御可能な方法が必要である。通常半導体プ
ロセスではイオン注入法を用いるのが一般的である。し
かしながら本方法は、絶縁体基板上ではチャージアップ
を起こし易い、スループットが悪い。装置が高価でラン
ニングコストが高い等の問題があり、液晶ディスプレイ
などの大面積ガラス基板上に形成するデバイスのプロセ
スとしては不適当である。
ング濃度を制御可能な方法が必要である。通常半導体プ
ロセスではイオン注入法を用いるのが一般的である。し
かしながら本方法は、絶縁体基板上ではチャージアップ
を起こし易い、スループットが悪い。装置が高価でラン
ニングコストが高い等の問題があり、液晶ディスプレイ
などの大面積ガラス基板上に形成するデバイスのプロセ
スとしては不適当である。
【００１５】このイオン注入法を用いずに、ドープされ
たシリコン膜を形成する方法として次の３種の方法が考
えられる。
たシリコン膜を形成する方法として次の３種の方法が考
えられる。
【００１６】第１にＣＶＤ法がある。シラン系ガス中に
予めＰ型不純物のドーピングガス（例えばジボラン等）
を混入した混合ガスを用いてＣＶＤ法で成膜を行う事に
より予めホウ素を含有したシリコン膜を形成することが
できる。本方法では従来に比較して工程の増加が全くな
く、予めホウ素を含有するシリコン膜を形成できる。
予めＰ型不純物のドーピングガス（例えばジボラン等）
を混入した混合ガスを用いてＣＶＤ法で成膜を行う事に
より予めホウ素を含有したシリコン膜を形成することが
できる。本方法では従来に比較して工程の増加が全くな
く、予めホウ素を含有するシリコン膜を形成できる。
【００１７】また、第２の方法としてはスパッタ法が考
えられる。本方法ではターゲット内に予め不純物元素を
混入させて置く、あるいは２種のターゲットを用いる同
時スパッタ法により、予めドープされたシリコン薄膜を
形成する事が可能である。本方法ではＣＶＤ法に比べド
ーピング量を大きく制御でき、しかも成膜温度が低いと
いう利点がある。一方、成膜した膜は非晶質であるた
め、レーザアニール結晶化プロセスが必須となる。
えられる。本方法ではターゲット内に予め不純物元素を
混入させて置く、あるいは２種のターゲットを用いる同
時スパッタ法により、予めドープされたシリコン薄膜を
形成する事が可能である。本方法ではＣＶＤ法に比べド
ーピング量を大きく制御でき、しかも成膜温度が低いと
いう利点がある。一方、成膜した膜は非晶質であるた
め、レーザアニール結晶化プロセスが必須となる。
【００１８】又、第３の方法は、シリコン薄膜上に不純
物を含有する酸化シリコン膜を形成し、この上部よりレ
ーザを照射しシリコン薄膜の結晶化を行う。この酸化膜
をレーザアニール時のキャップ膜として用いると同時に
不純物の拡散源にもなり結晶化とドーピングプロセスを
同時に実現できる。酸化膜中の不純物含有量とレーザア
ニール条件を制御する事により、シリコン膜中の不純物
濃度を制御する事が可能である。
物を含有する酸化シリコン膜を形成し、この上部よりレ
ーザを照射しシリコン薄膜の結晶化を行う。この酸化膜
をレーザアニール時のキャップ膜として用いると同時に
不純物の拡散源にもなり結晶化とドーピングプロセスを
同時に実現できる。酸化膜中の不純物含有量とレーザア
ニール条件を制御する事により、シリコン膜中の不純物
濃度を制御する事が可能である。
【００１９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００２０】図１（ａ）〜（ｃ）は本発明の第１の実施
例の製造方法を説明するための工程順に示した断面図で
ある。
例の製造方法を説明するための工程順に示した断面図で
ある。
【００２１】まず、図１（ａ）に示すように、ガラス基
板１の上にＰ型不純物ドーピングガスであるジボランを
含む混合シランガスを用いたＬＰＣＶＤ法によりホウ素
原子を３〜２０ｐｐｍ含有するシリコン薄膜３を成膜温
度約６００℃で形成する。
板１の上にＰ型不純物ドーピングガスであるジボランを
含む混合シランガスを用いたＬＰＣＶＤ法によりホウ素
原子を３〜２０ｐｐｍ含有するシリコン薄膜３を成膜温
度約６００℃で形成する。
【００２２】次に、図１（ｂ）に示すように、エキシマ
レーザによりシリコン薄膜３をアニールして多結晶化し
た後パターニングして多結晶シリコン薄膜４を形成す
る。
レーザによりシリコン薄膜３をアニールして多結晶化し
た後パターニングして多結晶シリコン薄膜４を形成す
る。
【００２３】次に、図１（ｃ）に示すように、多結晶シ
リコン薄膜４を含む表面にゲート絶縁膜として酸化シリ
コン膜５を堆積し、酸化シリコン膜５の上にドープド多
結晶シリコン膜を堆積してパターニングしたゲート電極
６を形成する。次に、ゲート電極６をマスクとして多結
晶シリコン薄膜４にリンイオン７をイオン注入してソー
ス・ドレイン領域８を形成する。
リコン薄膜４を含む表面にゲート絶縁膜として酸化シリ
コン膜５を堆積し、酸化シリコン膜５の上にドープド多
結晶シリコン膜を堆積してパターニングしたゲート電極
６を形成する。次に、ゲート電極６をマスクとして多結
晶シリコン薄膜４にリンイオン７をイオン注入してソー
ス・ドレイン領域８を形成する。
【００２４】次に、図１（ｄ）に示すように、ゲート電
極６を含む表面に層間絶縁膜９を堆積してソース・ドレ
イン領域８に達するコンタクトホールを形成する。次
に、コンタクトホールを含む表面に金属膜を堆積してパ
ターニングし、コンタクトホールのソース・ドレイン領
域に接続する電極配線１０を形成し、薄膜トランジスタ
を構成する。
極６を含む表面に層間絶縁膜９を堆積してソース・ドレ
イン領域８に達するコンタクトホールを形成する。次
に、コンタクトホールを含む表面に金属膜を堆積してパ
ターニングし、コンタクトホールのソース・ドレイン領
域に接続する電極配線１０を形成し、薄膜トランジスタ
を構成する。
【００２５】なお、シリコン薄膜１１は、ＣＶＤ法の代
りにスパッタターゲットとしてホウ素を含むシリコンタ
ーゲットを用いたスパッタ法によりホウ素原子を３〜２
０ｐｐｍ含有するシリコン薄膜を形成し、エキサマレー
ザによりアニールして多結晶シリコン薄膜４を形成して
も良い。
りにスパッタターゲットとしてホウ素を含むシリコンタ
ーゲットを用いたスパッタ法によりホウ素原子を３〜２
０ｐｐｍ含有するシリコン薄膜を形成し、エキサマレー
ザによりアニールして多結晶シリコン薄膜４を形成して
も良い。
【００２６】図２（ａ）〜（ｃ）は本発明の第２の実施
例の製造方法を説明するための工程順に示した断面図で
ある。
例の製造方法を説明するための工程順に示した断面図で
ある。
【００２７】図２（ａ）に示すように、ガラス基板１の
上にノンドープのシリコン薄膜２を形成し、シリンコ薄
膜２の上にホウ素を含む酸化シリコン膜１２を堆積す
る。
上にノンドープのシリコン薄膜２を形成し、シリンコ薄
膜２の上にホウ素を含む酸化シリコン膜１２を堆積す
る。
【００２８】次に、図２（ｂ）に示すように、上方より
エキシマレーザを照射してシリコン薄膜２を再結晶化す
ると同時に酸化シリコン膜１２よりホウ素を拡散させホ
ウ素原子を３〜２０ｐｐｍ含有する多結晶シリコン薄膜
４を形成する。ここで、酸化シリコン膜１２はレーザア
ニールのキャップ膜及び不純物拡散ソースとして働く。
エキシマレーザを照射してシリコン薄膜２を再結晶化す
ると同時に酸化シリコン膜１２よりホウ素を拡散させホ
ウ素原子を３〜２０ｐｐｍ含有する多結晶シリコン薄膜
４を形成する。ここで、酸化シリコン膜１２はレーザア
ニールのキャップ膜及び不純物拡散ソースとして働く。
【００２９】次に、図２（ｃ）に示すように、酸化シリ
コン膜１２を除去した後、第１の実施例と同様の工程で
多結晶シリコン薄膜４をパターニングし、多結晶シリコ
ン薄膜４を含む表面に酸化シリコン膜５を形成する。次
に酸化シリコン膜４の上にゲート電極６を形成し、ゲー
ト電極６に整合するソース・ドレイン領域を形成する。
コン膜１２を除去した後、第１の実施例と同様の工程で
多結晶シリコン薄膜４をパターニングし、多結晶シリコ
ン薄膜４を含む表面に酸化シリコン膜５を形成する。次
に酸化シリコン膜４の上にゲート電極６を形成し、ゲー
ト電極６に整合するソース・ドレイン領域を形成する。
【００３０】図３は本発明の薄膜トランジスタ特性を示
す図である。
す図である。
【００３１】図３に示すように、ゲート電圧の０Ｖを中
心としてＮ型，Ｐ型ＴＦＴの対称的な特性が得られ、従
来例のようにＮ型ＴＦＴがゲート電圧０Ｖで動作電流が
流れたり、オフ時の消費電力を増大させる等の問題点を
解決できる。
心としてＮ型，Ｐ型ＴＦＴの対称的な特性が得られ、従
来例のようにＮ型ＴＦＴがゲート電圧０Ｖで動作電流が
流れたり、オフ時の消費電力を増大させる等の問題点を
解決できる。
【００３２】なお、本発明は図４に示すスタガ構造の薄
膜トランジスタについても同様に適用できる。
膜トランジスタについても同様に適用できる。
【００３３】
【発明の効果】以上説明したように本発明は、薄膜半導
体活性層にＰ型不純物をドープすることにより、Ｐ型Ｔ
ＦＴとＮ型ＴＦＴのトランジスタ特性をゲート電圧０Ｖ
に対して対称形にすることができ、Ｎ型ＴＦＴの回路動
作マージンを増大させ、また、オフ時の消費電力を低減
させることができるという効果を有する。
体活性層にＰ型不純物をドープすることにより、Ｐ型Ｔ
ＦＴとＮ型ＴＦＴのトランジスタ特性をゲート電圧０Ｖ
に対して対称形にすることができ、Ｎ型ＴＦＴの回路動
作マージンを増大させ、また、オフ時の消費電力を低減
させることができるという効果を有する。
【図１】本発明の第１の実施例の製造方法を説明するた
めの工程順に示した断面図。
めの工程順に示した断面図。
【図２】本発明の第２の実施例の製造方法を説明するた
めの工程順に示した断面図。
めの工程順に示した断面図。
【図３】本発明の薄膜トランジスタのトランジスタ特性
を示す図。
を示す図。
【図４】本発明の第３の実施例の一例を示す断面図。
【図５】従来の薄膜トランジスタの一例を示す断面図。
【図６】従来の薄膜トラジスタのトランジスタ特性を示
す図。
す図。
１ ガラス基板 ２，３ シリンコ薄膜 ４，１４ 多結晶シリコン薄膜 ５，１２ 酸化シリコン膜 ６ ゲート電極 ７ リンイオン ８ ソース・ドレイン領域 ９ 層間絶縁膜 １０ 電極配線 １３ ソース・ドレイン電極
Claims (4)
- 【請求項１】 絶縁性基板上に設けた多結晶シリコン薄
膜半導体活性層と、前記薄膜半導体活性層を被覆して設
けたゲート絶縁膜と、前記ゲート絶縁膜上に設けたゲー
ト電極と、前記ゲート電極に整合して前記薄膜半導体活
性層に設けたソース・ドレイン領域とを含んで設けた薄
膜トランジスタにおいて、前記薄膜半導体活性層がＰ型
不純物原子を含有することを特徴とする薄膜トランジス
タ。 - 【請求項２】 絶縁性基板上にＰ型不純物ドーピングガ
スを含有する混合シラン原料ガスを用いたＣＶＤ法によ
りＰ型不純物を含むシリコン薄膜を形成する工程と、前
記シリコン薄膜をレーザアニール法により多結晶化して
パターニングし薄膜半導体活性層を形成する工程とを含
むことを特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 絶縁性基板上にスパッタ法を用いてＰ型
不純物を含むシリコン薄膜を形成する工程と、前記シリ
コン薄膜をレーザアニールにより多結晶化してパターニ
ングし薄膜半導体活性層を形成する工程とを含むことを
特徴とする薄膜トランジスタの製造方法。 - 【請求項４】 絶縁性基板上にノンドープのシリコン薄
膜を形成し前記シリコン薄膜の上にＰ型不純物原子を含
有する酸化シリコン膜を堆積する工程と、前記酸化シリ
コン膜の上方よりレーザを照射して前記シリコン薄膜を
多結晶化すると同時に前記酸化シリコン膜よりシリコン
薄膜中にＰ型不純物原子を拡散させＰ型不純物を含む多
結晶シリコン膜を形成する工程と、前記酸化シリコン膜
を除去した後前記多結晶シリコン膜をパターニングし薄
膜半導体活性層を形成する工程とを含むことを特徴とす
る薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4647792A JPH05251703A (ja) | 1992-03-04 | 1992-03-04 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4647792A JPH05251703A (ja) | 1992-03-04 | 1992-03-04 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251703A true JPH05251703A (ja) | 1993-09-28 |
Family
ID=12748277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4647792A Pending JPH05251703A (ja) | 1992-03-04 | 1992-03-04 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0717439A2 (en) * | 1994-12-14 | 1996-06-19 | Eastman Kodak Company | A method of fabricating a TFT-EL pixel |
-
1992
- 1992-03-04 JP JP4647792A patent/JPH05251703A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0717439A2 (en) * | 1994-12-14 | 1996-06-19 | Eastman Kodak Company | A method of fabricating a TFT-EL pixel |
| JPH08241047A (ja) * | 1994-12-14 | 1996-09-17 | Eastman Kodak Co | Ｔｆｔ−ｅｌ画素製造方法 |
| EP0717439A3 (en) * | 1994-12-14 | 1999-06-02 | Eastman Kodak Company | A method of fabricating a TFT-EL pixel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211536B1 (en) | Semiconductor device having improved crystal orientation | |
| KR100863446B1 (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
| US5834071A (en) | Method for forming a thin film transistor | |
| US7189603B2 (en) | Thin film transistor substrate and its manufacture | |
| WO2017020358A1 (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| JPH05335573A (ja) | 薄膜半導体装置 | |
| JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| JP5128767B2 (ja) | 表示装置とその製造方法 | |
| JP2779492B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH05251703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3603968B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06252170A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0334433A (ja) | 薄膜トランジスタの製造方法 | |
| KR100521275B1 (ko) | 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스 | |
| KR100521273B1 (ko) | 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스 | |
| JP2705550B2 (ja) | Ｃｍｏｓ薄膜トランジスタおよびその製造方法 | |
| KR0166910B1 (ko) | 액정표시소자용 박막트랜지스터 제조방법 | |
| KR100788993B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| JP2005051172A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2960742B2 (ja) | 薄膜トランジスタ素子 | |
| JPH0575126A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07335895A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981215 |