KR0166910B1 - 액정표시소자용 박막트랜지스터 제조방법 - Google Patents
액정표시소자용 박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR0166910B1 KR0166910B1 KR1019940005868A KR19940005868A KR0166910B1 KR 0166910 B1 KR0166910 B1 KR 0166910B1 KR 1019940005868 A KR1019940005868 A KR 1019940005868A KR 19940005868 A KR19940005868 A KR 19940005868A KR 0166910 B1 KR0166910 B1 KR 0166910B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- active layer
- driving circuit
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 66
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000007740 vapor deposition Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims abstract description 3
- 238000005224 laser annealing Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 58
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 230000003746 surface roughness Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000004913 activation Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000010956 selective crystallization Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시소자용 박막트랜지스터 제조방법에 관한 것으로, 게이트와 소오스간의 커패시턴스를 줄여 화소부의 플릭커현상을 없애고 구동회로부의 구동주파수를 높여 우수한 특성을 갖는 액정표시소자용 박막트랜지스터를 제조하기 위한 것이다.
본 발명은 구동회로부 영역 및 화소부 영역을 포함하는 투명절연기판 위에 열화학기상증착법에 의해 비정질실리콘을 증착하는 공정과, 상기 비정질실리콘층을 패터닝하여 구동회로부 박막트랜지스터의 활성층패턴 및 화소부 박막트랜지스터의 활성층패턴을 형성하는 공정, 상기 구동회로부 박막트랜지스터의 활성층패턴을 레이저 어닐링에 의해 선택적으로 결정화하는 공정, 상기 구동회로부 박막트랜지스터의 활성층패턴 및 화소부 박막트랜지스터의 활성층패턴을 수소화하여 구동회로부 박막트랜지스터의 다결정수소화실리콘 활성층 및 화소부 박막트랜지스터의 비정질수소화실리콘 활성층을 형성하는 공정, 상기 구동회로부 박막트랜지스터 활성층 및 화소부 박막트랜지스터 활성층을 포함한 기판 전면에 게이트절연막을 형성하는 공정, 상기 게이트절연막상의 상기 구동회로부 박막트랜지스터 활성층 및 화소부 박막트랜지스터 활성층 상부에 각각 게이트전극을 형성하는 공정, 상기 게이트전극을 마스크로 하여 상기 구동회로부 박막트랜지스터 활성층 및 화소부 박막트랜지스터 활성층에 불순물이온을 주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시소자용 박막트랜지스터 제조방법을 제공한다.
Description
제1도는 종래의 액정표시소자용 박막트랜지스터 제조방법을 도시한 공정순서도.
제2도는 본 발명에 의한 액정표시소자용 박막트랜지스터 제조방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 투명절연기판 2 : 게이트전극
3 : 게이트절연막
4-1 : 화소부 박막트랜지스터의 비정질수소화실리콘 활성층
4-3 : 화소부 박막트랜지스터의 활성층패턴
4-2 : 구동회로부 박막트랜지스터의 활성층패턴
4-4 : 구동회로부 박막트랜지스터의 다결정실리콘 활성층
6 : 소오스 및 드레인영역 7 : 소오스 및 드레인 금속전극
8 : 층간절연막
본 발명은 액정표시소자용 박막트랜지스터 제조방법에 관한 것으로, 특히 상부게이트형의 셀프얼라인구조를 갖는 하이브리드형 액정표시소자용 박막트랜지스터 제조방법에 관한 것이다.
종래기술에 의한 구동회로를 내장한 하이브리드형 액정표시소자용 박막트랜지스터 제조방법을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1a도와 같이 투명절연기판(1)위에 게이트전극(2)을 형성한 후, 전면에 게이트절연막(3)을 형성하고, 이 위에 PECVD(Plasma enhanced chemical vapor deposition)방법에 의해 비정질수소화실리콘층(a-Si:H)을 증착한 다음 이를 화수부의 활성층영역패턴(4-1) 및 구동회로부의 활성층 영역패턴(4-2)으로 패터닝한 후, 구동회로부의 a-Si:H활성층을 엑시머레이저에 의해 선택적으로 탈수소화하고 결정화하여 다결정실리콘 활성층으로 만든다.
이어서 제1b도와 같이 상기 기판 전면에 절연막(5)을 형성한 후, 게이트전극(2)을 마스크로 이용하여 백일루미네이션(Back illumination)에 의한 사진식각공정을 통해 상기 절연막(5)을 선택적으로 식각하여 에치스토퍼(Etch stopper)(5)를 형성한 다음, 이 에치스토퍼(5)를 마스크로 하여 상기 화소부 및 구동회로부의 활성층(4-1, 4-2)에 불순물을 선택적으로 도핑하여 소오스 및 드레인영역(6)을 형성한다.
다음에 제1c도에 도시된 바와 같이 상기 기판 전면에 금속을 증착한 후 이를 패터닝하여 소오스 및 드레인 금속전극(7)을 형성함으로써 동일기판위에 a-Si:H 박막트랜지스터와 다결정실리콘 박막트랜지스터를 동시에 형성하여 하이브리드형(Hybrid type) 액정표시소자용 박막트랜지스터의 제작한다.
상술한 종래의 구동회로 내장형 비정질실리콘 박막트랜지스터 제조방법에 있어서는 게이트전극을 마스크로 이용한 백일루미네이션에 의한 사진식각공정으로 형성한 에치스토퍼를 마스크로 하여 셀프얼라인 소오스 및 드레인영역을 형성하므로 정확한 셀프얼라인이 이루어지기 어렵다. 따라서 게이트와 소오스간의 커패시턴스(Cgs)가 증가하게 되며 이로 인해 화소부의 플릭커(flicker)현상이나 구동회로의 둥작주파수저하 등의 문제가 발상한다.
또한, 구동회로의 비정질수호화실리콘 활성층을 엑시머 레이저로 선택적으로 탈수소화하고 결정화할 때 하부게이트구조에서 다결정실리콘과 게이트절연막 사이의 계면의 다결정실리콘 하층부의 결정도가 떨어지며, 게이트절연막에 결함이 발생할 가능성이 많다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 게이트와 소오스간의 커패시턴스를 줄여 화소부의 플릭커현상을 없애고 구동회로부의 구동주파수를 높여 우수한 특성을 갖는 액정표시소자용 박막트랜지스터를 제조하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 액정표시소자용 박막트랜지스터 제조방법은 구동회로부 영역 및 화소부 영역을 포함하는 투명절연기판 위에 열화학기상증착법에 의해 비정질실리콘을 증착하는 공정과, 상기 비정질실리콘층을 패터닝하여 구동회로부 박막트랜지스터의 활성층패턴 및 화소부 박막트랜지스터의 활성층패턴을 형성하는 공정, 상기 구동회로부 박막트랜지스터의 활성층패턴을 레이저 어닐링에 의해 선택적으로 결정화하는 공정, 상기 구동회로부 박막트랜지스터의 활성층패턴 및 화소부 박막트랜지스터의 활성층패턴을 수소화하여 구동회로부 박막트랜지스터의 다결정수소화실리콘 활성층 및 화소부 박막트랜지스터의 비정질수소화실리콘 활성층을 형성하는 공정, 상기 구동회로부 박막트랜지스터 활성층 및 화소부 박막트랜지스터 활성층을 포함한 기판 전면에 게이트절연막을 형성하는 공정, 상기 게이트절연막상의 상기 구동회로부 박막트랜지스터 활성층 및 화소부 박막트랜지스터 활성층 상부에 각각 게이트전극을 형성하는 공정, 상기 게이트전극을 마스크로 하여 상기 구동회로부 박막트랜지스터 활성층 및 화소부 박막트랜지스터 활성층에 불순물이온을 주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 액정표시소자용 박막트랜지스터 제조방법을 공정순서에 따라 도시하였다.
먼저, 제2a도와 같이 구동회로부영역과 화소부영역으로 구분된 투명절연기판(1)위에 열화학기상증착(Thermal Chemical Vapor Deposition)방법에 의해 비정질실리콘을 증착한 후, 이를 패터닝하여 구동회로부 박막트랜지스터의 활성층패턴(4-2) 및 화소부 박막트랜지스터의 활성층패턴(4-3)을 각각 형성한다. 이때, 비정질실리콘막은 막중의 수소함량이 1-5atom%이하로 극히 적기 때문에 다결정실리콘으로 결정화시킬 때 탈수소공정이 필요없게 된다. 따라서 구동회로부의 비정질실리콘 활성층패턴(4-2)만을 엑시머 레이저로 어닐링하여 선택적으로 결정화시켜 다결정실리콘으로 만든다.
이어서 제2b도에 도시된 바와 같이 기판 전면에 RF-플라즈마, ECR-CVD, RPCVD 또는 H+이온주입방법으로 수소화공정을 진행하여 화소부의 비정질수소화실리콘(a-Si:H) 활성층(4-1) 및 구동회로부의 다결정수소화실리콘(poly-Si:H) 활성층(4-4)을 각각 형성한다.
다음에 제2c도와 같이 상기 화소부의 비정질수소화실리콘(a-Si:H) 활성화층(4-1) 및 구동회로부의 다결정수소화실리콘(poly-Si:H) 활성화층(4-4)을 포함한 기판 전면에 게이트절연막(3)을 형성한 후, 상기 게이트절연막(3)상의 상기 구동회로부 활성층(4-4) 및 화소부 활성층(4-1) 상부에 게이트전극(2)을 각각 형성한 후, 이 게이트전극(2)을 마스크로 하여 불순물을 도핑하여 상기 구동회로부 및 화소부 각각의 활성층에 소오스 및 드레인영역(6)을 형성한다.
이어서 제2d도에 도시된 바와 같이 상기 결과물 전면에 층간절연막(8)을 형성하고 이를 선택적으로 식각하여 상기 소오스 및 드레인영역(6)을 노출시키는 콘택홀을 형성한 후, 그 결과물 전면에 금속을 증착한 후, 이를 소정의 소오스 및 드레인 전극패턴으로 패터닝하여 상기 콘택홀을 통해 소오스 및 트레인영역(6)과 접속되는 소오스 및 드레인 금속전극(7)을 형성함으로써 하이브리드형 액정표시소자용 박막트랜지스터를 완성한다.
이상 상술한 바와 같이 본 발명에 의하면, 게이트전극을 마스크로 하여 소오스 및 드레인영역을 셀프얼라인 형성하므로 게이트-소오스간 커패시턴스(Cgs)가 극히 적어진다. 따라서 화소부의 플럭커 현상을 저하시키고 구동회로부의 동작주파수 범위를 크게 증가시킬 수 있다.
또한, 본 발명은 활성층으로서 열기상화학증착법에 의한 비정질실리콘을 사용하는데 열기상화학증착법에 의한 비정질실리콘은 수소함량이 1-5atom%이하이고 표면거칠기가 20Å이하로서 표면이 평탄하면서 수소가 극히 적어 엑시머 레이저로 선택적 결정화를 행할 때 표면거칠기가 적으면서도 상층부의 결정도가 우수한 다결정실리콘막을 형성하여 활성층인 다결정실리콘막과 게이트산화막의 계면상태를 크게 개선시킬 수 있다.
그리고 구동회로부의 다결정실리콘 활성층을 직접 수소화하므로 다결정실리콘층의 수소 패시베이션(Passivation)이 용이하며, 상부게이트구조를 채택함으로써 활성층의 두께를 감소시킬 수 있다.
Claims (3)
- 구동회로부 영역 및 화소부 영역을 포함하는 투명절연기판 위에 비정질실리콘을 증착하는 공정과, 상기 비정질실리콘층을 패터닝하여 구동회로부 박막트랜지스터의 활성층패턴 및 화소부 박막트랜지스터의 활성층패턴을 형성하는 공정, 상기 구동회로부 박막트랜지스터의 활성층패턴을 레이저 어닐링에 의해 선택적으로 결정화하는 공정, 상기 구동회로부 박막트랜지스터의 활성층패턴 및 화소부 박막트랜지스터의 활성층패턴을 수소화하여 구동회로부 박막트랜지스터의 다결정수소화실리콘 활성층 및 화소부 박막트랜지스터의 비정질수소화실리콘 활성층을 형성하는 공정, 상기 구동회로부 박막트랜지스터 활성층 및 화소부 박막트랜지스터 활성층을 포함한 기판 전면에 게이트절연막을 형성하는 공정, 상기 게이트절연막상의 상기 구동회로부 박막트랜지스터 활성층 및 화소부 박막트랜지스터 활성층 상부에 각각 게이트전극을 형성하는 공정, 상기 게이트전극을 마스크로 하여 상기 구동회로부 박막트랜지스터 활성층 및 화소부 박막트랜지스터 활성층에 불순물이온을 주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시소자용 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 열화학기상증착법에 의해 형성되는 비정질실리콘막의 수소함량은 1-5atom%이하이고, 표면거칠기가 20Å이하임을 특징으로 하는 액정표시소자용 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 소오스 및 드레인영역을 형성하는 공정 후에 상기 게이트절연막상에 층간절연막을 형성하는 공정과, 상기 층간절연막 및 게이트절연막을 선택적으로 식각하여 상기 소오스 및 드레인영역을 노출시키는 콘택홀을 형성하는 공정, 상기 층간절연막상에 상기 콘택홀을 통해 상기 소오스 및 드레인영역과 접속되는 소오스 및 드레인 금속전극을 형성하는 공정이 더 포함되는 것을 특징으로 하는 액정표시소자용 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005868A KR0166910B1 (ko) | 1994-03-23 | 1994-03-23 | 액정표시소자용 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005868A KR0166910B1 (ko) | 1994-03-23 | 1994-03-23 | 액정표시소자용 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950028011A KR950028011A (ko) | 1995-10-18 |
| KR0166910B1 true KR0166910B1 (ko) | 1999-02-01 |
Family
ID=19379468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940005868A KR0166910B1 (ko) | 1994-03-23 | 1994-03-23 | 액정표시소자용 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166910B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020209535A1 (ko) * | 2019-04-09 | 2020-10-15 | 한양대학교 산학협력단 | 수소 확산 방지막을 포함하는 표시 장치 및 그 제조 방법 |
-
1994
- 1994-03-23 KR KR1019940005868A patent/KR0166910B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020209535A1 (ko) * | 2019-04-09 | 2020-10-15 | 한양대학교 산학협력단 | 수소 확산 방지막을 포함하는 표시 장치 및 그 제조 방법 |
| US12009372B2 (en) | 2019-04-09 | 2024-06-11 | Isac Research Inc. | Display device including hydrogen diffusion barrier film, and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950028011A (ko) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627487B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7109108B2 (en) | Method for manufacturing semiconductor device having metal silicide | |
| US7354811B2 (en) | Semiconductor device and process for fabricating the same | |
| US7521303B2 (en) | Method of crystallizing amorphous semiconductor thin film and method of fabricating poly crystalline thin film transistor using the same | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
| JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| KR0166910B1 (ko) | 액정표시소자용 박막트랜지스터 제조방법 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20000074451A (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| KR100425156B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100351869B1 (ko) | 회로내장티에프티-엘씨디제조방법 | |
| KR100452443B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR20030057655A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100421906B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR950028014A (ko) | 액정표시소자용 박막트랜지스터 제조방법 | |
| KR20020088276A (ko) | 다결정화 방법과 이를 이용한 박막트랜지스터 제조방법 및액정표시장치 제조방법 | |
| KR20050066645A (ko) | 금속유도결정화에 의한 액정표시소자 제조방법 | |
| KR20030057657A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JPH11330488A (ja) | 半導体装置およびその作製方法 | |
| KR20050072517A (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120628 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 16 |
|
| EXPY | Expiration of term |