JPH05250219A - テストプログラムの網羅率測定装置 - Google Patents
テストプログラムの網羅率測定装置Info
- Publication number
- JPH05250219A JPH05250219A JP4038932A JP3893292A JPH05250219A JP H05250219 A JPH05250219 A JP H05250219A JP 4038932 A JP4038932 A JP 4038932A JP 3893292 A JP3893292 A JP 3893292A JP H05250219 A JPH05250219 A JP H05250219A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- signal line
- microinstruction
- information
- sequence control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】マイクロプログラムの網羅率測定時間の短縮
化。 【構成】マイクロ命令格納手段２内のマイクロ命令の分
岐条件選択フィールドにより選択される分岐条件と、シ
ーケンス制御フィールドよりマイクロ命令の分岐情報を
作成する分岐情報作成手段３と、マイクロ命令の存在す
る各アドレスに対して１ワードが定義され分岐情報作成
手段の出力を記憶する情報記憶手段４と、マイクロ命令
格納手段２のシーケンス制御フィールドの情報をエンコ
ードし情報記憶手段４に出力するエンコーダ５と、情報
記憶手段４に対するライトアドレスを出力するアドレス
格納手段１から成り、分岐情報作成手段３の出力である
分岐方向とエンコーダ５の出力である分岐種別を情報記
憶手段４に同時に書き込む。 【効果】実行したマイクロ命令を調べ直すまでもなく網
羅率を測定することが可能となる。
化。 【構成】マイクロ命令格納手段２内のマイクロ命令の分
岐条件選択フィールドにより選択される分岐条件と、シ
ーケンス制御フィールドよりマイクロ命令の分岐情報を
作成する分岐情報作成手段３と、マイクロ命令の存在す
る各アドレスに対して１ワードが定義され分岐情報作成
手段の出力を記憶する情報記憶手段４と、マイクロ命令
格納手段２のシーケンス制御フィールドの情報をエンコ
ードし情報記憶手段４に出力するエンコーダ５と、情報
記憶手段４に対するライトアドレスを出力するアドレス
格納手段１から成り、分岐情報作成手段３の出力である
分岐方向とエンコーダ５の出力である分岐種別を情報記
憶手段４に同時に書き込む。 【効果】実行したマイクロ命令を調べ直すまでもなく網
羅率を測定することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明のテストプログラムの網羅
率測定装置、特にマイクロプログラムを利用した情報処
理装置におけるマイクロプログラムの走行評価状況の測
定を行うテストプログラムの網羅率測定装置に関する。
率測定装置、特にマイクロプログラムを利用した情報処
理装置におけるマイクロプログラムの走行評価状況の測
定を行うテストプログラムの網羅率測定装置に関する。
【０００２】
【従来の技術】マイクロプログラムを使用する情報処理
装置に対し、テストプログラムを使用して機能テストを
行なう場合、このテストプログラムが全機能に対してど
れだけ試験が行なえたかを判断するため、マイクロプロ
グラムの全ステップに対し実行したステップの割合であ
る網羅率を測定することが知られている。
装置に対し、テストプログラムを使用して機能テストを
行なう場合、このテストプログラムが全機能に対してど
れだけ試験が行なえたかを判断するため、マイクロプロ
グラムの全ステップに対し実行したステップの割合であ
る網羅率を測定することが知られている。
【０００３】従来のこの種のテストプログラムの網羅率
測定装置は、ＲＡＭ等の情報記憶手段に、マイクロ命令
アドレスをライトアドレスとしてそのアドレスのマイク
ロ命令が実行されたか否か、あるいはどのような分岐を
行なったか否かを記憶させてゆく手段を用いている。図
３は、このような従来例であり、一方向分岐（無条件分
岐、又は分岐無し）、２方向分岐、４方向分岐が可能で
あるマイクロ命令に対する網羅率測定装置を示すブロッ
ク図である。図３において、アドレス格納手段３０５
は、現在実行中のマイクロ命令のアドレスを信号線３１
を使用して受けとり、信号線３１の指示により格納す
る。マイクロ命令格納手段３０６は、現在実行中のマイ
クロ命令を信号線３３を使用して受けとり信号線３１の
指示により格納する。マイクロ命令格納手段３０６に格
納されたマイクロ命令は信号線３６により読出されるシ
ーケンス制御情報と、信号線３７により読出される分岐
条件選択情報と、その他とに分割される。
測定装置は、ＲＡＭ等の情報記憶手段に、マイクロ命令
アドレスをライトアドレスとしてそのアドレスのマイク
ロ命令が実行されたか否か、あるいはどのような分岐を
行なったか否かを記憶させてゆく手段を用いている。図
３は、このような従来例であり、一方向分岐（無条件分
岐、又は分岐無し）、２方向分岐、４方向分岐が可能で
あるマイクロ命令に対する網羅率測定装置を示すブロッ
ク図である。図３において、アドレス格納手段３０５
は、現在実行中のマイクロ命令のアドレスを信号線３１
を使用して受けとり、信号線３１の指示により格納す
る。マイクロ命令格納手段３０６は、現在実行中のマイ
クロ命令を信号線３３を使用して受けとり信号線３１の
指示により格納する。マイクロ命令格納手段３０６に格
納されたマイクロ命令は信号線３６により読出されるシ
ーケンス制御情報と、信号線３７により読出される分岐
条件選択情報と、その他とに分割される。
【０００４】分岐情報作成手段３０７は、マイクロ命令
格納手段３０６より信号線３６と信号線３７を使用しシ
ーケンス制御情報と分岐条件選択情報を受けとり、信号
線３４から受けとる分岐条件群より分岐条件を選択し、
マイクロ命令の分岐方向を決定し、４つの分岐方向の各
々に対応した信号線３０１，３０２，３０３，３０４の
内、分岐方向に対応した１つの信号線に分岐先である事
を示す値（論理値“１”）を値の３つの信号線には分岐
先ではない事を示す値（論理値“０”）をそれぞれ出力
する。
格納手段３０６より信号線３６と信号線３７を使用しシ
ーケンス制御情報と分岐条件選択情報を受けとり、信号
線３４から受けとる分岐条件群より分岐条件を選択し、
マイクロ命令の分岐方向を決定し、４つの分岐方向の各
々に対応した信号線３０１，３０２，３０３，３０４の
内、分岐方向に対応した１つの信号線に分岐先である事
を示す値（論理値“１”）を値の３つの信号線には分岐
先ではない事を示す値（論理値“０”）をそれぞれ出力
する。
【０００５】情報記憶手段３０８は、ライトイネーブル
ＷＥに接続される信号線３８が論理値“１”である時
に、ライトアドレウＷＡに接続されている信号線３５で
示されるアドレスにライトデータＳ11，Ｓ12，Ｓ13，Ｓ
14に接続されている信号線３０１，３０２，３０３，３
０４により伝えられる分岐方向情報を書込む。
ＷＥに接続される信号線３８が論理値“１”である時
に、ライトアドレウＷＡに接続されている信号線３５で
示されるアドレスにライトデータＳ11，Ｓ12，Ｓ13，Ｓ
14に接続されている信号線３０１，３０２，３０３，３
０４により伝えられる分岐方向情報を書込む。
【０００６】以下に、図４のマイクロプログラムを走行
させた場合における、図３に示した従来のテストプログ
ラムの網羅率測定装置の動作を説明する。
させた場合における、図３に示した従来のテストプログ
ラムの網羅率測定装置の動作を説明する。
【０００７】信号線３１の指示により処理Ａのマイクロ
命令のアドレス“ａ”がアドレス格納手段３０５に、処
理Ａのマイクロ命令がマイクロ命令格納手段３０６にそ
れぞれ格納される。
命令のアドレス“ａ”がアドレス格納手段３０５に、処
理Ａのマイクロ命令がマイクロ命令格納手段３０６にそ
れぞれ格納される。
【０００８】処理Ａは２方向分岐であり、処理Ｃへ分岐
する場合、信号線３０２に論理値“０”が出力される。
する場合、信号線３０２に論理値“０”が出力される。
【０００９】情報記憶手段３０８は、信号線３８の指示
によりアドレス“ａ”の１ワードに対し、信号線３０
１，３０２，３０３，３０４の値を、各々対応するフィ
ールドに以前記憶された内容に対し論理和をとり記憶す
る。
によりアドレス“ａ”の１ワードに対し、信号線３０
１，３０２，３０３，３０４の値を、各々対応するフィ
ールドに以前記憶された内容に対し論理和をとり記憶す
る。
【００１０】次に、処理Ｃのマイクロ命令アドレス
“Ｃ”とマイクロ命令が信号線３１の指示によりアドレ
ス格納手段３０５とマイクロ命令格納手段３０６に格納
される。
“Ｃ”とマイクロ命令が信号線３１の指示によりアドレ
ス格納手段３０５とマイクロ命令格納手段３０６に格納
される。
【００１１】処理Ｃは無条件分岐（１方向分岐）である
から、信号線３０１に論理値“１”が、信号線３０２，
３０３，３０４に論理値“０”がそれぞれ出力される。
から、信号線３０１に論理値“１”が、信号線３０２，
３０３，３０４に論理値“０”がそれぞれ出力される。
【００１２】情報記憶手段３０８は、信号線３８の指示
によりアドレス“Ｃ”の１ワードに対し、信号線３０
１，３０２，３０３，３０４の値を各々対応するフィー
ルドに以前記憶された内容に対し論理和をとり記憶す
る。
によりアドレス“Ｃ”の１ワードに対し、信号線３０
１，３０２，３０３，３０４の値を各々対応するフィー
ルドに以前記憶された内容に対し論理和をとり記憶す
る。
【００１３】以後、同様にして処理Ｆ等が実行され記憶
される。
される。
【００１４】上記の処理を完了した時点で情報記憶手段
３０８の内容は例えば図５に示した値となる。ここで各
アドレスに対応する処理が無条件分岐（１方向分岐），
２方向分岐，４方向分岐からの情報をマイクロプログラ
ムより求め、無条件分岐（１方向分岐）の場合は分岐方
向１の情報のみを有効とし、２方向分岐の場合は分岐方
向１と分岐方向２の情報のみを有効とし、４方向分岐の
場合は分岐方法１，分岐方向２，分岐方向３，分岐方向
４の情報を有効とすることにより、処理Ｄは分岐方向２
への分岐が行なわれていない事がわかり、処理Ｄから処
理Ｆへのマイクロプログラムの流れが未評価であること
が判明する。
３０８の内容は例えば図５に示した値となる。ここで各
アドレスに対応する処理が無条件分岐（１方向分岐），
２方向分岐，４方向分岐からの情報をマイクロプログラ
ムより求め、無条件分岐（１方向分岐）の場合は分岐方
向１の情報のみを有効とし、２方向分岐の場合は分岐方
向１と分岐方向２の情報のみを有効とし、４方向分岐の
場合は分岐方法１，分岐方向２，分岐方向３，分岐方向
４の情報を有効とすることにより、処理Ｄは分岐方向２
への分岐が行なわれていない事がわかり、処理Ｄから処
理Ｆへのマイクロプログラムの流れが未評価であること
が判明する。
【００１５】分岐情報作成手段３０７の詳細ブロック図
の例を示すたものが図６である。
の例を示すたものが図６である。
【００１６】図６において、信号線３４は８ビットの分
岐条件群であり、４ビットと４ビットの２つのグループ
に分れ、分岐条件選択情報である信号線３７の２ビット
により各々１ビットが分岐条件選択手段４２と分岐条件
選択手段４３により選択され信号線３１３と信号線３１
４に出力される。信号線３６はシーケンス制御情報であ
り、シーケンス制御情報デコード手段４０により無条件
分岐，２方向分岐，４方向分岐に分類される。
岐条件群であり、４ビットと４ビットの２つのグループ
に分れ、分岐条件選択情報である信号線３７の２ビット
により各々１ビットが分岐条件選択手段４２と分岐条件
選択手段４３により選択され信号線３１３と信号線３１
４に出力される。信号線３６はシーケンス制御情報であ
り、シーケンス制御情報デコード手段４０により無条件
分岐，２方向分岐，４方向分岐に分類される。
【００１７】シーケンス制御情報デコード手段４０は、
シーケンス制御情報が無条件である時、信号線３１０と
信号線３１１に論理値“０”を出力し、またシーケンス
制御情報が２方向分岐である場合は信号線３１０に論理
値“０”を、信号線３１１に論理値“１”をそれぞれ出
力し、またシーケンス制御情報が４方向分岐である場合
は信号線３１０に論理値“１”を、信号線３１１に論理
値“０”をそれぞれ出力する。
シーケンス制御情報が無条件である時、信号線３１０と
信号線３１１に論理値“０”を出力し、またシーケンス
制御情報が２方向分岐である場合は信号線３１０に論理
値“０”を、信号線３１１に論理値“１”をそれぞれ出
力し、またシーケンス制御情報が４方向分岐である場合
は信号線３１０に論理値“１”を、信号線３１１に論理
値“０”をそれぞれ出力する。
【００１８】論理和手段４４は信号線３１０と信号線３
１１の論理和を信号線３１２に出力する。論理積手段４
５は信号線３１３に示される分岐条件と信号線３１０の
論理積をとり信号線３１５に出力する。論理積手段４６
は信号線３１４に示される分岐条件と信号線３１２の論
理積をとり信号線３１６に出力する。
１１の論理和を信号線３１２に出力する。論理積手段４
５は信号線３１３に示される分岐条件と信号線３１０の
論理積をとり信号線３１５に出力する。論理積手段４６
は信号線３１４に示される分岐条件と信号線３１２の論
理積をとり信号線３１６に出力する。
【００１９】信号線３１５と信号線３１６は分岐方向が
エンコード化されたコードとなっており、シーケンス制
御情報が２方向分岐の場合は“００”と“０１”、分岐
種別情報が４方向分岐の場合は“００”，“０１”，
“１０”と“１１”のコードをとりうる。
エンコード化されたコードとなっており、シーケンス制
御情報が２方向分岐の場合は“００”と“０１”、分岐
種別情報が４方向分岐の場合は“００”，“０１”，
“１０”と“１１”のコードをとりうる。
【００２０】分岐方向デコード手段４１は信号線３１５
と信号線３１６より得られる分岐方向のコードをデコー
ドし、信号線３０１，信号線３０２，信号線３０３，信
号線３０４の内分岐方向に対応した１つの信号線に論理
値“１”を、他の３つの信号線に論理値“０”をそれぞ
れ出力する。
と信号線３１６より得られる分岐方向のコードをデコー
ドし、信号線３０１，信号線３０２，信号線３０３，信
号線３０４の内分岐方向に対応した１つの信号線に論理
値“１”を、他の３つの信号線に論理値“０”をそれぞ
れ出力する。
【００２１】
【発明が解決しようとする課題】上述した従来のテスト
プログラムの網羅率測定装置では、プログラム中の任意
のステップが実行されたか否かと、着目しているステッ
プがどのステップからの分岐によって実行したかという
点のみを採取しているため、マイクロプログラムが取り
得るステップの全ケースがテストされたか否かを評価す
るためには、測定したマイクロプログラムのマイクロ命
令を調べ、どのようなシーケンス制御によって実行した
のか判断する必要がある。
プログラムの網羅率測定装置では、プログラム中の任意
のステップが実行されたか否かと、着目しているステッ
プがどのステップからの分岐によって実行したかという
点のみを採取しているため、マイクロプログラムが取り
得るステップの全ケースがテストされたか否かを評価す
るためには、測定したマイクロプログラムのマイクロ命
令を調べ、どのようなシーケンス制御によって実行した
のか判断する必要がある。
【００２２】ところが、マイクロプログラムの網羅率の
測定は、情報処理装置の検査段階で用いられることが多
く、検査段階ではマイクロプログラムの変更等が頻繁に
行なわれることが多い。この結果、マイクロプログラム
の変更があり測定結果を行なうたびに集計方法を変更す
る必要が生じるので、評価時間がかかるという問題点が
あった。
測定は、情報処理装置の検査段階で用いられることが多
く、検査段階ではマイクロプログラムの変更等が頻繁に
行なわれることが多い。この結果、マイクロプログラム
の変更があり測定結果を行なうたびに集計方法を変更す
る必要が生じるので、評価時間がかかるという問題点が
あった。
【００２３】
【課題を解決するための手段】本発明の装置は、マイク
ロ命令のシーケンスを記述するシーケンス制御フィール
ドとマイクロ命令の分岐条件の選択を記述する分岐条件
選択フィールドを有するマイクロ命令により制御される
情報処理装置のテストプログラムの網羅率測定装置であ
って、実行中のマイクロ命令の前記分岐条件選択フィー
ルドにより選択される分岐条件と前記シーケンス制御フ
ィールドより該マイクロ命令の分岐情報を作成する分岐
情報作成手段と、マイクロ命令の存在する各アドレスに
対応して１ワードが定義され前記分岐情報作成手段出力
を記憶する分岐情報記憶手段を有し、前記分岐情報作成
手段においては、前記シーケンス制御フィールドより該
マイクロ命令が分岐命令であったか否か、あるいは分岐
命令であった場合にはどのような分岐命令であったかを
示す分岐種別情報と、前記分岐条件選択フィールドによ
り選択された分岐条件と前記シーケンス制御フィールド
より該マイクロ命令の分岐しうる最大分岐数のうち該マ
イクロ命令がいずれの方向に進んだかを示す分岐方向情
報を出力することを特徴とする。
ロ命令のシーケンスを記述するシーケンス制御フィール
ドとマイクロ命令の分岐条件の選択を記述する分岐条件
選択フィールドを有するマイクロ命令により制御される
情報処理装置のテストプログラムの網羅率測定装置であ
って、実行中のマイクロ命令の前記分岐条件選択フィー
ルドにより選択される分岐条件と前記シーケンス制御フ
ィールドより該マイクロ命令の分岐情報を作成する分岐
情報作成手段と、マイクロ命令の存在する各アドレスに
対応して１ワードが定義され前記分岐情報作成手段出力
を記憶する分岐情報記憶手段を有し、前記分岐情報作成
手段においては、前記シーケンス制御フィールドより該
マイクロ命令が分岐命令であったか否か、あるいは分岐
命令であった場合にはどのような分岐命令であったかを
示す分岐種別情報と、前記分岐条件選択フィールドによ
り選択された分岐条件と前記シーケンス制御フィールド
より該マイクロ命令の分岐しうる最大分岐数のうち該マ
イクロ命令がいずれの方向に進んだかを示す分岐方向情
報を出力することを特徴とする。
【００２４】
【実施例】次に本発明について図面を参照しなから説明
する。
する。
【００２５】図１は本発明の一実施例で、１方向分岐
（無条件分岐又は分岐無し），２方向分岐，４方向分岐
が可能であるマイクロ命令に対する網羅率測定装置のブ
ロック図である。
（無条件分岐又は分岐無し），２方向分岐，４方向分岐
が可能であるマイクロ命令に対する網羅率測定装置のブ
ロック図である。
【００２６】図１において、アドレス格納手段１は、現
在実行中のマイクロ命令のアドレスを信号線１２を使用
して受けとり、信号線１１の指示により格納する。マイ
クロ命令格納手段２は、マイクロ命令を信号線１２を使
用して受けとり信号線１１の指示により格納する。マイ
クロ命令格納手段２に格納されたマイクロ命令は、信号
線１６として読出されるシーケンス制御情報、信号線１
７として読出される分岐条件選択情報と、その他とに分
割される。
在実行中のマイクロ命令のアドレスを信号線１２を使用
して受けとり、信号線１１の指示により格納する。マイ
クロ命令格納手段２は、マイクロ命令を信号線１２を使
用して受けとり信号線１１の指示により格納する。マイ
クロ命令格納手段２に格納されたマイクロ命令は、信号
線１６として読出されるシーケンス制御情報、信号線１
７として読出される分岐条件選択情報と、その他とに分
割される。
【００２７】分岐情報作成手段３は、マイクロ命令格納
手段２より信号線１６と信号線１７を使用しシーケンス
制御情報と分岐条件選択情報を受けとり、信号線１４か
ら受けとる分岐条件群より分岐条件を選択し、マイクロ
命令の分岐方向を決定し、４つの分岐方向の各々に対応
した信号線１０１，１０２，１０３，１０４の内分岐方
向に対応した１つの信号線に分岐先である事を示す値
（論理値“１”）を、他の３つの信号線には分岐先では
ない事を示す値（論理値“０”）をそれぞれ出力する。
手段２より信号線１６と信号線１７を使用しシーケンス
制御情報と分岐条件選択情報を受けとり、信号線１４か
ら受けとる分岐条件群より分岐条件を選択し、マイクロ
命令の分岐方向を決定し、４つの分岐方向の各々に対応
した信号線１０１，１０２，１０３，１０４の内分岐方
向に対応した１つの信号線に分岐先である事を示す値
（論理値“１”）を、他の３つの信号線には分岐先では
ない事を示す値（論理値“０”）をそれぞれ出力する。
【００２８】また、エンコーダ５は信号線１６からのシ
ーケンス制御情報を１方向分岐は“００”、２方向分岐
は“０１”、４方向分岐は“１０”のように２ビットに
エンコードして信号線１０５，１０６にそれぞれ出力す
る。
ーケンス制御情報を１方向分岐は“００”、２方向分岐
は“０１”、４方向分岐は“１０”のように２ビットに
エンコードして信号線１０５，１０６にそれぞれ出力す
る。
【００２９】情報記憶手段４は、ライトイネーブルＷＥ
に接続される信号線１８が論理値“１”である時に、ラ
イトアドレスＷＡに接続されている信号線１５で示され
てりうアドレスにライトデータであるＳ1 ，Ｓ2 ，
Ｓ3 ，Ｓ4 ，Ｓ5 ，Ｓ6 に接続されている信号線１０
１，１０２，１０３，１０４，１０５，１０６により伝
えられる分岐方向とシーケンス制御情報を書込む。
に接続される信号線１８が論理値“１”である時に、ラ
イトアドレスＷＡに接続されている信号線１５で示され
てりうアドレスにライトデータであるＳ1 ，Ｓ2 ，
Ｓ3 ，Ｓ4 ，Ｓ5 ，Ｓ6 に接続されている信号線１０
１，１０２，１０３，１０４，１０５，１０６により伝
えられる分岐方向とシーケンス制御情報を書込む。
【００３０】次に、図４にマイクロプログラムを走行さ
せた場合における本例の動作を説明する。
せた場合における本例の動作を説明する。
【００３１】信号線１１の指示により処理Ａのマイクロ
命令アドレス“ａ”がアドレス格納手段１に処理Ａのマ
イクロ命令がマイクロ命令格納手段２にそれぞれ格納さ
れる。処理Ａは２方向分岐であり、処理Ｃへ分岐した場
合、信号線１０２に論理値“１”が、信号線１０１，１
０３，１０４に論理値“０”が、また分岐種別をあらわ
す信号線１０５に“０”、１０６には“１”がそれぞれ
出力される。
命令アドレス“ａ”がアドレス格納手段１に処理Ａのマ
イクロ命令がマイクロ命令格納手段２にそれぞれ格納さ
れる。処理Ａは２方向分岐であり、処理Ｃへ分岐した場
合、信号線１０２に論理値“１”が、信号線１０１，１
０３，１０４に論理値“０”が、また分岐種別をあらわ
す信号線１０５に“０”、１０６には“１”がそれぞれ
出力される。
【００３２】情報記憶手段４は、信号線１８の指示によ
りアドレス“ａ”の１ワード対し、信号線１０１，１０
２，１０３，１０４，１０５，１０６に値を、各々対応
するフィールドに以前に格納された内容に対し論理和を
とり記憶する。
りアドレス“ａ”の１ワード対し、信号線１０１，１０
２，１０３，１０４，１０５，１０６に値を、各々対応
するフィールドに以前に格納された内容に対し論理和を
とり記憶する。
【００３３】次に、処理Ｃのマイクロ命令アドレス
“Ｃ”とマイクロ命令が信号線１１の指示によりアドレ
ス格納手段１とマイクロ命令格納手段２に格納される。
“Ｃ”とマイクロ命令が信号線１１の指示によりアドレ
ス格納手段１とマイクロ命令格納手段２に格納される。
【００３４】処理Ｃは無条件分岐（１方向分岐）である
から、信号線１０１に論理値“１”が、信号線１０２，
１０３，１０４，１０５，１０６に論理値“０”が出力
される。
から、信号線１０１に論理値“１”が、信号線１０２，
１０３，１０４，１０５，１０６に論理値“０”が出力
される。
【００３５】情報記憶手段４は、信号線１８の指示によ
りアドレス“Ｃ”の１ワードに対し、信号線１０１，１
０２，１０３，１０４，１０５，１０６の値を、各々対
応するフィールドに以前記憶された内容に対し論理和を
とり記憶する。
りアドレス“Ｃ”の１ワードに対し、信号線１０１，１
０２，１０３，１０４，１０５，１０６の値を、各々対
応するフィールドに以前記憶された内容に対し論理和を
とり記憶する。
【００３６】以後、同様にして処理Ｆ等が実行され記憶
される。
される。
【００３７】上記の処理を完了した時点で情報記憶手段
４の内容は例えば図７に示した値となる。図をみると明
らかなように、処理Ｄは２方向分岐を行うが分岐方向２
への分岐が行なわれていない事がわかり、処理Ｄから処
理Ｆへとマイクロプログラムの流れが未評価であること
がすぐに判明する。
４の内容は例えば図７に示した値となる。図をみると明
らかなように、処理Ｄは２方向分岐を行うが分岐方向２
への分岐が行なわれていない事がわかり、処理Ｄから処
理Ｆへとマイクロプログラムの流れが未評価であること
がすぐに判明する。
【００３８】分岐情報作成手段３の詳細ブロック図の例
を示すたものが図８である。
を示すたものが図８である。
【００３９】図８において、信号線１４は８ビットの分
岐条件群であり、４ビットと４ビットの２つのグループ
に分れ、分岐条件選択情報である信号線１７の２ビット
により各々１ビットが分岐条件選択手段６２と分岐条件
選択手段６３により選択され信号線５３と信号線５４に
出力される。信号線１６はシーケンス制御情報であり、
種別デコード手段６０により無条件分岐，２方向分岐，
４方向分岐に分類される。
岐条件群であり、４ビットと４ビットの２つのグループ
に分れ、分岐条件選択情報である信号線１７の２ビット
により各々１ビットが分岐条件選択手段６２と分岐条件
選択手段６３により選択され信号線５３と信号線５４に
出力される。信号線１６はシーケンス制御情報であり、
種別デコード手段６０により無条件分岐，２方向分岐，
４方向分岐に分類される。
【００４０】シーケンス制御情報デコード手段６０は、
シーケンス制御情報が無条件である時、信号線５０と信
号線５１に論理値“０”を出力し、またシーケンス制御
情報が２方向である場合は信号線５０に論理値“０”
を、信号線５１に論理値“１”をそれぞれ出力し、また
シーケンス制御情報が４方向分岐である場合は信号線５
０に論理値“１”を、信号線５１に論理値“０”をそれ
ぞれ出力する。
シーケンス制御情報が無条件である時、信号線５０と信
号線５１に論理値“０”を出力し、またシーケンス制御
情報が２方向である場合は信号線５０に論理値“０”
を、信号線５１に論理値“１”をそれぞれ出力し、また
シーケンス制御情報が４方向分岐である場合は信号線５
０に論理値“１”を、信号線５１に論理値“０”をそれ
ぞれ出力する。
【００４１】論理和手段６４は信号線５０と信号線５１
の論理和を信号線５２に出力する。論理積手段６５は信
号線５３に示される分岐条件と信号線５０の論理積をと
り信号線５５に出力する。論理積手段６６は信号線５４
に示される分岐条件と信号線５２の論理積をとり信号線
５５に出力する。
の論理和を信号線５２に出力する。論理積手段６５は信
号線５３に示される分岐条件と信号線５０の論理積をと
り信号線５５に出力する。論理積手段６６は信号線５４
に示される分岐条件と信号線５２の論理積をとり信号線
５５に出力する。
【００４２】信号線５５と信号線５６は分岐方向がエン
コード化されたコードとなっており、シーケンス制御情
報が無条件の場合は“００”、シーケンス制御情報が２
方向分岐の場合は“００”と”０１”、シーケンス制御
情報が４方向分岐の場合は“００”，“０１”，“１
０”，と“１１”のコードをとりうる。
コード化されたコードとなっており、シーケンス制御情
報が無条件の場合は“００”、シーケンス制御情報が２
方向分岐の場合は“００”と”０１”、シーケンス制御
情報が４方向分岐の場合は“００”，“０１”，“１
０”，と“１１”のコードをとりうる。
【００４３】分岐方向デコード手段６１は信号線５５と
信号線５６より得られる分岐方向のコードをデコード
し、信号線１０１，１０２，１０３，１０４の内分岐方
向に対応した１つの信号線に論理値“１”を、他の３つ
の信号線に論理値“０”をそれぞれ出力する。
信号線５６より得られる分岐方向のコードをデコード
し、信号線１０１，１０２，１０３，１０４の内分岐方
向に対応した１つの信号線に論理値“１”を、他の３つ
の信号線に論理値“０”をそれぞれ出力する。
【００４４】以上説明したように、このような実施例に
より分岐種別情報も記憶していくことにより評価時間の
削減ができる。なお、このような効果は図２に示す本発
明の第２の実施例によっても実現できる。
より分岐種別情報も記憶していくことにより評価時間の
削減ができる。なお、このような効果は図２に示す本発
明の第２の実施例によっても実現できる。
【００４５】図２におけるアドレス格納手段６，マイク
ロ命令格納手段７，信号線２１，２２，２３，２４，２
５，２６，２７，２８は先に説明した図１におけるアド
レス格納手段１，マイクロ命令格納手段２，信号線１
１，１２，１３，１４，１５，１６，１７，１８と同じ
機能をもつ。
ロ命令格納手段７，信号線２１，２２，２３，２４，２
５，２６，２７，２８は先に説明した図１におけるアド
レス格納手段１，マイクロ命令格納手段２，信号線１
１，１２，１３，１４，１５，１６，１７，１８と同じ
機能をもつ。
【００４６】分岐情報作成手段８は信号線２６と信号線
２７を使用てシーケンス制御情報と分岐条件選択情報を
受けとり、信号線２４から受けとる分岐条件群より分岐
条件を選択し、マイクロ命令の分岐方向を決定し、４つ
の分岐方向の各々に対応した信号線２０１，２０２，２
０３，２０４の内、分岐方向に対応した１つの信号線に
分岐先であることを示す値（論理値“１”）を出力す
る。また、無条件分岐命令あるいは２方向分岐命令が出
現した場合には、マイクロ命令が分岐し得ない方向には
分岐したことを示す値（論理値“１”）を、分岐しなか
った方向には論理値“０”をそれぞれ出力する。
２７を使用てシーケンス制御情報と分岐条件選択情報を
受けとり、信号線２４から受けとる分岐条件群より分岐
条件を選択し、マイクロ命令の分岐方向を決定し、４つ
の分岐方向の各々に対応した信号線２０１，２０２，２
０３，２０４の内、分岐方向に対応した１つの信号線に
分岐先であることを示す値（論理値“１”）を出力す
る。また、無条件分岐命令あるいは２方向分岐命令が出
現した場合には、マイクロ命令が分岐し得ない方向には
分岐したことを示す値（論理値“１”）を、分岐しなか
った方向には論理値“０”をそれぞれ出力する。
【００４７】情報記憶手段９は、ライトイネーブルＷＥ
に接続される信号線２８が論理値“１”である時に、ラ
イトアドレスＷＡに接続されている信号線２５で示され
ているアドレスにライトデータであるＳ7 ，Ｓ8 ，
Ｓ9 ，Ｓ10に接続されている信号線２０１，２０２，２
０３，２０４により伝えられる分岐方向と分岐し得ない
方向に“１”を書き込む。
に接続される信号線２８が論理値“１”である時に、ラ
イトアドレスＷＡに接続されている信号線２５で示され
ているアドレスにライトデータであるＳ7 ，Ｓ8 ，
Ｓ9 ，Ｓ10に接続されている信号線２０１，２０２，２
０３，２０４により伝えられる分岐方向と分岐し得ない
方向に“１”を書き込む。
【００４８】図４のマイクロプログラムを走行させた場
合には、まず処理Ａにおいては、２方向分岐であり、処
理Ｃへ分岐した場合は信号線２０２，２０３，２０４に
論理値“１”が、信号線２０１に論理値“０”がそれぞ
れ出力される。情報記憶手段９は、信号線２８の指示に
よりアドレス“ａ”の１ワードに対し、信号線２０１，
２０２，２０３，２０４の値を各々対応するフィールド
に以前に記憶された内容に対し論理和をとり記憶する。
合には、まず処理Ａにおいては、２方向分岐であり、処
理Ｃへ分岐した場合は信号線２０２，２０３，２０４に
論理値“１”が、信号線２０１に論理値“０”がそれぞ
れ出力される。情報記憶手段９は、信号線２８の指示に
よりアドレス“ａ”の１ワードに対し、信号線２０１，
２０２，２０３，２０４の値を各々対応するフィールド
に以前に記憶された内容に対し論理和をとり記憶する。
【００４９】処理Ｃは無条件分岐（１方向分岐）である
から信号線Ｃ２０１，２０２，２０３，２０４に論理値
“１”が出力される。
から信号線Ｃ２０１，２０２，２０３，２０４に論理値
“１”が出力される。
【００５０】情報記憶手段９は、信号線２８の指示によ
り、アドレスＣの１ワードに対し、信号線２０１，２０
２，２０３，２０４の値を、各々対応するフィールドに
以前記憶された内容に論理和をとり記憶する。
り、アドレスＣの１ワードに対し、信号線２０１，２０
２，２０３，２０４の値を、各々対応するフィールドに
以前記憶された内容に論理和をとり記憶する。
【００５１】以後同様にして処理Ｆ等が実行され記憶さ
れる。
れる。
【００５２】上記の処理を完了した時点で、情報記憶手
段９の内容は例えば図９に示した値となる。図９をみる
と明らかなように、処理Ｄは分岐命令であるが、分岐済
でない方向があることがわかり処理Ｄから処理Ｆへのマ
イクロプログラムの流れが未評価であることがすぐに判
明する。
段９の内容は例えば図９に示した値となる。図９をみる
と明らかなように、処理Ｄは分岐命令であるが、分岐済
でない方向があることがわかり処理Ｄから処理Ｆへのマ
イクロプログラムの流れが未評価であることがすぐに判
明する。
【００５３】分岐情報作成手段８の詳細ブロックの例を
示したものが図１０である。
示したものが図１０である。
【００５４】図１０において、信号線２４，２６，２
７，７０，７１，７２，７３，７４，７５，７６，２０
１，２０５，２０６，２０７シーケンス制御情報デコー
ド手段８０，８１、分岐条件選択手段８２，８３、論理
割手段８４は図８における信号線１４，１６，１７，５
０，５１，５２，５３，５４，５５，５６，１０１，１
０２，１０３，１０４、シーケンス制御情報デコード手
段６０，６１、分岐条件選択手段６２，６３、論理和手
段６４と同じ機能をもつ。
７，７０，７１，７２，７３，７４，７５，７６，２０
１，２０５，２０６，２０７シーケンス制御情報デコー
ド手段８０，８１、分岐条件選択手段８２，８３、論理
割手段８４は図８における信号線１４，１６，１７，５
０，５１，５２，５３，５４，５５，５６，１０１，１
０２，１０３，１０４、シーケンス制御情報デコード手
段６０，６１、分岐条件選択手段６２，６３、論理和手
段６４と同じ機能をもつ。
【００５５】論理積手段８５は信号線７３に示される分
岐条件と信号線７０の論理積をとり正論利と負論理を各
々信号線７５，７７に出力する。論理積手段８６は信号
線７４に示される分岐条件と信号線７２の論理積をとり
正論理，負論理を各々信号線７６，７８に出力する。論
理積手段８７は信号線７７と信号線７８の論理積をとり
信号線７９に出力する。論理手段８８は信号線２０５と
信号線７９の論理和をとり信号線２０２に出力する。論
理和手段８９は、信号線２０６と信号線７６と信号線７
９の論理和をとり信号線２０３に出力する。論理和手段
９０は信号線２０７と信号線７６と信号線７９の論理和
をとり信号線２０４に出力する。
岐条件と信号線７０の論理積をとり正論利と負論理を各
々信号線７５，７７に出力する。論理積手段８６は信号
線７４に示される分岐条件と信号線７２の論理積をとり
正論理，負論理を各々信号線７６，７８に出力する。論
理積手段８７は信号線７７と信号線７８の論理積をとり
信号線７９に出力する。論理手段８８は信号線２０５と
信号線７９の論理和をとり信号線２０２に出力する。論
理和手段８９は、信号線２０６と信号線７６と信号線７
９の論理和をとり信号線２０３に出力する。論理和手段
９０は信号線２０７と信号線７６と信号線７９の論理和
をとり信号線２０４に出力する。
【００５６】これらの結果、信号線２０１，２０２，２
０３，２０４には分岐方向に対応した１つの信号線と分
岐数が最大値に満たなかった場合の分岐し得ない方向に
論理値“１”が、分岐し得るが分岐が行なわれなかった
方向には論理値“０”がそれぞれ出力される。
０３，２０４には分岐方向に対応した１つの信号線と分
岐数が最大値に満たなかった場合の分岐し得ない方向に
論理値“１”が、分岐し得るが分岐が行なわれなかった
方向には論理値“０”がそれぞれ出力される。
【００５７】
【発明の効果】本発明によれば、使用したマイクロプロ
グラムの分岐種別を調べ直すまでもなく、分岐方向の網
羅率測定を評価することができるので、大幅な評価時間
の削減が可能となる。
グラムの分岐種別を調べ直すまでもなく、分岐方向の網
羅率測定を評価することができるので、大幅な評価時間
の削減が可能となる。
【図１】本発明の第１の実施例をあらわすブロック図で
ある。
ある。
【図２】本発明の第２の実施例をあらわすブロック図で
ある。
ある。
【図３】従来の技術をあらわすブロック図である。
【図４】従来装置ではデータ採取に時間を必要とし本発
明により測定時間の短縮が行なわれたマイクロプログラ
ムの流れ図である。
明により測定時間の短縮が行なわれたマイクロプログラ
ムの流れ図である。
【図５】図４に示したマイクロプログラムを実行した場
合における、図３内の情報記憶手段８の記憶内容を示
す。
合における、図３内の情報記憶手段８の記憶内容を示
す。
【図６】図３内の分岐情報作成手段７の詳細ブロック図
の例である。
の例である。
【図７】図４に示したマイクロプログラムを実行した場
合における、図１内の情報記憶手段４の記憶内容を示
す。
合における、図１内の情報記憶手段４の記憶内容を示
す。
【図８】図１内の分岐情報作成手段３の詳細ブロック図
の例である。
の例である。
【図９】図４に示したマイクロプログラムを実行させた
場合における図２内の情報記憶手段９の記憶内容を示
す。
場合における図２内の情報記憶手段９の記憶内容を示
す。
【図１０】図２内の分岐情報作成手段８の詳細ブロック
図の例である。
図の例である。
１ アドレス格納手段 ２ マイクロ命令格納手段 ３ 分岐情報作成手段 ４ 情報記憶手段 ５ エンコーダ ６ アドレス格納手段 ７ マイクロ命令格納手段 ８ 分岐情報作成手段 ９ 情報記憶手段 ３０５ アドレス格納手段 ３０６ マイクロ命令格納手段 ３０７ 分岐情報作成手段 ３０８ 情報記憶手段 ４０ シーケンス制御情報デコード手段 ４１ 分岐方向デコード手段 ４２ 分岐条件選択手段 ４３ 分岐条件選択手段 ４４ 論理和手段 ４５ 論理積手段 ４６ 論理積手段 ６０ シーケンス制御情報デコード手段 ６１ 分岐方向デコード手段 ６２ 分岐条件選択手段 ６３ 分岐条件選択手段 ６４ 論理和手段 ６５ 論理積手段 ６６ 論理積手段 ８０ シーケンス制御情報デコード手段 ８１ 分岐方向デコード手段 ８２ 分岐条件選択手段 ８３ 分岐条件選択手段 ８４ 論理和手段 ８５ 論理積手段 ８６ 論理積手段 ８７ 論理積手段 ８８ 論理和手段 ８９ 論理和手段 ９０ 論理和手段
Claims (2)
- 【請求項１】 マイクロ命令のシーケンスを記述するシ
ーケンス制御フィールドとマイクロ命令の分岐条件の選
択を記述する分岐条件選択フィールドを有するマイクロ
命令により制御される情報処理装置のテストプログラム
の網羅率測定装置であって、 実行中のマイクロ命令の前記分岐条件選択フィールドに
より選択される分岐条件と前記シーケンス制御フィール
ドより該マイクロ命令の分岐情報を作成する分岐情報作
成手段と、 マイクロ命令の存在する各アドレスに対応して１ワード
が定義され前記分岐情報作成手段出力を記憶する分岐情
報記憶手段を有し、 前記分岐情報作成手段においては、前記シーケンス制御
フィールドより該マイクロ命令が分岐命令であったか否
か、あるいは分岐命令であった場合にはどのような分岐
命令であったかを示す分岐種別情報と、前記分岐条件選
択フィールドにより選択された分岐条件と前記シーケン
ス制御フィールドより該マイクロ命令の分岐しうる最大
分岐数のうち該マイクロ命令がいずれの方向に進んだか
を示す分岐方向情報を出力することを特徴とするテスト
プログラムの網羅率測定装置。 - 【請求項２】 前記分岐情報作成手段においては、前記
分岐種別情報を出力せず、前記分岐条件選択フィールド
により選択された分岐条件と前記シーケンス制御フィー
ルドから前記分岐方向情報を作成する際に、無条件分岐
命令あるいは条件分岐命令でも分岐数が前記最大の分岐
数に満たないマイクロ命令が出現した場合には、該マイ
クロ命令が分岐し得ない方向には分岐済であることを示
すように前記分岐方向情報を作成することを特徴とする
請求項１記載のテストプログラムの網羅率測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038932A JPH05250219A (ja) | 1992-02-26 | 1992-02-26 | テストプログラムの網羅率測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038932A JPH05250219A (ja) | 1992-02-26 | 1992-02-26 | テストプログラムの網羅率測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250219A true JPH05250219A (ja) | 1993-09-28 |
Family
ID=12539006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038932A Pending JPH05250219A (ja) | 1992-02-26 | 1992-02-26 | テストプログラムの網羅率測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250219A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147851A (ja) * | 1984-01-13 | 1985-08-03 | Nec Corp | マイクロプログラム制御装置 |
| JPH0319043A (ja) * | 1989-06-16 | 1991-01-28 | Nec Corp | マイクロプログラムの網羅率測定装置 |
-
1992
- 1992-02-26 JP JP4038932A patent/JPH05250219A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147851A (ja) * | 1984-01-13 | 1985-08-03 | Nec Corp | マイクロプログラム制御装置 |
| JPH0319043A (ja) * | 1989-06-16 | 1991-01-28 | Nec Corp | マイクロプログラムの網羅率測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0221577B1 (en) | Microprogram control unit | |
| US20070234019A1 (en) | Processor apparatus and complex condition processing method | |
| JPS58502115A (ja) | ブランチ予測コンピュ−タ | |
| US4488224A (en) | System for controlling data flow | |
| US6851046B1 (en) | Jumping to a recombine target address which is encoded in a ternary branch instruction | |
| JPH05250219A (ja) | テストプログラムの網羅率測定装置 | |
| JPS5826584B2 (ja) | デ−タ処理装置 | |
| US4870567A (en) | Microprogram control system | |
| JPH0319043A (ja) | マイクロプログラムの網羅率測定装置 | |
| JPS6177943A (ja) | プログラム通過アドレストレ−ス装置 | |
| JPH0315982A (ja) | 論理シミュレーションシステム | |
| US5231600A (en) | Overflow detector for anticipating producing invalid operands resulting from performing shift operations on such operands | |
| US20160055888A1 (en) | Predicting saturation in a shift operation | |
| JPH04215145A (ja) | ソフトウェア網羅率測定装置 | |
| SU1103238A1 (ru) | Устройство управлени с контролем переходов | |
| JPS5829056A (ja) | 制御記憶装置 | |
| JP2629359B2 (ja) | 論理シミュレータ | |
| JPH04308994A (ja) | 電子レジスタ | |
| JPH05224990A (ja) | マイクロプログラムトレーサ | |
| SU1645960A1 (ru) | Устройство дл контрол хода программ | |
| JPS58149571A (ja) | 情報処理装置のベクトル演算処理方式 | |
| JPH01100642A (ja) | 計算機システムのテストカバレージ方式 | |
| JP2730087B2 (ja) | レジスタファイルアドレス回路 | |
| JPS61246841A (ja) | 情報処理装置 | |
| JPS61153737A (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980303 |